CN107577634B - 芯片组与主机所连接装置的控制方法 - Google Patents

芯片组与主机所连接装置的控制方法 Download PDF

Info

Publication number
CN107577634B
CN107577634B CN201710755284.9A CN201710755284A CN107577634B CN 107577634 B CN107577634 B CN 107577634B CN 201710755284 A CN201710755284 A CN 201710755284A CN 107577634 B CN107577634 B CN 107577634B
Authority
CN
China
Prior art keywords
protocol
link
data payload
wrapper
specific tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710755284.9A
Other languages
English (en)
Other versions
CN107577634A (zh
Inventor
惠志强
马红超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Nuclear Power Automation System Engineering Co Ltd
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Priority to CN201710755284.9A priority Critical patent/CN107577634B/zh
Publication of CN107577634A publication Critical patent/CN107577634A/zh
Application granted granted Critical
Publication of CN107577634B publication Critical patent/CN107577634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

确实实现连接装置控制的芯片组,包括一链接核心、一协议转换逻辑以及一链接包装器。该链接核心以一连接接口的一第一协议协作。链接包装器实现该第一协议至该连接接口的一第二协议的转换。该协议转换逻辑耦接于该链接核心以及该链接包装器之间,将该链接核心提供的一特定标记塞入一数据载荷再转发至该链接包装器,使该链接包装器耦接的一物理层晶片通过发送该数据载荷给耦接于该连接接口的一装置而正确提供该装置该特定标记。

Description

芯片组与主机所连接装置的控制方法
技术领域
本申请是有关于芯片组(chipset)的链接层设计
背景技术
通用串行总线2.0(USB 2.0)规范的低耗电技术除了提供待机/唤醒(suspend/resume)功能、更包括链接电源管理(Link Power Management,简写LPM)。
关于待机/唤醒功能,装置或根连接端口(root port)是根据闲置(idle)时间进入待机。例如,通用串行总线(USB)上没有任何传输(包括数据框起始SOF传输)达3ms,USB装置即进入待机。唤醒USB装置所耗费时间可能更长达20ms。
链接电源管理LPM则是在主机与USB装置之间以控制型传输(control transfer)实现。主机与USB装置以控制型传输交换信息(如,LPM(extended)transaction),使USB装置迅速进入低耗电状态L1(low power state L1),或使USB装置快速脱离低耗电状态L1。USB装置经链接电源管理LPM进入低耗电状态L1可只耗费10us。USB装置经链接电源管理LPM离开低耗电状态(low power state L1)可只耗费70us~1ms。相较前述待机/唤醒功能,链接电源管理LPM更是有效降低能量消耗。如何确实施行链接电源管理LPM为本技术领域一项重要课题。
发明内容
本发明根据本申请一种实施方式实现的一芯片组包括一链接核心(link core)、一协议转换逻辑(conversion logic)以及一链接包装器(link wrapper)。该链接核心是以一连接接口的一第一协议协作。该链接包装器实现该第一协议至该连接接口的一第二协议的转换。协议转换逻辑耦接于该链接核心以及该链接包装器之间,将该链接核心提供的一特定标记塞入一数据载荷再转发至该链接包装器,使该链接包装器藕接的一物理层晶片通过发送该数据载荷给耦接于该连接接口的一装置而正确提供该装置该特定标记。
在一种实施方式中,该协议转换逻辑是重复(例如,两次)发送该特定标记,且较后发送者即塞入该数据载荷。该链接包装器可将该协议转换逻辑第一次传来的该特定标记转换为该第二协议所定义的一无封包识别符标记。该无封包识别符标记与塞有该特定标记的上述数据载荷经该物理层晶片处理后,仅保留塞有该特定标记的上述数据载荷传递给该装置。
根据本申请一种实施方式实现的一种控制方法,控制经一连接接口链接一主机的一装置,包括:于该主机提供一链接核心,该链接核心是以该连接接口的一第一协议协作;以及,于该主机提供一链接包装器,实现该第一协议至该连接接口的一第二协议的转换。该链接核心提供的一特定标记是塞入一数据载荷再转发至该链接包装器,使该链接包装器链接的一物理层晶片通过发送该数据载荷给该装置而正确提供该装置该特定标记。
在一种实施方式中,该特定标记是被重复(如,两次)转发给该链接包装器,且较后发送者即塞入该数据载荷。该链接包装器可将第一次转发来的该特定标记转换为该第二协议所定义的一无封包识别符标记。该无封包识别符标记与塞有该特定标记的上述数据载荷经该物理层晶片处理后,仅保留塞有该特定标记的上述数据载荷传递给该装置。
一种实施方式中,该连接接口为通用串行总线2.0。该第一协议为通用串行总线2.0收发器宏单元接口UTMI。该第二协议为UTMI低管脚数目版本ULPI。该特定标记为通用串行总线2.0的链接电源管理LPM标记。该无封包识别符标记在该第二协议中是指示后续传输的数据不具有封包识别符。本申请技术使得主机端得以确实对所连接的装置施行链接电源管理LPM。
下文特举实施例,并配合所附图示,详细说明本发明内容。
附图说明
图1图解根据本申请一种实施方式实现的一种通用串行总线(USB)接口设计;
图2以表格200条列ULPI协议使用的指令(commands);
图3以流程图说明协议转换逻辑108的操作;
图4更详示协议转换逻辑108的一种实施方式;以及
图5为波形图。
具体实施方式
现在将参考本发明以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念,且并非意图限制本发明内容。实际发明范围应依照申请专利范围界定之。
图1图解根据本申请一种实施方式实现的一种通用串行总线(USB)接口设计,其中确实可对通用串行总线(USB)装置施行链接电源管理(link power management,简称LPM)。此例所讨论的是USB2.0规格。当然本发明并不局限于此,本发明的思想也可用于其它总线接口或USB接口的其它规格。
控制USB装置100的主机端的物理层(physical layer)接口涉及两种USB协议:包括UTMI协议以及ULPI协议。UTMI协议即通用串行总线2.0收发器宏单元接口(USB2.0Transceiver Macrocell Interface),将USB 2.0的电子物理层(EPHY)标准化,方便USB2.0主机/装置的实现,缩短产品的设计周期,降低设计风险。ULPI协议即UTMI低管脚数目版本(UTMI+low pin interface),提供可配置暂存器(configurable registers)应付UTMI传输中不常跳变(toggle)的内容,减少管脚数量。如图所示,USB装置100经由USB总线与主机端提供的一ULPI物理层晶片(ULPI Phy Chip)102连接。ULPI物理层晶片102链接一ULPI链接包装器(ULPI Link Wrapper)104,负责UTMI协议以及ULPI协议之间的转换。然而,主机端一UTMI协作的链接核心(UTMI+Link Core)106并非直接连接该ULPI链接包装器104。由于精简管脚的ULPI协议可能导致UTMI协议部分功能(如,链接电源管理LPM)失效,本申请令UTMI协作的链接核心106送出的信号更经一协议转换逻辑108方转发给该ULPI链接包装器104。协议转换逻辑108耦接于该UTMI协作的链接核心106以及该ULPI链接包装器104之间,将该UTMI协作的链接核心106提供的一特定标记塞入一数据载荷(data payload)再转发至该ULPI链接包装器104,使该ULPI链接包装器104链接的该ULPI物理层晶片102通过发送该数据载荷(data payload)给该USB装置100而正确提供该USB装置100该特定标记。在该特定标记为链接电源管理标记(LPM token)的例子中,经由协议转换逻辑108,链接电源管理LPM将不失效地施行在USB装置100上。如图所示,UTMI协作的链接核心106、协议转换逻辑108、以及ULPI链接包装器104可设置在芯片组110上。该ULPI物理层晶片102独立于该芯片组110。
图2以表格200条列ULPI协议使用的指令(command)。比特[7:6]显示指令类型;00b为特殊(special)指令,01b为传输(transmit)指令。比特[5:0]标示指令为何。特别是,ULPI协议将传输类型指令的全零低位用作无封包识别符(NOPID)指令,在ULPI协议中是指示后续传输的数据不具有封包识别符PID,用于实现例如线性调频(chirp)或恢复(resume)功能。此ULPI定义的无封包识别符(NOPID)指令会占用USB 2.0的链接电源管理LPM功能;以下说明之。
USB 2.0规格是将预留的封包识别符(reserved PID)4’b0用于链接电源管理的延伸交换信息(LPM extended transaction)。USB 2.0规格的指令高四位是低四位取反,故UTMI协议端,4’b0的PID是扩展为8比特指令11110000b(0XF0)。然而,为了节省管脚数,仅低四位送入ULPI协议端。全零低四位是对应ULPI传输类型指令无封包识别符(NOPID)指令。UTMI协议端原本以0XF0欲指示的链接电源管理LPM指令,在ULPI协议端会被误转为0X40的无封包识别符NOPID指令,使得链接电源管理LPM无法施行。此问题可良好以图1的协议转换逻辑108解决。
图3以流程图说明协议转换逻辑108的操作。步骤S302,协议转换逻辑108自UTMI协作的链接核心106接收信号。步骤S304,协议转换逻辑108辨识UTMI协作的链接核心106所发送而来的是否为链接电源管理标记(LPM token)0XF0。若否,协议转换逻辑108单纯进行信号转发,以步骤S306将UTMI协作的链接核心106所发送而来的信号如实转发给ULPI链接包装器104。若是,协议转换逻辑108以步骤S308将链接电源管理标记0XF0重复转发给ULPI链接包装器104─如发送两次0XF0给ULPI链接包装器104。较后发送者(如第二次发送的0XF0)即塞入数据载荷(data payload)。
图4更详示协议转换逻辑108的一种实施方式,其中可具有一控制逻辑402以及一先入先出缓冲器FIFO。控制逻辑402若辨识出UTMI协作的链接核心106所发送而来的是链接电源管理标记(LPM token)0XF0,会在发送该链接电源管理标记(LPM token)0XF0至ULPI链接包装器104时,更在该先入先出缓冲器FIFO暂存一份链接电源管理标记(LPM token)0XF0,待稍后触发再将该先入先出缓冲器FIFO暂存的链接电源管理标记(LPM token)0XF0插入呈数据载荷(data payload)发送。
图4显示UTMI协作的链接核心106所发出的链接电源管理LPM要求包括链接电源管理标记0XF0以及数据载荷(data payload)0X02与0Xa8。协议转换逻辑108会将链接电源管理标记0XF0重复发出,且单纯转发数据载荷0X02与0Xa8以供协议转换逻辑108输出(0XF0,0XF0,0X02,0Xa8)。第一个0XF0将被ULPI链接包装器104视为标记(token),取低位数值后,被填为ULPI协议所规定的无封包识别符NOPID标记0X40传送给ULPI物理层晶片102。第二个0XF0则是被ULPI链接包装器104与0X02和0Xa8一同视为数据(data)传送给ULPI物理层晶片102。如图所示,ULPI物理层晶片102虽然误收到无封包识别符NOPID标记0X40,但也会收到其后完整的链接电源管理封包(0XF0,0X02,0Xa8)。ULPI物理层晶片102收到ULPI链接包装器104的输出为(0X40,0XF0,0X02,0Xa8)时,由于封包带无封包识别符NOPID标记0X40,因此ULPI物理层晶片102仅传其后的数据载荷(0XF0,0X02,0Xa8)给给USB装置100。USB装置100收到的是完整链接电源管理LPM封包,因此链接电源管理LPM将确实施行在USB装置100上。
图5为波形图。UTMI协作的链接核心106供应的信号DATA_TX[7:0]是根据其有效信号TXVALID撷取输出。如图所示,UTMI协作的链接核心106发送出(0XF0,0X02,0Xa8)。ULPI协议端使用的时脉是以ULPI_CLK标示。协议转换逻辑108提供的信号UTMI_data[7:0]则是于控制逻辑402产生的有效信号UTMI_txvalid以及UTMI_txready两者为真时作用。如图所示,有效信号UTMI_txvalid及UTMI_txready两者为真的时间为2个ULPI_CLK时脉周期,因此协议转换逻辑108输出的信号UTMI_data[7:0]为(0XF0,0XF0,0X02,0Xa8),其中0XF0占据2个时脉周期。ULPI链接包装器104供应的信号ULPI_data[7:0]是根据其有效信号ULPI_nxt撷取输出。如图所示,有效信号ULPI_nxt第二次为真时仅撷取一个ULPI_CLK时脉周期长度的0XF0,因此ULPI链接包装器104发送出(0X40,0XF0,0X02,0Xa8)。波形图明确显示传送到ULPI物理层晶片102的信号ULPI_data[7:0]是一个无封包识别符NOPID标记0X40外加呈完整的链接电源管理LPM封包的数据载荷(0XF0,0X02,0Xa8)。ULPI物理层晶片102实际传送给USB装置100的将是链接电源管理封包(0XF0,0X02,0Xa8)。链接电源管理LPM确实施行在USB装置100上。
值得注意的是,本发明之前述技术也可施行于其他链接技术的双协议转换上,使低管脚数协议有限的指令定义不会影响原本协议对装置所能施行的功能。协议转换逻辑108可相应各种状况有多种变形。
其他采用上述概念实现链接技术的双协议转换的技术都属于本申请所欲保护的范围。基于以上技术内容,本申请更涉及链接技术的双协议转换方法。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,本领域技术人员,在不脱离本发明的精神和范围内,当可做些许更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
[符号说明]
100~USB装置;
102~ULPI物理层晶片;
104~ULPI链接包装器;
106~UTMI协作的链接核心;
108~协议转换逻辑;
110~芯片组;
200~表格,条列ULPI协议使用的指令;
402~控制逻辑;
FIFO~先入先出缓冲器;
DATA_TX[7:0]~UTMI协作的链接核心106供应的信号;
S302…S308~步骤;
TXVALID~信号DATA_TX[7:0]的有效信号;
ULPI_CLK~ULPI协议端使用的时脉;
ULPI_data[7:0]~ULPI链接包装器104供应的信号;
ULPI_nxt~信号ULPI_data[7:0]的有效信号;
UTMI_data[7:0]~协议转换逻辑108提供的信号;以及
UTMI_txvalid、UTMI_txready~信号UTMI_data[7:0]的有效信号。

Claims (18)

1.一种芯片组,包括:
一链接核心,以一连接接口的一第一协议协作;
一链接包装器,实现该第一协议至该连接接口的一第二协议的转换;以及
一协议转换逻辑,耦接于该链接核心以及该链接包装器之间,将该链接核心提供的一特定标记塞入一数据载荷再转发至该链接包装器,使该链接包装器链接的一物理层晶片通过发送该数据载荷给耦接于该连接接口的一装置而正确提供该装置该特定标记,其中:
该协议转换逻辑是重复发送该特定标记,且较后发送者被塞入该数据载荷。
2.如权利要求1所述的芯片组,其中:
该协议转换逻辑是两次发送该特定标记,且第二次发送的该特定标记被塞入该数据载荷。
3.如权利要求2所述的芯片组,其中该协议转换逻辑包括一控制逻辑以及一先入先出缓冲器,该控制逻辑辨识出该特定标记后,会在该特定标记第一次发送时更在该先入先出缓冲器暂存一份该特定标记,稍后再触发送出。
4.如权利要求2所述的芯片组,其中:
该链接包装器是将该协议转换逻辑第一次传来的该特定标记转换为该第二协议所定义的一无封包识别符标记。
5.如权利要求4所述的芯片组,其中:
该无封包识别符标记与塞有该特定标记的上述数据载荷经该物理层晶片处理后,仅保留塞有该特定标记的上述数据载荷传递给该装置。
6.如权利要求4所述的芯片组,其中:
该第二协议为该第一协议的管脚数减量版本;且
该无封包识别符标记是由该链接包装器将该协议转换逻辑第一次传来的该特定标记取低位复数个比特转换而成。
7.如权利要求1所述的芯片组,其中:
该连接接口为通用串行总线2.0;
该第一协议为通用串行总线2.0收发器宏单元接口UTMI;且
该第二协议为UTMI低管脚数目版本ULPI。
8.如权利要求1所述的芯片组,其中:
该特定标记为通用串行总线2.0的链接电源管理LPM标记。
9.如权利要求4所述的芯片组,其中:
该无封包识别符标记在该第二协议中是指示后续传输的数据不具有封包识别符。
10.一种控制方法,控制经一连接接口链接一主机的一装置,包括:
于该主机提供一链接核心,该链接核心是以该连接接口的一第一协议协作;以及
于该主机提供一链接包装器,实现该第一协议至该连接接口的一第二协议的转换,
其中,该链接核心提供的一特定标记是塞入一数据载荷再转发至该链接包装器,使该链接包装器链接的一物理层晶片通过发送该数据载荷给该装置而正确提供该装置该特定标记,其中:
该特定标记是被重复转发给该链接包装器,且较后发送者即塞入该数据载荷。
11.如权利要求10所述的控制方法,其中:
该特定标记被两次转发给该链接包装器,且第二次发送的该特定标记即塞入该数据载荷。
12.如权利要求11所述的控制方法,更包括:
在辨识出该链接核心发送的该特定标记后,该特定标记第一次转发至该链接包装器时更在一先入先出缓冲器暂存一份该特定标记于稍后转发至该链接包装器。
13.如权利要求11所述的控制方法,其中:
该链接包装器是将第一次转发来的该特定标记转换为该第二协议所定义的一无封包识别符标记。
14.如权利要求13所述的控制方法,其中:
该无封包识别符标记与塞有该特定标记的上述数据载荷经该物理层晶片处理后,仅保留塞有该特定标记的上述数据载荷传递给该装置。
15.如权利要求13所述的控制方法,其中:
该第二协议为该第一协议的管脚数减量版本;且
该无封包识别符标记是由该链接包装器将第一次转发而来的该特定标记取低位复数个比特转换而成。
16.如权利要求10所述的控制方法,其中:
该连接接口为通用串行总线2.0;
该第一协议为通用串行总线2.0收发器宏单元接口UTMI;且
该第二协议为UTMI低管脚数目版本ULPI。
17.如权利要求10所述的控制方法,其中:
该特定标记为通用串行总线2.0的链接电源管理LPM标记。
18.如权利要求13所述的控制方法,其中:
该无封包识别符标记在该第二协议中是指示后续传输的数据不具有封包识别符。
CN201710755284.9A 2017-08-29 2017-08-29 芯片组与主机所连接装置的控制方法 Active CN107577634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710755284.9A CN107577634B (zh) 2017-08-29 2017-08-29 芯片组与主机所连接装置的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710755284.9A CN107577634B (zh) 2017-08-29 2017-08-29 芯片组与主机所连接装置的控制方法

Publications (2)

Publication Number Publication Date
CN107577634A CN107577634A (zh) 2018-01-12
CN107577634B true CN107577634B (zh) 2020-06-30

Family

ID=61030514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710755284.9A Active CN107577634B (zh) 2017-08-29 2017-08-29 芯片组与主机所连接装置的控制方法

Country Status (1)

Country Link
CN (1) CN107577634B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124984A (zh) * 2019-12-24 2020-05-08 广州小鹏汽车科技有限公司 多车载微控制单元间的通信方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008157718A1 (en) * 2007-06-19 2008-12-24 Standard Microsystems Corporation Physical device (phy) support of the usb2.0 link power management addendum using a ulpi phy interface standard
CN101446623A (zh) * 2008-12-25 2009-06-03 北京中星微电子有限公司 一种通用串行总线控制器的测试方法和测试系统
CN103201729A (zh) * 2010-10-29 2013-07-10 意法爱立信有限公司 高速片间通用串行总线监控

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008157718A1 (en) * 2007-06-19 2008-12-24 Standard Microsystems Corporation Physical device (phy) support of the usb2.0 link power management addendum using a ulpi phy interface standard
CN101446623A (zh) * 2008-12-25 2009-06-03 北京中星微电子有限公司 一种通用串行总线控制器的测试方法和测试系统
CN103201729A (zh) * 2010-10-29 2013-07-10 意法爱立信有限公司 高速片间通用串行总线监控

Also Published As

Publication number Publication date
CN107577634A (zh) 2018-01-12

Similar Documents

Publication Publication Date Title
CN106874224B (zh) 自动搬运且适应器件的多线SPI-Flash控制器
EP2867780B1 (en) Device disconnect detection
EP1002275B1 (en) A universal serial bus device controller
US9767064B2 (en) Low power universal serial bus
US8683097B2 (en) Device connect detection
CN114564427B (zh) 一种ahb总线到i2c总线的总线桥、系统及方法
US20220206983A1 (en) Low Power Embedded USB2 (eUSB2) Repeater
US9552050B2 (en) Information processing device, printing device, and control method
CN102752180A (zh) Can总线网络节点的实现方法
CN110557311A (zh) 用于系统级封装管芯间访问等待时间的处理器间通信方法
CN101369948B (zh) 一种实现低功耗的通信系统
CN109634901A (zh) 一种基于uart的数据传输系统及其控制方法
CN107577634B (zh) 芯片组与主机所连接装置的控制方法
CN101937413A (zh) 一种i2c总线的通信方法
CN103488595B (zh) 一种保证小容量缓存串口通讯安全性的数据传输方法
CN107832251A (zh) 一种开关电源域并行接口到常开电源域并行接口的转接电路
CN105939238B (zh) 一种基于SOC隔离Memory的10Gbps以太网实时数据采集方法
US9813221B2 (en) Combined flow and low-power state control using same lines between interfaces
CN104156336A (zh) 一种usb2.0接口芯片的控制方法
TWI719684B (zh) 通訊系統以及運作方法
WO2002009405A2 (en) Universal serial bus datapump command interpreter
CN112835834A (zh) 数据传输系统
JPH08202677A (ja) マイクロコントローラ
CN112749021B (zh) 通信系统以及运作方法
Li et al. A Wrapper of PCI Express with FIFO Interfaces based on FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211022

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

Patentee after: STATE NUCLEAR POWER AUTOMATION SYSTEM ENGINEERING Co.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.