CN106655758B - 一种锁相环中的单粒子辐射加固电荷泵电路 - Google Patents
一种锁相环中的单粒子辐射加固电荷泵电路 Download PDFInfo
- Publication number
- CN106655758B CN106655758B CN201610914839.5A CN201610914839A CN106655758B CN 106655758 B CN106655758 B CN 106655758B CN 201610914839 A CN201610914839 A CN 201610914839A CN 106655758 B CN106655758 B CN 106655758B
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos tube
- pmos tube
- circuit
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明请求保护一种锁相环中的单粒子辐射加固电荷泵电路,包括基本电荷泵电路,其还包括辐射加固电路以及偏置电路,所述基本电荷泵电路的信号输出端电连接所述辐射加固电路的信号输入端,所述辐射加固电路的信号输出端电连接所述基本电荷泵电路的单粒子辐射敏感结点端,所述偏置电路的输出端电连接所述辐射加固电路的电压输入端;所述辐射加固电路用于对基本电荷泵电路的相应结点受到高能单粒子轰击时产生补偿电流以补偿单粒子瞬态脉冲电流;所述偏置电路用于为所述辐射加固电路提供偏置,使得所述辐射加固电路中的辐射补偿电流管在基本电荷泵电路的相应结点未受到单粒子瞬态轰击时不工作。本电路提高锁相环的抗单粒子辐射能力。
Description
技术领域
本发明涉及微电子技术领域,具体涉及一种锁相环中的单粒子辐射加固的电荷泵电路。
背景技术
随着现代航天应用技术的发展与武器功能的多样化,系统内部的处理器计算量增大,随之越来越多的集成电路芯片将工作在辐射环境中。对于在辐射环境下工作的集成电路芯片,主要考虑单粒子效应和总剂量效应两种。随着集成电路工艺发展,总剂量效应对集成电路芯片的影响在减弱,相反单粒子效应对集成电路芯片的影响越来越大。相对于数字集成电路,模拟集成电路及数模混合集成电路对单粒子效应更敏感,在先进集成电路工艺中日趋严峻且加固设计更加困难。因此,模拟集成电路及数模混合集成电路的单粒子辐射加固研究已成研究重点及难点。
锁相环电路作为产生时钟基准的重要部件,已广泛应用于商用和航空航天领域的集成电路芯片中,其通用结构如图1所示。工作原理为:鉴频鉴相器检测输入参考信号Vref与分频器分频后的反馈信号Vfb的相位或频率,并根据相位差或频率差产生电荷泵充放电控制信号和电荷泵在和的控制下对低通滤波器进行充电或放电,从而改变低通滤波器的输出电压(即电荷泵的输出端电压Vctrl),也就是调整压控振荡器的控制电压Vctrl,进而不断地调整压控振荡器的输出频率以减小输入参考信号Vref与反馈信号Vfb之间的相位差,这个反馈过程不断的重复直到最终使输入参考信号与反馈信号的相位对齐,即锁相环锁定。
电荷泵对整个锁相环的性能起决定作用,图2为基本差分型电荷泵。当PMOS管M6和NMOS管M4导通时,PMOS管M5和NMOS管M3关断,结点C与结点Y电压相等;当PMOS管M6和NMOS管M4关断时,PMOS管M5和NMOS管M3导通,结点C与结点Y电压相等,这样结点C在NMOS管M4以及PMOS管M6导通与关断时没有电压变化,即电荷泵输出端Vctrl-old在NMOS管M4以及PMOS管M6导通与关断时没有电压变化,从而避免了电荷共享效应。但是,电荷泵在单粒子瞬态效应中会产生大量的电荷对低通滤波器中的电容进行充放电,导致压控振荡器的控制电压严重偏离锁定值,超出最大或最小控制电压,从而导致锁相环的输出时钟长时间处于混乱状态,严重影响到电子系统的正常工作。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种有效地改善锁相环电路整体输出抖动特性,从而提高锁相环的抗单粒子辐射能力的锁相环中的单粒子辐射加固电荷泵电路。本发明的技术方案如下:
一种锁相环中的单粒子辐射加固电荷泵电路,包括基本电荷泵电路,其还包括辐射加固电路以及偏置电路,所述基本电荷泵电路的信号输出端电连接所述辐射加固电路的信号输入端,所述辐射加固电路的信号输出端电连接所述基本电荷泵电路的单粒子辐射敏感结点端,所述偏置电路的输出端电连接所述辐射加固电路的电压输入端;所述辐射加固电路在于,当基本电荷泵电路(1)中结点A、结点B、结点C、结点D或结点E受到高能单粒子轰击产生单粒子瞬态脉冲电流时,辐射加固电路中对应的辐射补偿电流管(结点A对应辐射补偿电流管MC1、结点B对应辐射补偿电流管MC2、结点C对应辐射补偿电流管MC3及MC8、结点D对应辐射补偿电流管MC7、结点E对应辐射补偿电流管MC6)工作并产生补偿电流以补偿对应结点A、结点B、结点C、结点D、结点E的单粒子瞬态脉冲电流;所述偏置电路用于为所述辐射加固电路提供偏置,使得所述辐射加固电路中的辐射补偿电流管(即PMOS管MC1、PMOS管MC2、PMOS管MC3、NMOS管MC6、NMOS管MC7以及NMOS管MC8)在基本电荷泵电路的相应结点(结点A对应PMOS管MC1、结点B对应PMOS管MC2、结点C对应PMOS管MC3及NMOS管MC8、结点D对应NMOS管MC7、结点E对应NMOS管MC6)未受到单粒子瞬态轰击时不工作。
进一步的,所述基本电荷泵电路包括:NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、误差放大器A1、PMOS管M5、PMOS管M6、PMOS管M7以及PMOS管M8,其中,在所述基本电荷泵电路中PMOS管M8的源极与外部电源VDD相连,PMOS管M8的栅极与PMOS管M14的栅极以及外部偏置Vbp1相连,PMOS管M8的漏极与PMOS管M7的源极以及PMOS管MC1的源极相连,PMOS管M7的栅极与PMOS管M13的栅极以及外部偏置Vbp2相连,PMOS管M7的漏极分别与PMOS管M5的源极、PMOS管M6的源极以及PMOS管MC2的源极相连,PMOS管M5的栅极与输入端相连,PMOS管M5的漏极分别与误差放大器A1的输出端、误差放大器A1的反向输入端以及NMOS管M3的漏极相连,NMOS管M3的栅极与输入端相连,PMOS管M6的栅极与输入端UP相连,PMOS管M6的漏极分别与误差放大器A1的同向输入端、NMOS管M4的漏极、NMOS管MC8的源极、PMOS管MC3的源极以及电阻R1的一端相连,NMOS管M4的栅极与输入端DN相连,NMOS管M4的源极与NMOS管M3的源极、NMOS管MC7的源极以及NMOS管M2的漏极相连,NMOS管M2的栅极与NMOS管M10的栅极以及外部偏置Vbn2相连,NMOS管M2的源极与NMOS管MC6的源极以及NMOS管M1的漏极相连,NMOS管M1的栅极与NMOS管M9的栅极以及外部偏置Vbn1相连,NMOS管M1的源极与外部地线GND相连。
进一步的,所述辐射加固电路包括:PMOS管MC1、PMOS管MC2、PMOS管MC3、NMOS管MC4、NMOS管MC5、NMOS管MC6、NMOS管MC7、NMOS管MC8、PMOS管MC9、PMOS管MC10、电阻R1以及误差放大器A2,在所述辐射加固电路中PMOS管MC1的漏极分别与PMOS管MC2的漏极、PMOS管MC3的漏极、NMOS管MC4的漏极、NMOS管MC4的栅极以及NMOS管MC5的栅极相连,NMOS管MC4的源极与NMOS管MC5的源极以及外部地线GND相连,PMOS管MC9的源极与PMOS管MC10的源极以及外部电源VDD相连,PMOS管MC9的漏极与电阻R1的另一端、误差放大器A2的同向输入端、输出端Vctrl以及NMOS管MC5的漏极相连,PMOS管MC10的栅极与PMOS管MC9的栅极、PMOS管MC10的漏极、NMOS管MC8的漏极、NMOS管MC7的漏极以及NMOS管MC6的漏极相连,NMOS管MC8的栅极分别与PMOS管MC3的栅极、误差放大器A2的反向输入端、误差放大器A2的输出端、PMOS管M12的漏极以及NMOS管M11的漏极相连。
进一步的,所述偏置电路包括:NMOS管M9、NMOS管M10、NMOS管M11、PMOS
管M12、PMOS管M13以及PMOS管M14;
在所述偏置电路中PMOS管M14的源极与NMOS管M11的栅极以及外部电源VDD相连,PMOS管M14的漏极与PMOS管MC1的栅极以及PMOS管M13的源极相连,PMOS管M13的漏极与PMOS管MC2的栅极以及PMOS管M12的源极相连,PMOS管M12的栅极与NMOS管M9的源极以及外部地线GND相连,NMOS管M11的源极与NMOS管MC7的栅极以及NMOS管M10的漏极相连,NMOS管M10的源极与NMOS管MC6的栅极以及NMOS管M9的漏极相连。
进一步的,所述基本电荷泵电路中PMOS管M5与PMOS管M6具有相同的宽长比,NMOS管M3与NMOS管M4具有相同的宽长比,误差放大器A1强制PMOS管M5的漏极电压与PMOS管M6的漏极电压相等;
进一步的,所述辐射加固电路中PMOS管MC9与PMOS管MC10构成电流镜,NMOS管MC4与NMOS管MC5构成电流镜,误差放大器A2强制所述基本电荷泵电路中结点C电压VC与所述偏置电路中结点H电压VH相等,即VC=VH。
进一步的,当基本电荷泵电路未受到高能单粒子轰击时,所述辐射加固电路中PMOS管MC1的栅源电压VGS_C1、PMOS管MC2的栅源电压VGS_C2、PMOS管MC3的栅源电压VGS_C3、NMOS管MC6的栅源电压VGS_C6、NMOS管MC7的栅源电压VGS_C7及NMOS管MC8的栅源电压VGS_C8均为0,即为:
VGS_C1=VGS_C2=VGS_C3=VGS_C6=VGS_C7=VGS_C8=0
当基本电荷泵电路未受到单粒子轰击时,所述辐射加固电路中辐射补偿电流管均不工作,即PMOS管MC1、PMOS管MC2、PMOS管MC3、NMOS管MC6、NMOS管MC7及NMOS管MC8均不工作。
本发明的优点及有益效果如下:
本发明通过设置PMOS管M14与PMOS管M8、PMOS管M13与PMOS管M7、NMOS管M10与NMOS管M2、NMOS管M9与NMOS管M1分别具有相同的宽长比,并通过合理选择PMOS管M12与NMOS管M11的宽长比,使得当基本电荷泵电路的结点未受到高能单粒子轰击时偏置电路中的结点F电压VF与结点A电压VA相等、结点G电压VG与结点B电压VB相等、结点H电压VH与结点C电压VC电压相等、结点I电压VI与结点D电压VD相等、结点J电压VJ与结点E电压VE相等,从而使得当基本电荷泵电路的结点未受到高能单粒子轰击时辐射加固电路中的辐射补偿电流PMOS管MC1、辐射补偿电流PMOS管MC2、辐射补偿电流PMOS管MC3、辐射补偿电流NMOS管MC8、辐射补偿电流NMOS管MC7、辐射补偿电流NMOS管MC6均不工作,且偏置电路中的结点F电压VF、结点G电压VG、结点I电压VI、结点J电压VJ分别为辐射加固电路中PMOS管MC1的栅极、PMOS管MC2的栅极、NMOS管MC7的栅极、NMOS管MC6的栅极提供偏置电压,偏置电路中结点H电压VH为辐射加固电路中PMOS管MC3的栅极及NMOS管MC8的栅极提供偏置;
当基本电荷泵电路中结点A、结点B或结点C处PMOS管漏极受到高能单粒子轰击时将产生注入结点的单粒子瞬态电流从而使得结点电压升高,同理基本电荷泵电路中结点C、结点D或结点E处NMOS管漏极受到高能单粒子轰击时将产生流出结点的单粒子瞬态电流从而使得该结点电压降低,同时所述辐射加固电路中电阻R1具有较大阻值使得此时误差放大器A2的同向输入端电压仍保持基本电荷电路相应结点未受到高能单粒子轰击时的电压,结点F、结点G、结点H、结点I及结点J也仍保持基本电荷电路相应结点未受到高能单粒子轰击时的电压,从而使得辐射加固电路中与基本电荷电路受到高能单粒子轰击的结点相连的辐射补偿电流管(结点A对应辐射补偿电流管MC1、结点B对应辐射补偿电流管MC2、结点C对应辐射补偿电流管MC3及MC8、结点D对应辐射补偿电流管MC7、结点E对应辐射补偿电流管MC6)栅源电压绝对值|VGS|快速增加,辐射补偿电流管快速产生补偿电流以补偿结点受到高能单粒子轰击所产生的单粒子瞬态电流,抑制结点电压变化,提高电荷泵抗单粒子辐射能力,从而有效地改善锁相环电路整体输出抖动特性,提高锁相环的抗单粒子辐射能力。
附图说明
图1是基本锁相环的结构示意图;
图2为传统差动电荷泵电路图;
图3为本发明提供优选实施例的单粒子辐射加固电荷泵电路图;
图4为本发明单粒子辐射加固电荷泵及传统差动电荷泵电路分别构成锁相环在节点C受到单粒子轰击时输出端Vctrl电压仿真图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明的技术方案如下:
本申请实施例通过提供一种锁相环中的单粒子辐射加固电荷泵电路,在传统差动基本电荷泵基础上增加辐射加固电路以及偏置电路,当基本电荷泵电路受到高能单粒子轰击时辐射加固电路能为基本电荷泵电路快速产生补偿电流以补偿单粒子瞬态脉冲电流,有效地改善锁相环电路整体输出抖动特性,从而提高锁相环的抗单粒子辐射能力。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式,对上述技术方案进行详细的说明。
实施例
一种锁相环中的单粒子辐射加固电荷泵电路,如图3所示,包括基本电荷泵电路1、辐射加固电路2以及偏置电路3,其中,所述基本电荷泵电路1的信号输出端接所述辐射加固电路2的信号输入端,所述辐射加固电路2的信号输出端接所述基本电荷泵电路1的单粒子辐射敏感结点端,所述偏置电路3的输出端接所述辐射加固电路2的电压输入端,所述偏置电路3为所述辐射加固电路2提供偏置,确保所述辐射加固电路2中的辐射补偿电流管在基本电荷泵电路1的相应结点未受到高能单粒子轰击时不工作,同时确保所述辐射加固电路2在基本电荷泵电路1的相应结点受到高能单粒子轰击时快速产生补偿电流以补偿单粒子瞬态脉冲电流,可有效地改善锁相环电路整体输出抖动特性,从而提高其抗单粒子辐射的能力。
作为一种优选的技术方案,如图3所示,所述基本电荷泵电路1包括:NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、误差放大器A1、PMOS管M5、PMOS管M6、PMOS管M7以及PMOS管M8,所述辐射加固电路2包括:PMOS管MC1、PMOS管MC2、PMOS管MC3、NMOS管MC4、NMOS管MC5、NMOS管MC6、NMOS管MC7、NMOS管MC8、PMOS管MC9、PMOS管MC10、电阻R1以及误差放大器A2,所述偏置电路3包括:NMOS管M9、NMOS管M10、NMOS管M11、PMOS管M12、PMOS管M13以及PMOS管M14;
其中,在所述基本电荷泵电路1中PMOS管M8的源极与外部电源VDD相连,PMOS管M8的栅极与PMOS管M14的栅极以及外部偏置Vbp1相连,PMOS管M8的漏极与PMOS管M7的源极以及PMOS管MC1的源极相连,PMOS管M7的栅极与PMOS管M13的栅极以及外部偏置Vbp2相连,PMOS管M7的漏极与PMOS管M5的源极、PMOS管M6的源极以及PMOS管MC2的源极相连,PMOS管M5的栅极与输入端相连,PMOS管M5的漏极与误差放大器A1的输出端、误差放大器A1的反向输入端以及NMOS管M3的漏极相连,NMOS管M3的栅极与输入端相连,PMOS管M6的栅极与输入端UP相连,PMOS管M6的漏极与误差放大器A1的同向输入端、NMOS管M4的漏极、NMOS管MC8的源极、PMOS管MC3的源极以及电阻R1的一端相连,NMOS管M4的栅极与输入端DN相连,NMOS管M4的源极与NMOS管M3的源极、NMOS管MC7的源极以及NMOS管M2的漏极相连,NMOS管M2的栅极与NMOS管M10的栅极以及外部偏置Vbn2相连,NMOS管M2的源极与NMOS管MC6的源极以及NMOS管M1的漏极相连,NMOS管M1的栅极与NMOS管M9的栅极以及外部偏置Vbn1相连,NMOS管M1的源极与外部地线GND相连;
在所述辐射补偿电路2中PMOS管MC1的漏极与PMOS管MC2的漏极、PMOS管MC3的漏极、NMOS管MC4的漏极、NMOS管MC4的栅极以及NMOS管MC5的栅极相连,NMOS管MC4的源极与NMOS管MC5的源极以及外部地线GND相连,PMOS管MC9的源极与PMOS管MC10的源极以及外部电源VDD相连,PMOS管MC9的漏极与电阻R1的另一端、误差放大器A2的同向输入端、输出端Vctrl以及NMOS管MC5的漏极相连,PMOS管MC10的栅极与PMOS管MC9的栅极、PMOS管MC10的漏极、NMOS管MC8的漏极、NMOS管MC7的漏极以及NMOS管MC6的漏极相连,NMOS管MC8的栅极与PMOS管MC3的栅极、误差放大器A2的反向输入端、误差放大器A2的输出端、PMOS管M12的漏极以及NMOS管M11的漏极相连;
在所述偏置电路3中PMOS管M14的源极与NMOS管M11的栅极以及外部电源VDD相连,PMOS管M14的漏极与PMOS管MC1的栅极以及PMOS管M13的源极相连,PMOS管M13的漏极与PMOS管MC2的栅极以及PMOS管M12的源极相连,PMOS管M12的栅极与NMOS管M9的源极以及外部地线GND相连,NMOS管M11的源极与NMOS管MC7的栅极以及NMOS管M10的漏极相连,NMOS管M10的源极与NMOS管MC6的栅极以及NMOS管M9的漏极相连。
所述基本差动电荷泵1中的误差放大器A1以及所述辐射加固电路2中的误差放大器A2是现有技术。
进一步地,所述基本电荷泵电路中PMOS管M5与PMOS管M6具有相同的宽长比,NMOS管M3与NMOS管M4具有相同的宽长比,误差放大器A1强制PMOS管M5的漏极电压与PMOS管M6的漏极电压相等;
所述辐射加固电路中PMOS管MC9与PMOS管MC10构成电流镜,NMOS管MC4与NMOS管MC5构成电流镜,误差放大器A2强制所述基本电荷泵电路中结点C电压VC与所述偏置电路中结点H电压VH相等,即VC=VH;
所述偏置电路中PMOS管M14与所述基本电荷泵电路中PMOS管M8具有相同的宽长比,所述偏置电路中PMOS管M13与所述基本电荷泵电路中PMOS管M7具有相同的宽长比,所述偏置电路中NMOS管M10与所述基本电荷泵电路中NMOS管M2具有相同的宽长比,所述偏置电路中NMOS管M9与所述基本电荷泵电路中NMOS管M1具有相同的宽长比,通过合理选择所述偏置电路中PMOS管M12与NMOS管M11的宽长比,则当基本电荷泵电路未受到高能单粒子轰击时,所述偏置电路中结点F电压VF、结点G电压VG、结点H电压VH、结点I电压VI、结点J电压VJ分别与所述基本电荷泵电路中结点A电压VA、结点B电压VB、结点C电压VC、结点D电压VD、结点E电压VE相等,即VA=VF,VB=VG,VC=VH,VD=VI及VE=VJ。
进一步,当基本电荷泵电路未受到高能单粒子轰击时,所述辐射加固电路中PMOS管MC1的栅源电压VGS_C1、PMOS管MC2的栅源电压VGS_C2、PMOS管MC3的栅源电压VGS_C3、NMOS管MC6的栅源电压VGS_C6、NMOS管MC7的栅源电压VGS_C7及NMOS管MC8的栅源电压VGS_C8均为0,即为:
VGS_C1=VGS_C2=VGS_C3=VGS_C6=VGS_C7=VGS_C8=0
当基本电荷泵电路未受到单粒子轰击时,所述辐射加固电路中辐射补偿电流管均不工作,即PMOS管MC1、PMOS管MC2、PMOS管MC3、NMOS管MC6、NMOS管MC7及NMOS管MC8均不工作。
进一步地,当高能单粒子轰击所述基本电荷泵电路中对单粒子辐射敏感结点处相应MOS管漏极时将产生单粒子瞬态电流,从而导致该结点电压升高或降低,此时所述辐射加固电路中与被高能单粒子轰击结点相连的辐射补偿电流管快速产生补偿电流从而抑制单粒子瞬态电流对后续低通滤波器电路中电容的影响,也抵消了单粒子瞬态电流对后续压控振荡器的控制电压的扰动,并驱使锁相环快速回到锁定状态;
此处以所述基本电荷泵电路中结点C处MOS管的漏极被高能单粒子轰击为例:
当高能单粒子轰击所述基本电荷泵电路中PMOS管M6的漏极时,将产生单粒子瞬态电流注入到结点C,NMOS管M4的沟道电流不变,则结点C电压VC升高,同时所述辐射加固电路中电阻R1具有较大阻值使得此时误差放大器A2的同向输入端电压仍保持结点C未受到高能单粒子轰击时的电压,因而所述辐射加固电路中辐射补偿电流管MC3的栅极电压保持不变,辐射补偿电流管MC3的栅源电压绝对值|VGS_C3|快速增加,辐射补偿电流管MC3快速产生补偿电流以补偿结点C受到高能单粒子轰击所产生的单粒子瞬态电流,抑制结点C电压变化,从而提高电荷泵抗单粒子辐射能力;
当高能单粒子轰击所述基本电荷泵中NMOS管M4的漏极时,将产生单粒子瞬态电流使得结点C电压VC降低,所述辐射加固电路中电阻R1具有较大阻值使得此时误差放大器A2的同向输入端电压仍保持结点C未受到高能单粒子轰击时的电压,辐射补偿电流管MC8的栅极电压保持不变,辐射补偿电流管MC8的栅源电压VGS_C8快速增加,辐射补偿电流管MC8快速产生补偿电流以补偿结点C受到高能单粒子轰击所产生的单粒子瞬态电流,从而抑制结点C电压变化,提高电荷泵抗单粒子瞬态能力。
进一步地,高能单粒子轰击所述基本电荷泵中PMOS管M7漏极及PMOS管M8漏极的工作原理与上述高能单粒子轰击所述基本电荷泵中PMOS管M6漏极的工作原理相同,高能单粒子轰击所述基本电荷泵中NMOS管M1漏极及NMOS管M2漏极的工作原理与上述高能单粒子轰击所述基本电荷泵中NMOS管M4漏极的工作原理相同,此处就不赘述。
图4为工作频率为1GHz时采用2所示传统差动电荷泵电路及图3所示本发明的单粒子辐射加固电荷泵电路分别构成的锁相环在电荷泵输出结点C受到相同能量的高能单粒子轰击时,电荷泵输出端Vctrl的电压Vctrl瞬态响应仿真曲线。仿真结果表明,采用图2所示的传统差动电荷泵电路构成的锁相环在电荷泵输出结点C受到高能单粒子轰击时电荷泵电路输出端Vctrl的最大扰动量为110.8mV,而采用图3所示的本发明的单粒子辐射加固电荷泵电路构成的锁相环在电荷泵电路结点C受到高能单粒子轰击时电荷泵电路输出端Vctrl的最大扰动量仅为6.8mV。本发明的单粒子辐射加固电荷泵电路有效地降低了单粒子效应的敏感性,从而提升了锁相环的抗辐射能力。
本申请的上述实施例中,通过提供一种锁相环中的单粒子辐射加固电荷泵电路,包括基本电荷泵电路、辐射加固电路以及偏置电路,其中,所述基本电荷泵电路的信号输出端接所述辐射加固电路的信号输入端,所述辐射加固电路的信号输出端接所述基本电荷泵电路的单粒子辐射敏感结点端,所述偏置电路的输出端接所述辐射加固电路的电压输入端;所述偏置电路为所述辐射加固电路提供偏置,确保所述辐射加固电路中辐射补偿电流管在基本电荷泵电路的相应结点未受到高能单粒子轰击时不工作,同时确保所述辐射加固电路在基本电荷泵电路的相应结点受到高能单粒子轰击时快速产生补偿电流以补偿单粒子瞬态脉冲电流,可有效地改善锁相环电路整体输出抖动特性,从而提高其抗单粒子辐射的能力。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后,技术人员可以对本发明作各种改动或修改,这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (6)
1.一种锁相环中的单粒子辐射加固电荷泵电路,包括基本电荷泵电路(1),其特征在于,还包括辐射加固电路(2)以及偏置电路(3),所述基本电荷泵电路(1)的信号输出端电连接所述辐射加固电路(2)的信号输入端,所述辐射加固电路(2)的信号输出端电连接所述基本电荷泵电路(1)的单粒子辐射敏感结点端,所述偏置电路(3)的输出端电连接所述辐射加固电路(2)的电压输入端;当基本电荷泵电路(1)中结点A-结点E之一受到高能单粒子轰击产生单粒子瞬态脉冲电流时,辐射加固电路(2)中对应的辐射补偿电流管工作并产生补偿电流以补偿对应结点A-结点E的单粒子瞬态脉冲电流;结点A对应辐射补偿电流管MC1、结点B对应辐射补偿电流管MC2、结点C对应辐射补偿电流管MC3及MC8、结点D对应辐射补偿电流管MC7、结点E对应辐射补偿电流管MC6,所述偏置电路(3)用于为所述辐射加固电路(2)提供偏置,使得所述辐射加固电路(2)中的辐射补偿电流管在基本电荷泵电路(1)的相应结点未受到单粒子瞬态轰击时不工作;
所述辐射加固电路(2)包括:PMOS管MC1、PMOS管MC2、PMOS管MC3、NMOS管MC4、NMOS管MC5、NMOS管MC6、NMOS管MC7、NMOS管MC8、PMOS管MC9、PMOS管MC10、电阻R1以及误差放大器A2,在所述辐射加固电路(2)中PMOS管MC1的漏极分别与PMOS管MC2的漏极、PMOS管MC3的漏极、NMOS管MC4的漏极、NMOS管MC4的栅极以及NMOS管MC5的栅极相连,NMOS管MC4的源极与NMOS管MC5的源极以及外部地线GND相连,PMOS管MC9的源极与PMOS管MC10的源极以及外部电源VDD相连,PMOS管MC9的漏极与电阻R1的另一端、误差放大器A2的同向输入端、输出端Vctrl以及NMOS管MC5的漏极相连,PMOS管MC10的栅极与PMOS管MC9的栅极、PMOS管MC10的漏极、NMOS管MC8的漏极、NMOS管MC7的漏极以及NMOS管MC6的漏极相连,NMOS管MC8的栅极分别与PMOS管MC3的栅极、误差放大器A2的反向输入端、误差放大器A2的输出端、PMOS管M12的漏极以及NMOS管M11的漏极相连。
2.根据权利要求1所述锁相环中的单粒子辐射加固电荷泵电路,其特征在于,所述基本电荷泵电路(1)包括:NMOS管M1、NMOS管M2、NMOS管M3、NMOS 管M4、误差放大器A1、PMOS管M5、PMOS管M6、PMOS管M7以及PMOS管M8,其中,在所述基本电荷泵电路(1)中PMOS管M8的源极与外部电源VDD相连,PMOS管M8的栅极与PMOS管M14的栅极以及外部偏置Vbp1相连,PMOS管M8的漏极与PMOS管M7的源极以及PMOS管MC1的源极相连,PMOS管M7的栅极与PMOS管M13的栅极以及外部偏置Vbp2相连,PMOS管M7的漏极分别与PMOS管M5的源极、PMOS管M6的源极以及PMOS管MC2的源极相连,PMOS管M5的栅极与输入端相连,PMOS管M5的漏极分别与误差放大器A1的输出端、误差放大器A1的反向输入端以及NMOS管M3的漏极相连,NMOS管M3的栅极与输入端相连,PMOS管M6的栅极与输入端UP相连,PMOS管M6的漏极分别与误差放大器A1的同向输入端、NMOS管M4的漏极、NMOS管MC8的源极、PMOS管MC3的源极以及电阻R1的一端相连,NMOS管M4的栅极与输入端DN相连,NMOS管M4的源极与NMOS管M3的源极、NMOS管MC7的源极以及NMOS管M2的漏极相连,NMOS管M2的栅极与NMOS管M10的栅极以及外部偏置Vbn2相连,NMOS管M2的源极与NMOS管MC6的源极以及NMOS管M1的漏极相连,NMOS管M1的栅极与NMOS管M9的栅极以及外部偏置Vbn1相连,NMOS管M1的源极与外部地线GND相连。
3.根据权利要求1或2所述锁相环中的单粒子辐射加固电荷泵电路,其特征在于,所述偏置电路(3)包括:NMOS管M9、NMOS管M10、NMOS管M11、PMOS管M12、PMOS管M13以及PMOS管M14;在所述偏置电路(3)中PMOS管M14的源极与NMOS管M11的栅极以及外部电源VDD相连,PMOS管M14的漏极与PMOS管MC1的栅极以及PMOS管M13的源极相连,PMOS管M13的漏极与PMOS管MC2的栅极以及PMOS管M12的源极相连,PMOS管M12的栅极与NMOS管M9的源极以及外部地线GND相连,NMOS管M11的源极与NMOS管MC7的栅极以及NMOS管M10的漏极相连,NMOS管M10的源极与NMOS管MC6的栅极以及NMOS管M9的漏极相连。
4.根据权利要求2所述锁相环中的单粒子辐射加固电荷泵电路,其特征在于,所述基本电荷泵电路(1)中PMOS管M5与PMOS管M6具有相同的宽长比,NMOS管M3与NMOS管M4具有相同的宽长比,误差放大器A1强制PMOS管M5的漏极电压与PMOS管M6的漏极电压相等。
5.根据权利要求1所述锁相环中的单粒子辐射加固电荷泵电路,其特征在于,所述辐射加固电路中PMOS管MC9与PMOS管MC10构成电流镜,NMOS管MC4与NMOS管MC5构成电流镜,误差放大器A2强制所述基本电荷泵电路中结点C电压VC与所述偏置电路中结点H电压VH相等,即VC=VH。
6.根据权利要求1所述锁相环中的单粒子辐射加固电荷泵电路,其特征在于,当基本电荷泵电路未受到高能单粒子轰击时,所述辐射加固电路中PMOS管MC1的栅源电压VGS_C1、PMOS管MC2的栅源电压VGS_C2、PMOS管MC3的栅源电压VGS_C3、NMOS管MC6的栅源电压VGS_C6、NMOS管MC7的栅源电压VGS_C7及NMOS管MC8的栅源电压VGS_C8均为0,即为:
VGS_C1=VGS_C2=VGS_C3=VGS_C6=VGS_C7=VGS_C8=0
当基本电荷泵电路未受到单粒子轰击时,所述辐射加固电路中辐射补偿电流管均不工作,即PMOS管MC1、PMOS管MC2、PMOS管MC3、NMOS管MC6、NMOS管MC7及NMOS管MC8均不工作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610914839.5A CN106655758B (zh) | 2016-10-20 | 2016-10-20 | 一种锁相环中的单粒子辐射加固电荷泵电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610914839.5A CN106655758B (zh) | 2016-10-20 | 2016-10-20 | 一种锁相环中的单粒子辐射加固电荷泵电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106655758A CN106655758A (zh) | 2017-05-10 |
CN106655758B true CN106655758B (zh) | 2019-01-22 |
Family
ID=58856861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610914839.5A Active CN106655758B (zh) | 2016-10-20 | 2016-10-20 | 一种锁相环中的单粒子辐射加固电荷泵电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106655758B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109167599B (zh) * | 2018-08-06 | 2022-03-22 | 重庆邮电大学 | 一种用于锁相环的快速响应电荷泵电路 |
CN112653327B (zh) * | 2020-12-24 | 2022-07-01 | 重庆邮电大学 | 一种宽锁定范围低电流失配的电荷泵 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101572547A (zh) * | 2009-06-09 | 2009-11-04 | 中国人民解放军国防科学技术大学 | 一种单粒子瞬变(set)加固的锁相环 |
CN102983857A (zh) * | 2012-11-15 | 2013-03-20 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种抗单粒子瞬态的锁相环 |
CN104600979A (zh) * | 2014-12-17 | 2015-05-06 | 中国人民解放军国防科学技术大学 | 一种抗单粒子瞬变的加固电荷泵结构 |
-
2016
- 2016-10-20 CN CN201610914839.5A patent/CN106655758B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101572547A (zh) * | 2009-06-09 | 2009-11-04 | 中国人民解放军国防科学技术大学 | 一种单粒子瞬变(set)加固的锁相环 |
CN102983857A (zh) * | 2012-11-15 | 2013-03-20 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种抗单粒子瞬态的锁相环 |
CN104600979A (zh) * | 2014-12-17 | 2015-05-06 | 中国人民解放军国防科学技术大学 | 一种抗单粒子瞬变的加固电荷泵结构 |
Non-Patent Citations (1)
Title |
---|
《一种抗单粒子效应电荷泵锁相环设计》;周前能 等;《数字技术与应用》;20151130(第11期);第147页 |
Also Published As
Publication number | Publication date |
---|---|
CN106655758A (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109194327B (zh) | 一种用于延迟锁相环的低失配率的电荷泵电路 | |
US7812652B2 (en) | Locked loops, bias generators, charge pumps and methods for generating control voltages | |
US20060119405A1 (en) | PLL circuit | |
CN106655758B (zh) | 一种锁相环中的单粒子辐射加固电荷泵电路 | |
CN111819777B (zh) | 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 | |
Shin et al. | A 65nm 0.6–1.2 V low-dropout regulator using voltage-difference-to-time converter with direct output feedback | |
US8766680B2 (en) | Voltage translation circuit | |
CN112311389B (zh) | 电荷泵电流失配补偿电路、电荷泵及锁相环 | |
US7283010B2 (en) | Power supply compensated voltage and current supply | |
Zhang et al. | A see insensitive cml voltage controlled oscillator in 65nm cmos | |
Tu et al. | A low jitter delay-locked-loop applied for DDR4 | |
US9024694B2 (en) | Voltage controlled oscillator with a large frequency range and a low gain | |
CN107565961B (zh) | 用于延迟锁相环的单端负反馈电荷泵 | |
CN110061739B (zh) | 一种对工艺引起mos电容栅极漏电不敏感的pll电路 | |
Shiau et al. | Design for low current mismatch in the CMOS charge pump | |
JP5799828B2 (ja) | 位相ロックループ回路 | |
CN108631774B (zh) | 锁相环及其启动电路、启动方法 | |
US20150340946A1 (en) | Charge pump circuit and pll circuit | |
Liu et al. | Design of improved CMOS phase-frequency detector and charge-pump for phase-locked loop | |
Shi et al. | A High-performance Charge Pump for 40 nm Delay Locked Loops | |
WO2018177195A1 (zh) | 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质 | |
CN107241090B (zh) | 一种具有抗单粒子效应功能的vco偏置电路 | |
US7123085B2 (en) | Rail-to-rail charge pump with replica circuitry | |
CN219802307U (zh) | 电荷泵电路、锁相环电路和集成电路 | |
Fu et al. | Design of improved phase frequency detector and charge-pump for a 12-18 GHz CMOS PLL |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |