CN106605295A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN106605295A
CN106605295A CN201580047034.9A CN201580047034A CN106605295A CN 106605295 A CN106605295 A CN 106605295A CN 201580047034 A CN201580047034 A CN 201580047034A CN 106605295 A CN106605295 A CN 106605295A
Authority
CN
China
Prior art keywords
film
layer side
dielectric film
oxide semiconductor
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580047034.9A
Other languages
English (en)
Inventor
齐藤贵翁
金子诚二
神崎庸辅
高丸泰
井手启介
松尾拓哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106605295A publication Critical patent/CN106605295A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

阵列基板(半导体装置)(11b)包括：氧化物半导体膜(31)，其由氧化物半导体材料构成，并且以如下形式配置：作为其一部分的电容配线(22)为与作为其它部分的各沟道部(17d、26d)相比电阻低的低电阻部且作为低电阻部的电容配线(22)与作为其它部分的各沟道部(17d、26d)分离；第1层间绝缘膜(第1绝缘膜)(33)，其配置在氧化物半导体膜(31)的上层侧并且在与作为低电阻部的电容配线(22)重叠的位置形成有开口部(33a)；和第2层间绝缘膜(第2绝缘膜)(34)，其配置在第1层间绝缘膜(33)的上层侧并且含有氢。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
作为现有的半导体装置的制造方法的一个例子已知有下述专利文献1中记载的技术。在该专利文献1中，记载了一种制造方法，该制造方法包括：在基板上形成栅极电极的第一工序；在栅极电极上形成第一绝缘层，在第一绝缘层上形成由氧化物半导体构成的氧化物半导体层，在氧化物半导体层上形成电极层的第二工序；在电极层上形成光致抗蚀剂，使用半色调掩模对光致抗蚀剂进行曝光、显影，形成具有厚度厚的第一区域和厚度薄的第二区域的抗蚀剂图案，以抗蚀剂图案为掩模对电极层和氧化物半导体层进行蚀刻的第三工序；将第二区域的抗蚀剂图案除去而作为非覆盖区域之后，以残存的第一区域的抗蚀剂图案为掩模对电极层进行蚀刻的第四工序；在形成第二绝缘层之后对第二绝缘层进行图案化的第五工序；和将非覆盖区域的氧化物半导体层低电阻化的第六工序。
现有技术文献
专利文献
专利文献1：日本特开2011-91279号公报
(发明所要解决的问题)
在上述专利文献1记载的半导体装置的制造方法中，为了使氧化物半导体层低电阻化而进行氢等离子体处理等特别的处理，因此需要用于进行该处理的设备等。因此产生制造成本易变高等问题。
发明内容
本发明是基于上述的情况而完成的发明，其目的在于以低成本实现氧化物半导体膜的低电阻化。
(解决问题的方案)
本发明的半导体装置包括：氧化物半导体膜，其由氧化物半导体材料构成，并且以其一部分为与其它部分相比电阻低的低电阻部且上述低电阻部与上述其它部分分离的形式配置；第1绝缘膜，其配置在上述氧化物半导体膜的上层侧并且在与上述低电阻部重叠的位置形成有开口部；和第2绝缘膜，其配置在上述第1绝缘膜的上层侧并且含有氢。
如果像这样构成，则第2绝缘膜的一部分通过开口部直接层叠在氧化物半导体膜中的面对第1绝缘膜的开口部的一部分上，因此第2绝缘膜中含有的氢向氧化物半导体膜中的面对开口部的一部分扩散，该一部分成为低电阻部。像这样利用第2绝缘膜将氧化物半导体膜的一部分低电阻化，因此不需要进行以往进行的氢等离子体处理那样的特别处理，因而能够以低成本进行制造。而且，如果在氧化物半导体膜中低电阻部与其它部分相互连结，则存在从第2绝缘膜向低电阻部扩散的氢扩散至其它部分的问题，然而如果像上述那样以低电阻部与其它部分分离的形式配置，则能够避免从第2绝缘膜扩散至低电阻部的氢影响到其它部分。由此能够良好地保持低电阻部和其它部分的电阻的值，因此能够良好地发挥它们的电气性能。
作为本发明的半导体装置的实施方式，优选以下结构。
(1)包括：像素电极，其配置在上述第2绝缘膜的上层侧并且由透明电极膜构成；和电容配线，其配置在上述第1绝缘膜的下层侧并且与上述像素电极重叠配置，上述氧化物半导体膜以上述低电阻部构成上述电容配线的方式设置。如果像这样构成，则电容配线能够通过与像素电极重叠配置而在与像素电极之间形成静电电容，由此能够保持像素电极的电位。因为该电容配线由氧化物半导体中的与其它部分分离的低电阻部构成，所以不仅能够在与像素电极之间形成充分的电容，而且与由金属膜那样的遮光膜构成电容配线的情况相比，不易产生电容配线导致的遮光。由此，能够增加由透明电极膜构成的像素电极的透射光量。
(2)包括：像素电极，其配置在上述第2绝缘膜的上层侧并且由透明电极膜构成；和晶体管，其配置在上述像素电极的下层侧并且与上述像素电极连接而控制对上述像素电极的电位的供给，上述氧化物半导体膜以上述其它部分构成上述晶体管所具有的沟道部的方式设置。如果像这样构成，则像素电极由晶体管来控制电位的供给。因为晶体管的沟道部由氧化物半导体中的与低电阻部分离的其它部分构成，所以能够使晶体管恰当地动作。
(3)上述第2绝缘膜由配置在相对下层侧的下层侧第2绝缘膜和配置在相对上层侧的上层侧第2绝缘膜构成。如果形成第2绝缘膜时的成膜温度过低，则处于如下趋势：氢向氧化物半导体膜的一部分的扩散不充分而氧化物半导体膜的一部分的低电阻化不充分地进行，相反如果形成第2绝缘膜时的成膜温度过高，则处于如下趋势：氧化物半导体膜中所含的元素向第2绝缘膜中扩散而容易在第2绝缘膜的表面产生凹凸。关于这一点，只要如上述那样使第2绝缘膜采用下层侧第2绝缘膜与上层侧第2绝缘膜的层叠结构，则例如能够使形成下层侧第2绝缘膜时的成膜温度相对较低，使形成上层侧第2绝缘膜时的成膜温度相对较高。如果像这样构成，则首先在形成下层侧第2绝缘膜的时刻，即使氧化物半导体膜的低电阻化不是充分地进行，也是不易在下层侧第2绝缘膜的表面产生凹凸的。在此基础上，当以相对较高的成膜温度形成上层侧第2绝缘膜时，由于其温度环境，氢从下层侧第2绝缘膜有效率地向氧化物半导体膜扩散，促进低电阻化，而由于在与氧化物半导体膜之间存在下层侧第2绝缘膜，所以在上层侧第2绝缘膜的表面不易产生凹凸。
接着，本发明的半导体装置的制造方法包括：形成氧化物半导体膜的氧化物半导体膜形成工序，该氧化物半导体膜由氧化物半导体材料构成，并且以其一部分与其它部分分离的形式配置；在上述氧化物半导体膜的上层侧形成第1绝缘膜的第1绝缘膜形成工序；在上述第1绝缘膜中的与上述氧化物半导体膜的上述一部分重叠的位置形成开口部的开口部形成工序；和在上述第1绝缘膜的上层侧形成含有氢的第2绝缘膜的第2绝缘膜形成工序。
首先，经过氧化物半导体膜形成工序和第1绝缘膜形成工序，在以一部分与其它部分分离的形式配置的氧化物半导体膜的上层侧形成第1绝缘膜。在开口部形成工序中，在第1绝缘膜中与氧化物半导体膜的一部分重叠的位置形成开口部，因此当在接下来进行的第2绝缘膜形成工序中在第1绝缘膜的上层侧形成第2绝缘膜时，第2绝缘膜的一部分通过开口部与氧化物半导体膜中面对第1绝缘膜的开口部的一部分直接层叠。此时，通过第2绝缘膜中含有的氢向氧化物半导体膜中的面对开口部的一部分扩散，该部分的电阻降低，实现低电阻化。像这样利用第2绝缘膜使氧化物半导体膜的一部分低电阻化，因此不需要进行以往进行的氢等离子体处理那样的特别处理，因而能够以低成本进行制造。而且，如果在氧化物半导体膜中低电阻部与其它部分相互连结，则存在从第2绝缘膜向氧化物半导体膜的一部分扩散的氢扩散至其它部分的问题，然而如果像上述那样以氧化物半导体膜的一部分与其它部分分离的形式配置，则能够避免从第2绝缘膜扩散至氧化物半导体膜的一部分的氢影响到其它部分。由此能够良好地保持氧化物半导体膜的一部分和其它部分的电阻的值，因此能够良好地发挥它们的电气性能。
作为本发明的半导体装置的制造方法的实施方式，优选以下结构。
(1)在上述第2绝缘膜形成工序中，以220℃～270℃的范围的成膜温度形成上述第2绝缘膜。当第2绝缘膜的成膜温度低于220℃时，有氢向氧化物半导体膜的一部分的扩散不充分而氧化物半导体膜的一部分的低电阻化不充分地进行的问题，与此相对，当第2绝缘膜的成膜温度高于270℃时，有氧化物半导体膜中所含的元素扩散至第2绝缘膜中而在第2绝缘膜的表面产生凹凸的问题。关于这一点，通过如上述那样令第2绝缘膜形成工序中的第2绝缘膜的成膜温度为220℃～270℃的范围，能够使氢充分地扩散至氧化物半导体膜的一部分而使氧化物半导体膜的一部分的低电阻化充分地进行，并且使得氧化物半导体膜中所含的元素不易扩散至第2绝缘膜中而不易在第2绝缘膜的表面产生凹凸。
(2)在上述第2绝缘膜形成工序中，以150℃～220℃的范围的成膜温度形成上述第2绝缘膜，并且该半导体装置的制造方法包括在进行上述第2绝缘膜形成工序之后以220℃～350℃的范围的温度进行退火处理的退火处理工序。当在第2绝缘膜形成工序中以比220℃低的成膜温度形成第2绝缘膜时，虽然氧化物半导体膜中所含的元素不易扩散至第2绝缘膜中而不易在第2绝缘膜的表面产生凹凸，但是有氢向氧化物半导体膜的一部分的扩散不充分而氧化物半导体膜的一部分的低电阻化不充分地进行的问题。关于这一点，通过在第2绝缘膜形成工序之后进行的退火处理工序中以220℃以上的温度实施退火处理，能够使氢充分地扩散至氧化物半导体膜的一部分而使氧化物半导体膜的一部分的低电阻化充分地进行。另外，如果在第2绝缘膜形成工序中以150℃以下的成膜温度形成第2绝缘膜，或在退火处理工序中以350℃以上的温度进行退火处理，则有不能恰当地发挥该半导体装置的电气性能的问题，但是通过如上述那样令第2绝缘膜形成工序中的第2绝缘膜的成膜温度为150℃以上，令退火处理工序中的退火处理的温度为350℃以下，能够使该半导体装置的电气性能恰当地发挥。
(3)在上述退火处理工序中，以270℃～350℃的范围的温度进行退火处理。如果像这样设计，则能够使氧化物半导体膜的一部分的低电阻化更好地进行。另外，因为在第2绝缘膜的表面产生凹凸是在第1绝缘膜的上层侧形成第2绝缘膜时，所以即使在第2绝缘膜的成膜之后以270℃～350℃的范围的温度进行退火处理，也能够避免在第2绝缘膜的表面新产生凹凸的情况。
(4)上述第2绝缘膜形成工序包括：以相对较低的成膜温度形成配置在相对下层侧的下层侧第2绝缘膜的下层侧第2绝缘膜形成工序；和以相对较高的成膜温度形成配置在相对上层侧的上层侧第2绝缘膜的上层侧第2绝缘膜形成工序。在下层侧第2绝缘膜形成工序中，以相对较低的成膜温度形成下层侧第2绝缘膜，因此即使氧化物半导体膜的低电阻化不充分地进行，也是不易在下层侧第2绝缘膜的表面产生凹凸的。之后，在上层侧第2绝缘膜形成工序中，以相对较高的成膜温度形成上层侧第2绝缘膜，因此由于其温度环境，氢从下层侧第2绝缘膜有效率地向氧化物半导体膜扩散，促进低电阻化，而由于在与氧化物半导体膜之间存在下层侧第2绝缘膜，所以在上层侧第2绝缘膜的表面不易产生凹凸。
(5)在上述下层侧第2绝缘膜形成工序中，以150℃～270℃的范围的成膜温度形成上述下层侧第2绝缘膜，与此相对，在上述上层侧第2绝缘膜形成工序中，以220℃～350℃的范围的成膜温度形成上述上层侧第2绝缘膜。在下层侧第2绝缘膜形成工序中，以比上层侧第2绝缘膜的成膜温度低且270℃以下的成膜温度形成下层侧第2绝缘膜，由此能够在下层侧第2绝缘膜的表面更恰当地抑制凹凸的产生。通过在上层侧第2绝缘膜形成工序中以比下层侧第2绝缘膜的成膜温度高且220℃以上的成膜温度形成下层侧第2绝缘膜，能够更好地促进氧化物半导体膜的一部分的低电阻化。另外，如果在下层侧第2绝缘膜形成工序中以150℃以下的成膜温度形成下层侧第2绝缘膜，或在上层侧第2绝缘膜形成工序中以350℃以上的成膜温度形成上层侧第2绝缘膜，则存在不能恰当地发挥该半导体装置的电气性能的问题，但是通过如上述那样令下层侧第2绝缘膜形成工序中的下层侧第2绝缘膜的成膜温度为150℃以上，令上层侧第2绝缘膜形成工序中的上层侧第2绝缘膜的成膜温度为350℃以下，能够使该半导体装置的电气性能恰当地发挥。
(6)在上述下层侧第2绝缘膜形成工序和上述上层侧第2绝缘膜形成工序中，使上述下层侧第2绝缘膜中使用的材料与上述上层侧第2绝缘膜中使用的材料相同。如果像这样构成，则能够使第2绝缘膜的材料成本低廉。
(发明的效果)
根据本发明，能够以低成本实现氧化物半导体膜的低电阻化。
附图说明
图1是表示安装有本发明的实施方式1的驱动器的液晶面板、柔性基板与控制电路基板的连接结构的概略俯视图。
图2是表示沿液晶表示装置的长边方向的截面结构的概略截面图。
图3是示意地表示构成液晶面板的阵列基板的配线结构的俯视图。
图4是表示液晶面板的截面结构的概略截面图。
图5是表示阵列基板的显示部的俯视结构的放大俯视图。
图6是表示CF基板的显示部的俯视结构的放大俯视图。
图7是表示阵列基板的显示部的显示侧TFT附近的截面结构的截面图。
图8是表示阵列基板的非显示部的非显示侧TFT的截面结构的截面图。
图9是表示阵列基板的制造过程中形成氧化物半导体膜后的状态的截面图。
图10是表示阵列基板的制造过程中形成第1层间绝缘膜后的状态的截面图。
图11是表示阵列基板的制造过程中形成第2层间绝缘膜后的状态的截面图。
图12是表示比较实验1中第2层间绝缘膜的成膜温度、第2层间绝缘膜的表面的凹凸的有无和电容配线的方块电阻的关系的表。
图13是表示比较实验1中令第2层间绝缘膜的成膜温度为200℃时的比较例1和令第2层间绝缘膜的成膜温度为300℃时的比较例2的拍摄第2层间绝缘膜而得到的照片、其表面的凹凸的有无和电容配线的方块电阻的表。
图14是表示本发明的实施方式2的比较实验2中令第2层间绝缘膜的成膜温度为200℃时的比较例1、令第2层间绝缘膜的成膜温度为300℃时的比较例2和在以200℃的成膜温度形成第2层间绝缘膜之后以350℃的温度进行了退火处理的实施例4的拍摄第2层间绝缘膜而得到的照片、其表面的凹凸的有无和电容配线的方块电阻的表。
图15是表示本发明的实施方式3的阵列基板的显示部的显示侧TFT附近的截面结构的截面图。
图16是表示比较实验3中令第2层间绝缘膜的成膜温度为200℃时的比较例1、令第2层间绝缘膜的成膜温度为300℃时的比较例2和令下层侧第2层间绝缘膜的成膜温度为200℃且令上层侧第2层间绝缘膜的成膜温度为300℃时的实施例5的拍摄第2层间绝缘膜而得到的照片、其表面的凹凸的有无和电容配线的方块电阻的表。
具体实施方式
<实施方式1>
利用图1至图13对本发明的实施方式1进行说明。在本实施方式中，例示液晶显示装置10。另外，在各图的一部分示出X轴、Y轴和Z轴，以各轴方向成为在各图中所示的方向的方式描绘。此外，在上下方向上，以图2等为基准，以该图上侧为正侧并且以该图下侧为背侧。
如图1和图2所示，液晶显示装置10包括：具有可显示图像的显示部AA和显示部AA外的非显示部NAA的液晶面板(显示装置)11；驱动液晶面板11的驱动器(面板驱动部)21；从外部向驱动器21供给各种输入信号的控制电路基板(外部的信号供给源)12；将液晶面板11与外部的控制电路基板12电连接的柔性基板(外部连接部品)13；和作为向液晶面板11供给光的外部光源的背光源装置(照明装置)14。此外，液晶显示装置10还包括用于收容保持相互组装后的液晶面板11和背光源装置14的正面背面一对外装部件15、16，在其中正侧的外装部件15形成有用于从外部观看显示于液晶面板11的显示部AA的图像的开口部15a。本实施方式的液晶显示装置10用于笔记本电脑(包括平板型笔记本电脑等)、移动电话(包括智能手机等)、便携式信息终端(包括电子书和PDA等)、数码相框、便携式游戏机等各种电子设备(未图示)。因此，构成液晶显示装置10的液晶面板11的屏幕尺寸为几英尺～十几英寸左右，为一般被分类为小型或中小型的大小。
首先对背光源装置14进行简单说明。如图2所示，背光源装置14包括向正侧(液晶面板11侧)开口的形成为大致箱形的外壳14a、配置在外壳14a内的未图示的光源(例如冷阴极管、LED、有机EL等)和以覆盖外壳14a的开口部的形式配置的未图示的光学部件。光学部件具有将从光源发出的光转换为面状等的功能。
接着，对液晶面板11的概略进行说明。如图1所示，液晶面板11整体呈纵长的方形(矩形)，在靠近其长边方向的一个端部侧(图1所示的上侧)的位置配置有显示部(有源区域)AA，并且在靠近长边方向的另一个端部侧(图1所示的下侧)的位置分别安装有驱动器21和柔性基板13。在该液晶面板11中，显示部AA外的区域为不显示图像的非显示部(无源区域)NAA，该非显示部NAA包括：包围显示部AA的大致框状的区域(后述的CF基板11a的边框部分)和在长边方向的另一个端部侧被确保的区域(后述的阵列基板11b中不与CF基板11a重叠而露出的部分)，其中的在长边方向的另一个端部侧被确保的区域包括驱动器21和柔性基板13的安装区域。液晶面板11的短边方向与各图的X轴方向一致，长边方向与各图的Y轴方向一致。另外，在图1中，比CF基板11a小一圈的框状的单点划线表示显示部AA的外形，该实线的外侧的区域为非显示部NAA。
接着，对与液晶面板11连接的部件进行说明。如图1和图2所示，控制电路基板12由螺钉等安装在背光源装置14的外壳14a的背面(液晶面板11侧的相反侧的外表面)。该控制电路基板12在酚醛纸或玻璃环氧树脂制的基板上安装用于向驱动器21供给各种输入信号的电子部件并且铺设形成有未图示的规定图案的配线(导电路)。该控制电路基板12通过未图示的ACF(Anisotropic Conductive Film：各向异性导电膜)与柔性基板13的一个端部(一端侧)电且机械地连接。
如图2所示，柔性基板(FPC基板)13包括具有绝缘性和可挠性的由合成树脂材料(例如聚酰亚胺类树脂等)构成的基材，在该基材上具有多条配线的配线图案(未图示)，长度方向上的一个端部如上述那样与配置在外壳14a的背面侧的控制电路基板12连接，另一个端部(另一端侧)与液晶面板11的阵列基板11b连接，因此，在液晶显示装置10内，以截面形状成为大致U型的方式呈折回状弯曲。在柔性基板13的长度方向上的两个端部，配线图案露出到外部而构成端子部(未图示)，这些端子部分别与控制电路基板12和液晶面板11电连接。由此，能够将从控制电路基板12侧供给的输入信号向液晶面板11侧传送。
如图1所示，驱动器21由在内部具有驱动电路的LSI芯片构成，根据从作为信号供给源的控制电路基板12供给的信号进行动作，由此，对从作为信号供给源的控制电路基板12供给的输入信号进行处理而生成输出信号，并将该输出信号向液晶面板11的显示部AA输出。该驱动器21在俯视时呈横长的方形(沿液晶面板11的短边形成为长条状)，并且直接安装在液晶面板11(后述的阵列基板11b)的非显示部NAA，即被COG(Chip On Glass：玻璃衬底芯片)安装。另外，驱动器21的长边方向与X轴方向(液晶面板11的短边方向)一致，驱动器21的短边方向与Y轴方向(液晶面板11的长边方向)一致。
对液晶面板11的结构进行详细说明。如图4所示，液晶面板11包括一对基板11a、11b和液晶层(液晶)11c，该液晶层11c设置于两个基板11a、11b间，含有作为光学特性伴随电场施加而发生变化的物质的液晶分子，两个基板11a、11b在维持与液晶层11c的厚度相应的缝隙的状态下由未图示的密封剂贴合。一对基板11a、11b中正侧(正面侧)为CF基板(对置基板)11a，背侧(背面侧)为阵列基板(半导体装置、有源矩阵基板)11b。该CF基板11a和阵列基板11b包括几乎透明的(具有高的透光性)玻璃基板GS，在该玻璃基板GS上层叠形成有各种膜。其中，如图1和图2所示，CF基板11a的短边尺寸与阵列基板11b大致相同，而长边尺寸比阵列基板11b小，并且在使长边方向上的一个(图1所示的上侧的)端部对齐的状态下贴合于阵列基板11b。因此，阵列基板11b中长边方向上的另一个(图1所示的下侧的)端部在规定范围不与CF基板11a重叠，而呈正背两板面露出到外部的状态，在此处确保驱动器21和柔性基板13的安装区域。在两个基板11a、11b的内表面侧，分别形成有用于使液晶层11c中所含的液晶分子取向的取向膜11d、11e。此外，在两个基板11a、11b的外面侧，分别粘贴有偏光板11f、11g。
对阵列基板11b的显示部AA中存在的结构进行说明。在阵列基板11b的显示部AA的内表面侧(液晶层11c侧，与CF基板11a相对的面一侧)，如图5所示，作为具有三个电极17a～17c的开关元件的显示侧TFT(晶体管，显示侧晶体管)17和像素电极18沿阵列基板11b的板面呈行列状(矩阵状)各排列多个地设置，并且，在该显示侧TFT17和像素电极18的周围，以环绕的方式配置有形成为栅格状的栅极配线19和源极配线20。栅极配线19和源极配线20分别与显示侧TFT17的栅极电极17a和源极电极17b连接。与此相对，像素电极18与显示侧TFT17的漏极电极17c连接。进一步，显示侧TFT17与源极电极17b和漏极电极17c连接，并且包括由后述的氧化物半导体膜31构成的沟道部17d(参照图7)。能够通过该显示侧TFT17的驱动控制对像素电极18的电位的供给。另外，关于显示侧TFT17的具体的截面结构等，将在后面进行详细说明。在阵列基板11b设置有与源极配线20并行并且与像素电极18在俯视时重叠的电容配线(辅助电容配线、存储电容配线、Cs配线)22。电容配线22在与其重叠配置的像素电极18之间形成静电电容，由此能够将被充电至像素电极18的电位保持一定期间。电容配线22在X轴方向上与源极配线20交替配置。源极配线20配置在X轴方向上相邻的像素电极18之间，与此相对，电容配线22配置在横切各像素电极18的X轴方向的大致中央部的位置。
另一方面，在CF基板11a的显示部AA的内面侧(液晶层11c侧，与阵列基板11b相对的面一侧)，如图3和图6所示，在与阵列基板11b侧的各像素电极18俯视时重叠的位置，彩色滤光片23沿CF基板11a的板面呈行列状各排列设置有多个。彩色滤光片23中，通过呈红色、绿色、蓝色这三种颜色的各着色部23R、23G、23B沿行方向(X轴方向)交替重复排列而构成着色部组，该着色部组沿列方向(Y轴方向)排列配置有多个。构成彩色滤光片23的各着色部23R、23G、23B使属于各色的特定的波长区域的光(可见光线)有选择地透射。此外，如图6所示，各着色部23R、23G、23B的外形仿照像素电极18的外形在俯视时形成为纵长的方形。在构成彩色滤光片23的各着色部23R、23G、23B间，形成有用于防止混色的呈栅格状的遮光部(黑矩阵)24。遮光部24配置成与阵列基板11b侧的栅极配线19、源极配线20和电容配线22在俯视时重叠。此外，在彩色滤光片23和遮光部24的表面，如图3所示那样，设置有与阵列基板11b侧的像素电极18相对的对置电极25。对置电极25总保持为一定的基准电位，因此，当伴随各显示侧TFT17被驱动而向与各显示侧TFT17连接的各像素电极18供给电位时，在与各像素电极18之间产生电位差。而且，基于在对置电极25与各像素电极18之间产生的电位差，液晶层11c中所含的液晶分子的取向状态发生变化，随之透射光的偏振状态发生变化，由此，液晶面板11的透射光量按每个像素电极18被个别地控制并且显示规定的彩色图像。
接着，对在阵列基板11b的非显示部NAA存在的结构进行说明。如图3所示，在阵列基板11b的非显示部NAA中的与显示部AA的短边部相邻的位置设置有列控制电路部27，与此相对，在与显示部AA的长边部相邻的位置设置有行控制电路部28。在列控制电路部27，引出连接有显示部AA内的源极配线20和电容配线22，与此相对，在行控制电路部28，引出连接有显示部AA内的栅极配线19。而且，列控制电路部27和行控制电路部28与驱动器21连接并且能够进行用于将来自驱动器21的输出信号供给至显示侧TFT17的控制。列控制电路部27和行控制电路部28以构成显示侧TFT17的沟道部17d的氧化物半导体膜31为基底在阵列基板11b上单片地形成，由此具有用于控制输出信号向显示侧TFT17的供给的控制电路。而且，该控制电路包括非显示侧TFT(非显示侧晶体管)26。该非显示侧TFT26在阵列基板11b的板面中配置在非显示部NAA(列控制电路部27和行控制电路部28)，并且在阵列基板11b的制造工序中对显示侧TFT17等进行图案化时利用已知的光刻法同时在阵列基板11b上被图案化。关于该非显示侧TFT26的具体的截面结构等，将在后面进行详细说明。另外，在列控制电路部27中具有将来自驱动器21的输出信号中所含的图像信号分配给各源极配线20的开关电路(RGB开关电路)等，与此相对，在行控制电路部28中具有按规定的时序向各栅极配线19供给而依次扫描各栅极配线19的扫描电路和用于将扫描信号放大的缓冲电路等。
此处，对在构成阵列基板11b的玻璃基板GS的内表面侧利用已知的光刻法层叠形成的各种膜进行说明。如图7所示，在构成阵列基板11b的玻璃基板GS从下层侧起依次层叠形成有第1金属膜(栅极金属膜)29、栅极绝缘膜30、氧化物半导体膜31、第2金属膜(源极金属膜)32、第1层间绝缘膜(第1绝缘膜)33、第2层间绝缘膜(第2绝缘膜)34、透明电极膜35和取向膜11e。另外，关于其中的取向膜11e，在图4中图示，但在图7中省略图示。
第1金属膜29例如由钛(Ti)和铜(Cu)的层叠膜形成。第1金属膜29至少构成已经说明的栅极配线19。栅极绝缘膜30至少层叠于第1金属膜29的上层侧，例如由作为无机材料的氧化硅(SiO2)构成。氧化物半导体膜31层叠于栅极绝缘膜30的上层侧，由作为材料使用几乎透明的(透光性优异的)氧化物半导体材料的薄膜构成。作为构成氧化物半导体膜31的具体的氧化物半导体材料，例如，使用包含铟(In)、镓(Ga)、锌(Zn)、氧(O)的In-Ga-Zn-O类半导体(氧化铟镓锌)。此处，In-Ga-Zn-O类半导体为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组分比)并无特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。在本实施方式中，使用以1:1:1的比例包含In、Ga、Zn的In-Ga-Zn-O类半导体。这样的氧化物半导体(In-Ga-Zn-O类半导体)也可以为非晶硅，优选具有包含结晶部分的结晶性。作为具有结晶性的氧化物半导体，例如优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类半导体。这样的氧化物半导体(In-Ga-Zn-O类半导体)的结晶结构例如在日本特开2012-134475号公报中有所公开。为了参考，在本说明书中援引日本特开2012-134475号公报的全部公开内容。
第2金属膜32至少层叠于氧化物半导体膜31的上层侧，由钛(Ti)和铜(Cu)的层叠膜形成。第1金属膜29至少构成已经说明的源极配线20。第1层间绝缘膜33至少层叠于第2金属膜32的上层侧，例如由作为无机材料的氧化硅(SiO2)构成。第2层间绝缘膜34至少层叠于第1层间绝缘膜33的上层侧，由作为无机材料的氮化硅(SiNx)构成。透明电极膜35至少层叠于第2层间绝缘膜34的上层侧，由ITO(Indium Tin Oxide：铟锡氧化物)或ZnO(Zinc Oxide：氧化锌)等透明电极材料构成。透明电极膜35至少构成已经说明的像素电极18。
对显示侧TFT17的截面结构进行详细说明。如图7所示，显示侧TFT17具有：与栅极配线19由同一第1金属膜29构成的栅极电极17a；沟道部17d，其隔着栅极绝缘膜30配置在栅极电极17a的上层侧，与栅极电极17a俯视时重叠并且由氧化物半导体膜31构成；源极电极17b，其配置在沟道部17d的上层侧，与沟道部17d的一个端部连接并且与源极配线20由同一第2金属膜32构成；和漏极电极17c，其配置在沟道部17d的上层侧，与沟道部17d的另一个端部连接并且与源极配线20由同一第2金属膜32构成。其中，源极电极17b的与沟道部17d侧的端部相反一侧的端部与源极配线20连接(参照图5)。与此相对，漏极电极17c的与沟道部17d侧的端部相反一侧的端部通过在第1层间绝缘膜33和第2层间绝缘膜34开口形成的接触孔CH与像素电极18连接。沟道部17d的与源极电极17b和漏极电极17c连接的两个端部之间的部分被由氧化硅构成的第1层间绝缘膜33覆盖。而且，构成沟道部17d的氧化物半导体膜31的电子迁移率与非晶硅薄膜等相比高达例如20倍～50倍左右，因此能够容易地将显示侧TFT17小型化而将像素电极18的透射光量极大化，由此在实现高精细化和低耗电化等方面优选。该显示侧TFT17为底栅型，为与一般的具有非晶硅薄膜的TFT相同的层叠结构。
接着，对非显示侧TFT26的截面结构进行详细说明。如图7所示，非显示侧TFT26具有：与栅极配线19由同一第1金属膜29构成的第1栅极电极(下层侧栅极电极)26a；沟道部26d，其隔着栅极绝缘膜30配置在第1栅极电极26a的上层侧，与第1栅极电极26a俯视时重叠并且由氧化物半导体膜31构成；源极电极26b，其配置在沟道部26d的上层侧，与沟道部26d的一个端部连接并且与源极配线20由同一第2金属膜32构成；漏极电极26c，其配置在沟道部26d的上层侧，与沟道部26d的另一个端部连接并且与源极配线20由同一第2金属膜32构成；和第2栅极电极(上层侧栅极电极)26e，其配置在源极电极26b和漏极电极26c的上层侧，并且以与沟道部26d俯视时重叠的形式配置，且与像素电极18由同一透明电极膜35构成。这样，非显示侧TFT26为以从层叠方向的上下将沟道部26d夹在其中的形式具有两个栅极电极26a、26e的双栅结构。而且，非显示侧TFT26为在第2栅极电极26e与沟道部26d之间仅具有作为无机绝缘膜的第1层间绝缘膜33而不具有第2层间绝缘膜34且也不存在有机绝缘膜的结构，因此第2栅极电极26e与沟道部26d之间的距离短。根据以上说明，能够使非显示侧TFT26的沟道部26d的电子迁移率极高，因此能够实现非显示侧TFT26的小型化，由此能够使非显示部NAA的形成范围窄而恰当地实现液晶面板11的窄边框化。
此处，对相互重叠配置的电容配线22和像素电极18的截面结构进行详细说明。如图7所示，电容配线22与各TFT17、26的各沟道部17d、26d由同一氧化物半导体膜31构成，配置在栅极绝缘膜30的上层侧且第1层间绝缘膜33的下层侧。该电容配线22与各TFT17、26的各沟道部17d、26d相比电阻相对较低，由此能够恰当地传送使得其与像素电极18之间形成的静电电容成为充分的值那样的电信号。换言之，各TFT17、26的各沟道部17d、26d与电容配线22相比电阻相对较高。即，氧化物半导体膜31包括：相对电阻低的电容配线(低电阻部，一部分)22和相对电阻高的各沟道部(其它部分)17d、26d，并且以它们相互分离的形式配置。
如上所述，电容配线22虽然与分离的各沟道部17d、26d由相同的氧化物半导体膜31构成，但是其电阻相对较低。由于形成这样的结构，所以在处于电容配线22与像素电极18之间的第1层间绝缘膜33和第2层间绝缘膜34中的第1层间绝缘膜33，如图7所示那样，在与电容配线22和像素电极18重叠的位置设置有开口部33a。通过在第1层间绝缘膜33设置上述那样的开口部33a，第2层间绝缘膜34通过开口部33a从上层侧直接层叠在电容配线22中的面对开口部33a的部分上。因此，以在电容配线22中的面对开口部33a的部分与像素电极18之间仅存在第2层间绝缘膜34的形式配置。此处，第2层间绝缘膜34如已经说明的那样由氮化硅构成，在其成膜时，例如使用减压CVD装置使二氯硅烷(SiH2Cl2)与氨(NH3)发生化学反应，或者使用等离子体CVD装置使硅烷(SiH4)与氨(NH3)发生化学反应，无论如何，在成膜过程中均产生氢(H2)。因此，在第2层间绝缘膜34中含有不少氢。而且，在第2层间绝缘膜34成膜时，其一部分通过开口部33a直接层叠于由氧化物半导体膜31构成的电容配线22中面对开口部33a的部分，并且其中含有的氢扩散至电容配线22中。当氧化物半导体膜31中被导入氢时，通过由该氢形成电学上浅的杂质能级而降低电阻。通过从像这样通过开口部33a直接层叠的第2层间绝缘膜34导入氢，能够实现电容配线22的低电阻化。因为该电容配线22与作为由氧化物半导体膜31构成的其它部分的各沟道部17d、26d物理分离，所以能够避免被导入电容配线22的氢扩散至各沟道部17d、26d。由此，电容配线22的电阻值和各沟道部17d、26d的电阻值分别被良好地保持为目标值，由此能够分别良好地发挥电容配线22的电气性能和各沟道部17d、26d的电气性能。
本实施方式为以上那样的结构，接下来对其作用进行说明。此处，对液晶面板11中阵列基板11b的制造方法进行详细说明。阵列基板11b经形成第1金属膜29的第1金属膜形成工序、形成栅极绝缘膜30的栅极绝缘膜形成工序、形成氧化物半导体膜31的氧化物半导体膜形成工序、形成第2金属膜32的第2金属膜形成工序、形成第1层间绝缘膜33的第1层间绝缘膜形成工序(第1绝缘膜形成工序)、在第1层间绝缘膜33形成开口部33a的开口部形成工序、形成第2层间绝缘膜34的第2层间绝缘膜形成工序(第2绝缘膜形成工序)、在第1层间绝缘膜33和第2层间绝缘膜34形成接触孔CH的接触孔形成工序和形成透明电极膜35的透明电极膜形成工序制造。
在第1金属膜形成工序中，通过在构成阵列基板11b的玻璃基板GS的表面将第1金属膜29呈整面状成膜并对其进行图案化，如图9所示那样形成栅极电极17a。此时，栅极配线19和第1栅极电极26a也同时形成(参照图5和图8)。接着，在栅极绝缘膜形成工序中，在玻璃基板GS和第1金属膜29的上层侧呈整面状形成由氧化硅(SiO2)构成的栅极绝缘膜30。接着，在氧化物半导体膜形成工序中，在栅极绝缘膜30的上层侧呈整面状形成氧化物半导体膜31，之后如图9的单点划线所示那样进行图案化，由此，如图10所示那样以相互分离的形式形成沟道部17d和电容配线22。此时，非显示侧TFT26的沟道部26d也同时形成(参照图8)。在该时刻，在各沟道部17d、26d与电容配线22不存在电阻值之差。
接着，在第2金属膜形成工序中，呈整面状形成第2金属膜32并对其进行图案化，由此，如图10所示那样形成源极电极17b和漏极电极17c。此时，源极配线20以及非显示侧TFT26的源极电极26b和漏极电极26c也同时形成(参照图5和图8)。之后，在第1层间绝缘膜形成工序中，在第2金属膜32、氧化物半导体膜31的一部分和栅极绝缘膜30的一部分的上层侧，呈整面状形成由氧化硅(SiO2)构成的第1层间绝缘膜33。在接下来进行的开口部形成工序中，对第1层间绝缘膜33如图10的单点划线所示那样进行图案化，由此，如图11所示那样在第1层间绝缘膜33中的与电容配线22重叠的位置形成开口部33a。电容配线22的宽度方向的中央侧的大部分通过开口部33a露出到上方外部。而且，在第2层间绝缘膜形成工序中，在第1层间绝缘膜33和电容配线22的上层侧呈整面状形成由氮化硅(SiNx)构成的第2层间绝缘膜34。优选此时的成膜温度为220℃～270℃的范围。
在该第2层间绝缘膜形成工序中，例如通过使用减压CVD装置使二氯硅烷(SiH2Cl2)与氨(NH3)发生化学反应，或者使用等离子体CVD装置使硅烷(SiH4)与氨(NH3)发生化学反应，从而形成由氮化硅构成的第2层间绝缘膜34。因此，在第2层间绝缘膜34的成膜过程中产生氢，第2层间绝缘膜34中含有氢。而且，第2层间绝缘膜34的一部分通过开口部33a直接层叠于由氧化物半导体膜31构成的电容配线22中面对开口部33a的部分。由此，层叠于其上层侧的第2层间绝缘膜34中含有的氢扩散至电容配线22，由此实现由氧化物半导体膜31构成的电容配线22的低电阻化。此时，电容配线22与由氧化物半导体膜31构成的其它部分即各沟道部17d、26d物理分离，因此能够避免被导入电容配线22的氢扩散至各沟道部17d、26d。由此，能够使电容配线22的电阻值充分降低至目标值，并且能够避免各沟道部17d、26d的电阻值不慎降低，因此能够分别良好地发挥电容配线22的电气性能和各沟道部17d、26d的电气性能。
在进行第2层间绝缘膜形成工序之后进行的接触孔形成工序中，通过将第1层间绝缘膜33和第2层间绝缘膜34如图11的单点划线所示那样进行图案化，如图11所示那样在第1层间绝缘膜33和第2层间绝缘膜34中的跟漏极电极17c的与沟道部17d侧相反一侧的端部重叠的位置形成接触孔CH。另外，该接触孔形成工序中，在非显示部NAA，除去第2层间绝缘膜34中的至少与非显示侧TFT26重叠的部分(参照图8)。在之后进行的透明电极膜形成工序中，呈整面状形成透明电极膜35并对其进行图案化，由此如图7和图8所示那样形成像素电极18和第2栅极电极26e。如图7所示，像素电极18通过接触孔CH与下层侧的漏极电极17c电连接。此外，第2栅极电极26e如图8所示那样与沟道部26d以使第1层间绝缘膜33介于其间的形式重叠配置。
此处，在改变形成第2层间绝缘膜34时的成膜温度时，为了获得由氧化物半导体膜31构成的电容配线22的电阻的值和可能在第2层间绝缘膜34的表面产生的凹凸的有无如何变化的认知而进行了以下的比较实验1。在该比较实验1中，将令第2层间绝缘膜34的成膜温度为200℃的情况作为比较例1，将令该成膜温度为220℃的情况作为实施例1，将令该成膜温度为250℃的情况作为实施例2，将令该成膜温度为270℃的情况作为实施例3，将令该成膜温度为300℃的情况作为比较例2，将令该成膜温度为350℃的情况作为比较例3。而且，关于该比较例1～3和实施例1～3，利用SEM(Scanning Electron Microscope：扫描型电子显微镜)等对第2层间绝缘膜34的表面进行观察而判定凹凸的有无，并且作为层叠于第2层间绝缘膜34的下层侧而被低电阻化的电容配线22的电阻，测定方块电阻(单位“Ω/□”)，在图12和图13中表示其结果。图12是表示比较例1～3和实施例1～3中的第2层间绝缘膜34的表面的凹凸的有无和电容配线22的方块电阻的一览的表。图13是表示比较例1、2中的使用SEM等对第2层间绝缘膜34的表面进行拍摄而得到的照片、凹凸的有无和电容配线22的方块电阻的表。关于第2层间绝缘膜34的表面的凹凸的有无的判定，也可以根据操作者的目视而主观地判定，不过除此以外更优选作为客观的基准对第2层间绝缘膜34的表面粗糙度Ra进行测定，在其表面粗糙度Ra为阈值以下(例如5μm以下)的情况下判定为“无凹凸”，在超过阈值的情况下判定为“有凹凸”。另一方面，关于电容配线22的方块电阻，只要为低于500Ω/□的值，就能够判断电阻已经足够降低。
对比较实验1的实验结果进行说明。首先，在比较例1中，如图12所示，虽然在第2层间绝缘膜34的表面未产生凹凸，但是电容配线22的方块电阻成为500Ω/□，可以说电容配线22未充分低电阻化。与此相对，在实施例1、2中，在第2层间绝缘膜34的表面未产生凹凸，且电容配线22的方块电阻分别成为220Ω/□、210Ω/□，可以说充分实现低电阻化。由此可知当第2层间绝缘膜34的成膜温度低于220℃时，处于如下趋势：在形成第2层间绝缘膜34时氢不向由氧化物半导体膜31构成的电容配线22充分地扩散，由氧化物半导体膜31构成的电容配线22不充分地低电阻化。
另一方面，在比较例2、3中，虽然电容配线22的方块电阻分别成为350Ω/□、230Ω/□，电容配线22充分低电阻化，但是在第2层间绝缘膜34的表面产生凹凸。在图13记载有比较例2中在表面产生了凹凸的第2层间绝缘膜34的照片。与此相对，在实施例2、3中，不仅电容配线22的方块电阻均成为210Ω/□，电容配线22被充分低电阻化，而且在第2层间绝缘膜34的表面未产生凹凸。另外，虽然没有实施例1～3的第2层间绝缘膜34的照片的记载，但是与图13记载的比较例1中的在表面没有凹凸的第2层间绝缘膜34的照片大致相同。由此可知，当第2层间绝缘膜34的成膜温度高于270℃时，在第2层间绝缘膜34的表面容易产生凹凸。作为这样在第2层间绝缘膜34的表面产生凹凸的理由，推测是在形成第2层间绝缘膜34时氧化物半导体膜31中所含的锌等元素扩散至第2层间绝缘膜34中而引起的。
如上所述，在实施例1～3中，令第2层间绝缘膜34的成膜温度为220℃～270℃的范围，因此能够使第2层间绝缘膜34中所含的氢充分地扩散至由氧化物半导体膜31构成的电容配线22，使由氧化物半导体膜31构成的电容配线22的低电阻化充分地进行，并且氧化物半导体膜31中所含的锌等元素不易扩散至第2层间绝缘膜34中，由此在第2层间绝缘膜34的表面不易产生凹凸。由此，能够良好地发挥电容配线22的电气性能，能够在其与像素电极18之间形成充分的静电电容，并且层叠于第2层间绝缘膜34的上层侧的由透明电极膜35构成的像素电极18的密合性良好而不易产生膜剥落等，除此以外还能够抑制凹凸引起的光的透射率的降低。
如以上说明的那样，本实施方式的阵列基板(半导体装置)11b包括：氧化物半导体膜31，其由氧化物半导体材料构成，并且以如下形式配置：作为其一部分的电容配线22是与作为其它部分的各沟道部17d、26d相比电阻低的低电阻部且作为低电阻部的电容配线22与作为其它部分的各沟道部17d、26d分离；第1层间绝缘膜(第1绝缘膜)33，其配置在氧化物半导体膜31的上层侧并且在与作为低电阻部的电容配线22重叠的位置形成有开口部33a；和第2层间绝缘膜(第2绝缘膜)34，其配置在第1层间绝缘膜33的上层侧并且含有氢。
如果像这样构成，则第2层间绝缘膜34的一部分通过开口部33a直接层叠在氧化物半导体膜31中的作为面对第1层间绝缘膜33的开口部33a的一部分的电容配线22上，因此第2层间绝缘膜34中含有的氢向氧化物半导体膜31中的作为面对开口部33a的一部分的电容配线22扩散，作为该一部分的电容配线22成为低电阻部。通过像这样利用第2层间绝缘膜34将作为氧化物半导体膜31的一部分的电容配线22低电阻化，不需要进行以往进行的氢等离子体处理那样的特别处理，因而能够以低成本进行制造。而且，如果在氧化物半导体膜中作为低电阻部的电容配线与作为其它部分的各沟道部相互连结，则存在从第2层间绝缘膜34向作为低电阻部的电容配线扩散的氢扩散至作为其它部分的各沟道部的问题，然而如果像上述那样以作为低电阻部的电容配线22与作为其它部分的各沟道部17d、26d分离的形式配置，则能够避免从第2绝缘膜34扩散至作为低电阻部的电容配线22的氢影响到作为其它部分的各沟道部17d、26d。由此能够良好地保持作为低电阻部的电容配线22和作为其它部分的各沟道部17d、26d的电阻的值，因此能够良好地发挥它们的电气性能。
此外，上述半导体装置包括：像素电极18，其配置在第2层间绝缘膜34的上层侧并且由透明电极膜35构成；和电容配线22，其配置在第1层间绝缘膜33的下层侧并且与像素电极18重叠配置，氧化物半导体膜31以低电阻部构成电容配线22的方式设置。如果像这样构成，则能够通过电容配线22与像素电极18重叠配置，在电容配线22与像素电极18之间形成静电电容，由此能够保持像素电极18的电位。该电容配线22由氧化物半导体中的与作为其它部分的各沟道部17d、26d分离的低电阻部构成，因此不仅能够在该电容配线22与像素电极18之间形成充分的电容，而且与由金属膜那样的遮光膜构成电容配线的情况相比，不易产生电容配线22引起的遮光。由此，能够增加由透明电极膜35构成的像素电极18的透射光量。
此外，上述半导体装置包括：像素电极18，其配置在第2层间绝缘膜34的上层侧并且由透明电极膜35构成；和显示侧TFT(晶体管)17，其配置在像素电极18的下层侧并且与像素电极18连接而控制对像素电极18的电位的供给，氧化物半导体膜31以其它部分构成显示侧TFT17所具有的沟道部17d的方式设置。如果像这样构成，则像素电极18由显示侧TFT17控制电位的供给。因为显示侧TFT17的沟道部17d由氧化物半导体中的与低电阻部分离的其它部分构成，因此能够使显示侧TFT17恰当地动作。
此外，本实施方式的阵列基板11b的制造方法包括：形成氧化物半导体膜31的氧化物半导体膜形成工序，该氧化物半导体膜31由氧化物半导体材料构成，并且以作为其一部分的电容配线22与作为其它部分的各沟道部17d、26d分离的形式配置；在氧化物半导体膜31的上层侧形成第1层间绝缘膜33的第1层间绝缘膜形成工序(第1绝缘膜形成工序)；在第1层间绝缘膜33中的与作为氧化物半导体膜31的一部分的电容配线22重叠的位置形成开口部33a的开口部形成工序；和在第1层间绝缘膜33的上层侧形成含有氢的第2层间绝缘膜34的第2层间绝缘膜形成工序(第2绝缘膜形成工序)。
首先，经过氧化物半导体膜形成工序和第1层间绝缘膜形成工序，在以作为一部分的电容配线22与作为其它部分的各沟道部17d、26d分离的形式配置的氧化物半导体膜31的上层侧形成第1层间绝缘膜33。在开口部形成工序中，第1层间绝缘膜33中的与作为氧化物半导体膜31的一部分的电容配线22重叠的位置形成开口部33a，因此当在之后接着进行的第2层间绝缘膜形成工序中在第1层间绝缘膜33的上层侧形成第2层间绝缘膜34时，第2层间绝缘膜34的一部分通过开口部33a直接层叠于氧化物半导体膜31中的作为面对第1层间绝缘膜33的开口部33a的一部分的电容配线22。此时，通过第2层间绝缘膜34中含有的氢扩散至氧化物半导体膜31中的作为面对开口部33a的一部分的电容配线22，其电阻降低，实现低电阻化。因为像这样利用第2层间绝缘膜34将作为氧化物半导体膜31的一部分的电容配线22低电阻化，不需要进行以往进行的氢等离子体处理那样的特别处理，因而能够以低成本进行制造。而且，如果在氧化物半导体膜中作为被低电阻化的一部分的电容配线与作为其它部分的各沟道部相互连结，则存在从第2绝缘膜34向作为氧化物半导体膜的一部分的电容配线扩散的氢扩散至作为其它部分的各沟道部的问题，然而如果像上述那样以作为氧化物半导体膜31的一部分的电容配线22与作为其它部分的各沟道部17d、26d分离的形式配置，则能够避免从第2层间绝缘膜34扩散至作为氧化物半导体膜31的一部分的电容配线22的氢影响到作为其它部分的各沟道部17d、26d。由此能够良好地保持作为氧化物半导体膜31的一部分的电容配线22和作为其它部分的各沟道部17d、26d的电阻的值，因此能够良好地发挥它们的电气性能。
此外，在第2层间绝缘膜形成工序中，以220℃～270℃的范围的成膜温度形成第2层间绝缘膜34。当第2层间绝缘膜34的成膜温度低于220℃时，氢向作为氧化物半导体膜31的一部分的电容配线22的扩散不充分而存在作为氧化物半导体膜31的一部分的电容配线22的低电阻化不充分地进行的问题，与此相对，当第2层间绝缘膜34的成膜温度高于270℃时，存在氧化物半导体膜31中所含的元素扩散至第2层间绝缘膜34中而在第2层间绝缘膜34的表面产生凹凸的问题。关于这一点，通过如上述那样使第2层间绝缘膜形成工序中的第2层间绝缘膜34的成膜温度为220℃～270℃的范围，能够使氢充分地扩散至作为氧化物半导体膜31的一部分的电容配线22中而使作为氧化物半导体膜31的一部分的电容配线22的低电阻化充分地进行，并且氧化物半导体膜31中所含的元素不易扩散至第2层间绝缘膜34中而在第2层间绝缘膜34的表面不易产生凹凸。
<实施方式2>
根据图14对本发明的实施方式2进行说明。在该实施方式2中，在进行第2层间绝缘膜形成工序之后进行退火处理工序。另外，对与上述实施方式1相同的结构、作用和效果省略重复的说明。
在本实施方式的阵列基板的制造方法中，在以与上述实施方式1相比低温的成膜温度进行第2层间绝缘膜形成工序之后，进行在与第2层间绝缘膜形成工序中的成膜温度相比高温的环境下进行退火处理的退火处理工序。具体而言，在本实施方式中，在以150℃～220℃的范围的成膜温度(例如200℃)进行第2层间绝缘膜形成工序的基础上，在之后进行的退火处理工序中，以220℃～350℃的范围、更优选270℃～350℃的范围的温度(例如350℃)进行规定时间退火处理。该退火处理在大气环境下(非真空环境下)进行。
接着，为了获得关于利用本实施方式的阵列基板的制造方法得到的由氧化物半导体膜构成的电容配线的电阻的值和在第2层间绝缘膜的表面可能产生的凹凸的有无如何变化的认知而进行了以下的比较实验2。在该比较实验2中，将令第2层间绝缘膜形成工序中的第2层间绝缘膜的成膜温度为200℃、令退火处理工序中的退火处理温度为350℃的情况作为实施例4。在实施例4中，令退火处理工序的处理时间为2小时。在图14表示比较实验2的实验结果。在图14中，以上述的实施方式1的比较实验2的比较例1、2为比较对象进行记载。图14是表示比较例1、2和实施例4的使用SEM等对第2层间绝缘膜的表面进行拍摄而得到的照片、凹凸的有无和电容配线的方块电阻的表。
对比较实验2的实验结果进行说明。在实施例4中，在第2层间绝缘膜的表面不产生凹凸，且电容配线的方块电阻为260Ω/□，可以说充分实现低电阻化。详细而言，在实施例4中，因为在第2层间绝缘膜形成工序中以200℃这样的比220℃低的成膜温度形成第2层间绝缘膜，所以氧化物半导体膜中所含的锌等元素不易扩散至第2层间绝缘膜中，由此不易在第2层间绝缘膜的表面产生凹凸。另一方面，在第2层间绝缘膜形成工序结束后的阶段，由于第2层间绝缘膜中所含的氢不充分地扩散至由氧化物半导体膜构成的电容配线，所以由氧化物半导体膜构成的电容配线的低电阻化不充分地进行。但是，在实施例4中，在进行第2层间绝缘膜形成工序之后进行退火处理工序，在该退火处理工序中，以350℃这样的220℃以上的温度进行退火处理，因此第2层间绝缘膜中所含的氢充分地扩散至由氧化物半导体膜构成的电容配线。由此，由氧化物半导体膜构成的电容配线的低电阻化充分地进行。另外，因为在第2层间绝缘膜的表面产生凹凸是在第1层间绝缘膜的上层侧形成第2层间绝缘膜时，所以即使在第2层间绝缘膜的成膜后以270℃以上的温度进行退火处理，也能够避免在第2层间绝缘膜的表面新产生凹凸的情况。
如以上说明的那样，本实施方式的阵列基板的制造方法中，在第2层间绝缘膜形成工序中以150℃～220℃的范围的成膜温度形成第2层间绝缘膜，并且本实施方式的阵列基板的制造方法包括在进行第2层间绝缘膜形成工序之后以220℃～350℃的范围的温度进行退火处理的退火处理工序。当在第2层间绝缘膜形成工序中以低于220℃的成膜温度形成第2层间绝缘膜时，虽然氧化物半导体膜中所含的元素不易扩散至第2层间绝缘膜中，在第2层间绝缘膜的表面不易产生凹凸，但是存在氢向作为氧化物半导体膜的一部分的电容配线的扩散不充分，作为氧化物半导体膜的一部分的电容配线的低电阻化不充分地进行的问题。关于这一点，通过在第2层间绝缘膜形成工序之后进行的退火处理工序中，以220℃以上的温度进行退火处理，能够使氢充分地扩散至作为氧化物半导体膜的一部分的电容配线，使作为氧化物半导体膜的一部分的电容配线的低电阻化充分地进行。另外，如果在第2层间绝缘膜形成工序中以150℃以下的成膜温度形成第2层间绝缘膜，或在退火处理工序中以350℃以上的温度进行退火处理，则存在不能恰当地发挥阵列基板的显示侧TFT的电气性能的问题，然而，通过如上述那样令第2层间绝缘膜形成工序的第2层间绝缘膜的成膜温度为150℃以上，令退火处理工序的退火处理的温度为350℃以下，能够使阵列基板的显示侧TFT的电气性能恰当地发挥。
此外，在退火处理工序中，以270℃～350℃的范围的温度进行退火处理。如果像这样设计，则能够使作为氧化物半导体膜的一部分的电容配线的低电阻化更恰当地进行。另外，因为在第2层间绝缘膜的表面产生凹凸是在第1层间绝缘膜的上层侧形成第2层间绝缘膜时，所以即使在第2层间绝缘膜的成膜后以270℃～350℃的范围的温度进行退火处理，也能够避免在第2层间绝缘膜的表面新产生凹凸的情况。
<实施方式3>
根据图15或图16说明本发明的实施方式3。对该实施方式3中在上述实施方式1的基础上将第2层间绝缘膜234改为二层结构的方式进行说明。另外，对与上述实施方式1相同的结构、作用和效果省略重复的说明。
如图15所示，本实施方式的第2层间绝缘膜234由配置在相对下层侧的下层侧第2层间绝缘膜36和配置在相对上层侧的上层侧第2层间绝缘膜37层叠而构成。下层侧第2层间绝缘膜36配置在第1层间绝缘膜233的上层侧，上层侧第2层间绝缘膜37配置在透明电极膜235的下层侧。下层侧第2层间绝缘膜36和上层侧第2层间绝缘膜37由同一材料构成，均由氮化硅(SiNx)构成。
本实施方式的阵列基板211b的制造方法中所含的第2层间绝缘膜形成工序包括：以相对较低的成膜温度形成下层侧第2层间绝缘膜36的下层侧第2层间绝缘膜形成工序；和以相对较高的成膜温度形成上层侧第2层间绝缘膜37的上层侧第2层间绝缘膜形成工序。下层侧第2层间绝缘膜形成工序的成膜温度优选为150℃～270℃的范围，具体而言更优选为200℃左右。上层侧第2层间绝缘膜形成工序的成膜温度优选为220℃～350℃的范围，具体而言更优选为300℃左右。
接着，为了获得关于利用本实施方式的阵列基板211b的制造方法得到的由氧化物半导体膜231构成的电容配线222的电阻的值和在第2层间绝缘膜234的表面可能产生的凹凸的有无如何变化的认知而进行了以下的比较实验3。在该比较实验3中，将令构成第2层间绝缘膜形成工序的下层侧第2层间绝缘膜形成工序中的下层侧第2层间绝缘膜36的成膜温度为200℃且令上层侧第2层间绝缘膜形成工序中的上层侧第2层间绝缘膜37的成膜温度为200℃的情况作为实施例5。在图16中表示比较实验3的实验结果。在图16中以上述的实施方式1的比较实验1的比较例1、2为比较对象进行记载。图16是表示比较例1、2和实施例5中的使用SEM等对第2层间绝缘膜的表面进行拍摄而得到的照片、凹凸的有无和电容配线的方块电阻的表。
对比较实验3的实验结果进行说明。在实施例5中，在第2层间绝缘膜234的表面不产生凹凸，且电容配线222的方块电阻为190Ω/□，与上述实施方式1、2相比电阻最低。详细而言，在实施例5中，因为在下层侧第2层间绝缘膜形成工序中以200℃这样的比220℃低的成膜温度形成下层侧第2层间绝缘膜36，所以氧化物半导体膜中所含的锌等元素不易扩散至第2层间绝缘膜中，由此不易在第2层间绝缘膜的表面产生凹凸。另一方面，在下层侧第2层间绝缘膜形成工序结束后的阶段，由于下层侧第2层间绝缘膜36中所含的氢不充分地扩散至由氧化物半导体膜构成的电容配线，所以由氧化物半导体膜231构成的电容配线222的低电阻化不充分地进行。但是，在实施例5中，在进行下层侧第2层间绝缘膜形成工序之后以相对较高的成膜温度进行上层侧第2层间绝缘膜形成工序，因此，由于该温度环境而使得下层侧第2层间绝缘膜36中所含的氢充分地扩散至由氧化物半导体膜231构成的电容配线222。由此，由氧化物半导体膜231构成的电容配线222的低电阻化充分地进行。另外，在形成上层侧第2层间绝缘膜37时，虽然处于300℃之高温的环境下，但是因为在上层侧第2层间绝缘膜37与氧化物半导体膜231之间存在下层侧第2层间绝缘膜36，所以氧化物半导体膜231中所含的锌等元素不易到达上层侧第2层间绝缘膜37，由此在上层侧第2层间绝缘膜37的表面不易产生凹凸。
如以上说明的那样，本实施方式的阵列基板211b具备的第2层间绝缘膜234包括配置在相对下层侧的下层侧第2层间绝缘膜36和配置在相对上层侧的上层侧第2层间绝缘膜37。如果形成第2层间绝缘膜234时的成膜温度过低，则处于如下趋势：氢向作为氧化物半导体膜231的一部分的电容配线222的扩散不充分，作为氧化物半导体膜231的一部分的电容配线222的低电阻化不充分地进行，相反，如果形成第2层间绝缘膜234时的成膜温度过高，则处于如下趋势：氧化物半导体膜231中所含的元素扩散至第2层间绝缘膜234中而容易在第2层间绝缘膜234的表面产生凹凸。关于这一点，如果采用上述那样令第2层间绝缘膜234为下层侧第2层间绝缘膜36与上层侧第2层间绝缘膜37的层叠结构，则例如能够使形成下层侧第2层间绝缘膜36时的成膜温度相对较低，使形成上层侧第2层间绝缘膜37时的成膜温度相对较高。如果像这样设计，则首先在形成下层侧第2层间绝缘膜36的时刻，即使氧化物半导体膜231的低电阻化不充分地进行，也是在下层侧第2层间绝缘膜36的表面不易产生凹凸的。在此基础上，如果以相对较高的成膜温度形成上层侧第2层间绝缘膜37，则由于该温度环境，使得氢从下层侧第2层间绝缘膜36向氧化物半导体膜231有效率地扩散，促进低电阻化，而由于在与氧化物半导体膜231之间存在下层侧第2层间绝缘膜36，所以在上层侧第2层间绝缘膜37的表面不易产生凹凸。
此外，本实施方式的阵列基板211b的制造方法具备的第2层间绝缘膜形成工序包括：以相对较低的成膜温度形成配置在相对下层侧的下层侧第2层间绝缘膜36的下层侧第2层间绝缘膜形成工序；和以相对较高的成膜温度形成配置在相对上层侧的上层侧第2层间绝缘膜37的上层侧第2层间绝缘膜形成工序。在下层侧第2层间绝缘膜形成工序中，以相对较低的成膜温度形成下层侧第2层间绝缘膜36，因此即使氧化物半导体膜231的低电阻化不充分地进行，也是在下层侧第2层间绝缘膜36的表面不易产生凹凸的。之后，在上层侧第2层间绝缘膜形成工序中，以相对较高的成膜温度形成上层侧第2层间绝缘膜37，因此由于该温度环境，使得氢从下层侧第2层间绝缘膜36向氧化物半导体膜231有效率地扩散，促进低电阻化，而由于在与氧化物半导体膜231之间存在下层侧第2层间绝缘膜36，所以在上层侧第2层间绝缘膜37的表面不易产生凹凸。
此外，在下层侧第2层间绝缘膜形成工序中，以150℃～270℃的范围的成膜温度形成下层侧第2层间绝缘膜36，与此相对，在上层侧第2层间绝缘膜形成工序中，以220℃～350℃的范围的成膜温度形成上层侧第2层间绝缘膜37。在下层侧第2层间绝缘膜形成工序中，以比上层侧第2层间绝缘膜37的成膜温度低且270℃以下的成膜温度形成下层侧第2层间绝缘膜36，由此能够在下层侧第2层间绝缘膜36的表面更恰当地抑制凹凸的产生。在上层侧第2层间绝缘膜形成工序中，以比下层侧第2层间绝缘膜36的成膜温度高且220℃以上的成膜温度形成下层侧第2层间绝缘膜36，由此能够更好地促进作为氧化物半导体膜231的一部分的电容配线222的低电阻化。另外，如果在下层侧第2层间绝缘膜形成工序中以150℃以下的成膜温度形成下层侧第2层间绝缘膜，或在上层侧第2层间绝缘膜形成工序中以350℃以上的成膜温度形成上层侧第2层间绝缘膜，则存在不能恰当地发挥该阵列基板的显示侧TFT的电气性能的问题，然而通过如上述那样使下层侧第2层间绝缘膜形成工序中的下层侧第2层间绝缘膜36的成膜温度为150℃以上，使上层侧第2层间绝缘膜形成工序的上层侧第2层间绝缘膜37的成膜温度为350℃以下，能够使阵列基板211b的显示侧TFT的电气性能恰当地发挥。
此外，在下层侧第2层间绝缘膜形成工序和上层侧第2层间绝缘膜形成工序中，下层侧第2层间绝缘膜36中使用的材料与上层侧第2层间绝缘膜37中使用的材料相同。如果像这样设计，则能够使第2层间绝缘膜234的材料成本低廉化。
<其它实施方式>
本发明并不限定于利用上述记述和附图说明的实施方式，例如以下那样的实施方式也包含在本发明的技术范围中。
(1)在上述实施方式1的比较实验1中，例示了令第2层间绝缘膜形成工序中的第2层间绝缘膜的成膜温度为220℃、250℃、270℃的实施例1～3，但第2层间绝缘膜的具体的成膜温度只要为220℃～270℃的范围中所含的温度就能够适当地变更。
(2)在上述实施方式2的比较实验2中，例示了令第2层间绝缘膜形成工序中的第2层间绝缘膜的成膜温度为200℃，令退火处理工序中的退火处理温度为350℃的实施例4，但第2层间绝缘膜的成膜温度只要为150℃～220℃的范围的温度就能够适当地变更，同样，退火处理温度只要为220℃～350℃的范围的温度就能够适当地变更。在这种情况下，退火处理温度也更优选为270℃以上。此外，退火处理工序的处理时间也能够变更为2小时以上或2小时以下。
(3)在上述实施方式3的比较实验3中，例示了令下层侧第2层间绝缘膜形成工序中的下层侧第2层间绝缘膜的成膜温度为200℃，令上层侧第2层间绝缘膜形成工序中的上层侧第2层间绝缘膜的成膜温度为300℃的实施例5，但下层侧第2层间绝缘膜形成工序中的下层侧第2层间绝缘膜的成膜温度只要为150℃～270℃的范围的温度就能够适当地变更，同样，上层侧第2层间绝缘膜形成工序中的上层侧第2层间绝缘膜的成膜温度只要为220℃～350℃的范围的温度就能够适当地变更。
(4)在上述各实施方式中，说明了第2层间绝缘膜由含有氢的氮化硅构成的例子，但除了氮化硅以外还能够适当地使用含有氢的无机材料作为第2层间绝缘膜的材料。
(5)在上述实施方式3中，说明了将下层侧第2层间绝缘膜和上层侧第2层间绝缘膜由同一材料构成的例子，但也能够在下层侧第2层间绝缘膜和上层侧第2层间绝缘膜中变更材料的组成。在这种情况下，也优选在下层侧第2层间绝缘膜和上层侧第2层间绝缘膜(特别是直接层叠于电容配线的上层侧的下层侧第2层间绝缘膜)中含有氢。
(6)在上述各实施方式中，例示了以电容配线与源极配线并行的形式配置的阵列基板，本发明还能够应用于以电容配线与栅极配线并行的形式配置的阵列基板。此外，电容配线的配置、设置数、俯视形状等能够适当地变更。
(7)在上述各实施方式中，作为成为氧化物半导体膜的材料的氧化物半导体例示了In-Ga-Zn-O类半导体，但还可以使用其它氧化物半导体。例如可以包含Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。
(8)在上述各实施方式以外，还能够适当地对层叠于阵列基板上的各膜的具体材料等进行变更。
(9)在上述各实施方式中，例示了动作模式为VA(Vertical Alignment：垂直取向)模式的液晶面板，除此以外IPS(In-Plane Switching：面内开关)模式和FFS(Fringe FieldSwitching：边缘场开关)模式等其它动作模式的液晶面板也能够应用本发明。
(10)在上述各实施方式中，列示了作为阵列基板的开关元件使用显示侧TFT(晶体管)的情况，但还能够应用于使用显示侧TFT(晶体管)以外的开关元件(例如薄膜二极管(TFD))的阵列基板。此外，在进行彩色显示的液晶显示装置以外，还能够应用于进行黑白显示的液晶显示装置。
(11)在上述各实施方式中，例示了在阵列基板的非显示部设置列控制电路部和行控制电路部的情况，但还能够省略列控制电路部和行控制电路部中的任一者或两者，使驱动器担负其功能。此外，还能够省略非显示侧TFT。
(12)在上述各实施方式中，例示了将驱动器直接COG安装于阵列基板上的方式，在经ACF连接于阵列基板的柔性基板上安装驱动器的方式也包含于本发明中。
(13)在上述各实施方式中，例示了具备作为外部光源的背光源装置的透射型的液晶显示装置，但本发明还能够应用于利用外部光进行显示的反射型液晶显示装置和半透射型液晶显示装置。在反射型液晶显示装置中，能够省略背光源装置。
(14)在上述各实施方式中，例示了液晶面板的阵列基板，除此以外，例如PDP(等离子体显示面板)和有机EL面板等显示面板中使用的阵列基板也能够应用本发明。
附图标记的说明
11b、211b……阵列基板(半导体装置)
17……显示侧TFT(晶体管)
17d……沟道部(其它部分)
18……像素电极
22、222……电容配线(一部分，低电阻部)
31、231……氧化物半导体膜
33、233……第1层间绝缘膜(第1绝缘膜)
33a……开口部
34、234……第2层间绝缘膜(第2绝缘膜)
35、235……透明电极膜
36……下层侧第2层间绝缘膜(下层侧第2绝缘膜)
37……上层侧第2层间绝缘膜(上层侧第2绝缘膜)

Claims (11)

1.一种半导体装置，其特征在于，包括：
氧化物半导体膜，其由氧化物半导体材料构成，并且以其一部分为与其它部分相比电阻低的低电阻部且所述低电阻部与所述其它部分分离的形式配置；
第1绝缘膜，其配置在所述氧化物半导体膜的上层侧并且在与所述低电阻部重叠的位置形成有开口部；和
第2绝缘膜，其配置在所述第1绝缘膜的上层侧并且含有氢。
2.如权利要求1所述的半导体装置，其特征在于，包括：
像素电极，其配置在所述第2绝缘膜的上层侧并且由透明电极膜构成；和
电容配线，其配置在所述第1绝缘膜的下层侧并且与所述像素电极重叠配置，
所述氧化物半导体膜以所述低电阻部构成所述电容配线的方式设置。
3.如权利要求1或2所述的半导体装置，其特征在于，包括：
像素电极，其配置在所述第2绝缘膜的上层侧并且由透明电极膜构成；和
晶体管，其配置在所述像素电极的下层侧并且与所述像素电极连接而控制对所述像素电极的电位的供给，
所述氧化物半导体膜以所述其它部分构成所述晶体管所具有的沟道部的方式设置。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于：
所述第2绝缘膜由配置在相对下层侧的下层侧第2绝缘膜和配置在相对上层侧的上层侧第2绝缘膜构成。
5.一种半导体装置的制造方法，其特征在于，包括：
形成氧化物半导体膜的氧化物半导体膜形成工序，该氧化物半导体膜由氧化物半导体材料构成，并且以其一部分与其它部分分离的形式配置；
在所述氧化物半导体膜的上层侧形成第1绝缘膜的第1绝缘膜形成工序；
在所述第1绝缘膜中的与所述氧化物半导体膜的所述一部分重叠的位置形成开口部的开口部形成工序；和
在所述第1绝缘膜的上层侧形成含有氢的第2绝缘膜的第2绝缘膜形成工序。
6.如权利要求5所述的半导体装置的制造方法，其特征在于：
在所述第2绝缘膜形成工序中，以220℃～270℃的范围的成膜温度形成所述第2绝缘膜。
7.如权利要求5所述的半导体装置的制造方法，其特征在于：
在所述第2绝缘膜形成工序中，以150℃～220℃的范围的成膜温度形成所述第2绝缘膜，
所述半导体装置的制造方法包括在进行所述第2绝缘膜形成工序之后以220℃～350℃的范围的温度进行退火处理的退火处理工序。
8.如权利要求7所述的半导体装置的制造方法，其特征在于：
在所述退火处理工序中，以270℃～350℃的范围的温度进行退火处理。
9.如权利要求5所述的半导体装置的制造方法，其特征在于：
所述第2绝缘膜形成工序包括：以相对较低的成膜温度形成配置在相对下层侧的下层侧第2绝缘膜的下层侧第2绝缘膜形成工序；和以相对较高的成膜温度形成配置在相对上层侧的上层侧第2绝缘膜的上层侧第2绝缘膜形成工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于：
在所述下层侧第2绝缘膜形成工序中，以150℃～270℃的范围的成膜温度形成所述下层侧第2绝缘膜，在所述上层侧第2绝缘膜形成工序中，以220℃～350℃的范围的成膜温度形成所述上层侧第2绝缘膜。
11.如权利要求9或10所述的半导体装置的制造方法，其特征在于：
在所述下层侧第2绝缘膜形成工序和所述上层侧第2绝缘膜形成工序中，使所述下层侧第2绝缘膜中使用的材料与所述上层侧第2绝缘膜中使用的材料相同。
CN201580047034.9A 2014-09-02 2015-08-26 半导体装置和半导体装置的制造方法 Pending CN106605295A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014178219 2014-09-02
JP2014-178219 2014-09-02
PCT/JP2015/073948 WO2016035627A1 (ja) 2014-09-02 2015-08-26 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN106605295A true CN106605295A (zh) 2017-04-26

Family

ID=55439692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580047034.9A Pending CN106605295A (zh) 2014-09-02 2015-08-26 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20170288062A1 (zh)
CN (1) CN106605295A (zh)
WO (1) WO2016035627A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204575A (ja) * 1992-11-11 1994-07-22 Toshiba Corp 極低温装置
JPH0969631A (ja) * 1995-08-30 1997-03-11 Sharp Corp 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN101794791A (zh) * 2008-12-24 2010-08-04 株式会社半导体能源研究所 驱动电路及半导体装置
CN103456794A (zh) * 2008-12-19 2013-12-18 株式会社半导体能源研究所 晶体管的制造方法
US20140034954A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014093433A (ja) * 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204575A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204575A (ja) * 1992-11-11 1994-07-22 Toshiba Corp 極低温装置
JPH0969631A (ja) * 1995-08-30 1997-03-11 Sharp Corp 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
US20100084649A1 (en) * 2008-10-08 2010-04-08 Hyun-Sik Seo Oxide thin film transistor and method of fabricating the same
CN103456794A (zh) * 2008-12-19 2013-12-18 株式会社半导体能源研究所 晶体管的制造方法
CN101794791A (zh) * 2008-12-24 2010-08-04 株式会社半导体能源研究所 驱动电路及半导体装置
US20140034954A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014093433A (ja) * 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器

Also Published As

Publication number Publication date
US20170288062A1 (en) 2017-10-05
WO2016035627A1 (ja) 2016-03-10

Similar Documents

Publication Publication Date Title
JP7079307B2 (ja) 表示装置
KR102083782B1 (ko) 표시 장치 및 그 제작 방법
JP6817398B2 (ja) 表示装置
US10095075B2 (en) Display panel, display apparatus having the same and method of manufacturing the same
TWI543376B (zh) 半導體裝置及其製造方法
US9395587B2 (en) Liquid crystal display device and method of manufacturing the same
TWI535027B (zh) 半導體裝置及其製造方法
CN107808892B (zh) 显示设备
CN104704546B (zh) 半导体装置和显示装置
JP2022070929A (ja) 表示装置
CN105793772B (zh) 显示装置
CN107302030B (zh) 显示设备
TW201925863A (zh) 顯示裝置和用於製造顯示裝置的方法
CN101728277A (zh) 半导体器件的制造方法
CN104704547B (zh) 半导体装置和显示装置
CN104641285B (zh) 半导体装置和显示装置
TW201030923A (en) Display device
TW201133785A (en) Semiconductor device and method for manufacturing the same
CN106057826A (zh) 一种阵列基板及其制备方法、显示装置
CN215896392U (zh) 一种显示基板、显示面板
CN113270427A (zh) 一种显示基板及其制备方法、显示面板
US10243010B2 (en) Semiconductor substrate and display device
CN104181739A (zh) 液晶显示装置及其制造方法
CN108701720A (zh) 薄膜晶体管基板和显示面板
TW202040242A (zh) 畫素陣列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170426

WD01 Invention patent application deemed withdrawn after publication