CN106601784A - 基片及基片形成方法 - Google Patents

基片及基片形成方法 Download PDF

Info

Publication number
CN106601784A
CN106601784A CN201510671453.1A CN201510671453A CN106601784A CN 106601784 A CN106601784 A CN 106601784A CN 201510671453 A CN201510671453 A CN 201510671453A CN 106601784 A CN106601784 A CN 106601784A
Authority
CN
China
Prior art keywords
layer
substrate
gallium nitride
epitaxial
quantum dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510671453.1A
Other languages
English (en)
Inventor
吴明驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201510671453.1A priority Critical patent/CN106601784A/zh
Publication of CN106601784A publication Critical patent/CN106601784A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种基片及基片形成方法，其中，基片包括：衬底；形成在衬底之上的外延层，外延层上具有多个微型坑，其中，多个微型坑通过熔融氢氧化钾在外延层上刻蚀形成；形成在外延层上的量子点发光层；形成在量子点发光层上的电子阻挡层；以及形成在电子阻挡层上的帽层。根据本发明实施例的基片，能够简单方便地形成量子点结构，生产效率和质量水平较高，推动了性能优越的量子点结构的光电子器件的发展。

Description

基片及基片形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种基片及基片的形成方法。
背景技术
在发光二极管等光电子器件中，一般使用宽禁带材料三族氮化物(例如氮化镓等)形成基片，以充分利用其禁带宽度、发光波段覆盖范围广和发光效率高等优点。而在宽禁带材料的结构上，随着材料维度的降低和特征尺寸的减小，量子尺寸效应、量子隧穿效应和量子干涉效应等会表现地愈加明显，从而光电子器件的性能也会愈加优越。
因此，相对于二维的量子阱结构，采用准零维的量子点结构会大大提高光电子器件的性能，例如，提高光电子器件的发光量子效率和发光波长的均匀性等。
目前，相关技术中可通过在上述氮化物材料层上生长掩膜，然后通过掩膜形成量子点。但是生长掩膜和通过掩膜形成量子点的过程一般较为复杂，而且常会由于掩膜上的图形分辨率低而导致量子点尺寸难以控制，所形成的基片次品率较高。这无疑阻碍了采用量子点结构的光电子器件的发展。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的目的在于提出一种基片，能够简单方便地形成量子点结构，生产效率和质量水平较高，推动了性能优越的量子点结构的光电子器件的发展。
本发明的第二个目的在于提出一种基片形成方法。
根据本发明第一方面实施例的基片，包括：衬底；形成在所述衬底之上的外延层，所述外延层上具有多个微型坑，其中，所述多个微型坑通过熔融氢氧化钾在所述外延层上刻蚀形成；形成在所述外延层上的量子点发光层；形成在所述量子点发光层上的电子阻挡层；以及形成在所述电子阻挡层上的帽层。
根据本发明实施例的基片，通过熔融氢氧化钾在基片的半导体材料层上刻蚀形成多个微型坑，以在微型坑上形成量子点发光层，与相关技术相比，能够简单方便地形成量子点结构，同时量子点的尺寸易于控制，从而能够提高该类基片的生产效率和质量水平，推动了性能优越的量子点结构的光电子器件的发展。
根据本发明第二方面实施例的基片形成方法，包括以下步骤：提供衬底；在所述衬底上形成外延层，以得到外延片；通过熔融氢氧化钾在所述外延片的外延层上进行刻蚀，以在所述外延层上形成多个微型坑；在所述外延层上形成量子点发光层；在所述量子点发光层上形成电子阻挡层；以及在所述电子阻挡层上形成帽层。
根据本发明实施例的基片形成方法，通过熔融氢氧化钾在基片的半导体材料层上刻蚀形成多个微型坑，以在微型坑上形成量子点发光层，与相关技术相比，能够简单方便地形成量子点结构，同时量子点的尺寸易于控制，从而能够提高该类基片的生产效率和质量水平，推动了性能优越的量子点结构的光电子器件的发展。
附图说明
图1为根据本发明一个实施例的基片的结构示意图；
图2为根据本发明一个实施例的基片中多个微型坑的示意图；
图3为根据本发明一个实施例的量子点发光层的示意图；
图4为根据本发明一个实施例的基片形成方法的流程图。
附图标记：
衬底10、外延层20、微型坑21、量子点发光层30、电子阻挡层40以及帽层50。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面结合附图描述本发明实施例的基片及基片形成方法。
图1为根据本发明一个实施例的基片的结构示意图。
如图1所示，本发明实施例的基片，包括：衬底10、形成在所述衬底之上的外延层20、形成在外延层20上的量子点发光层30、形成在量子点发光层上30的电子阻挡层40和形成在电子阻挡层40上的帽层50。
需要说明的是，在本发明的一个实施例中，外延层20、量子点发光层30、电子阻挡层40和帽层50的形成均可通过MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备实现，具体的实现方法在半导体领域为人们所熟知，在此不再赘述。
在本发明的一个实施例中，衬底10可为蓝宝石衬底或蓝宝石图形化衬底。
如图2所示，外延层20上具有多个微型坑21，其中，多个微型坑21可通过熔融氢氧化钾在外延层20上刻蚀形成。在本发明的一个实施例中，外延层20可包括：形成在衬底之上的未掺杂的氮化镓层和形成在未掺杂的氮化镓层之上的n型氮化镓层，多个微型坑21可通过熔融氢氧化钾在n型氮化镓层上刻蚀形成。由此，通过在衬底上形成外延层，得到氮化镓基外延片。
在本发明的一个实施例中，微型坑21的深度可位于[0纳米，200纳米]之间，微型坑21的直径可位于0-300nm之间。
具体地，在等待氮化镓基外延片温度降低后，可将氮化镓基外延片用氢氧化钾覆盖，并以预设加热温度对氮化镓基外延片进行加热直至达到预设时间后，在外延层20上形成所述多个微型坑。
其中，预设加热温度可位于200-300℃之间，预设时间可位于1-30min之间。温度在200-300℃之间时，氢氧化钾处于熔融状态，此时氢氧化钾具有高腐蚀性，从而能够蚀刻氮化镓以形成微型坑。在本发明的一个实施例中，可通过控制预设加热温度和预设时间来控制微型坑21的深度和直径。应当理解，加热温度越高、加热时间越长，微型坑21的深度和直径越大。应当理解，微型坑21的深度和直径将影响后续量子点的尺寸。
在本发明的一个实施例中，还可先将氢氧化钾加热至熔融状态，然后将氮化镓基外延片浸入熔融状态的氢氧化钾内，以在氮化镓基外延片的外延层20上形成多个微型坑21。
在对形成多个微型坑21的氮化镓基外延片进行清洗、烘干等操作后，可在的氮化镓基外延片的外延层上形成量子点发光层。
在本发明的一个实施例中，量子点发光层30的材料可为氮化铟镓和氮化镓，即量子点发光层30可为氮化铟镓/氮化镓量子点层。
具体地，可通过MOCVD设备，在具有微型坑21的外延层20上生长氮化铟镓。由于微型坑21底部受到的张应力最强，而偏离微型坑底部的部分张应力逐渐衰减，因此铟原子优先聚集至微型坑21底部以形成量子点。
如图3所示，在本发明的一个实施例中，可在具有微型坑21的外延层20上多次交替生长氮化铟镓和氮化镓，得到有序的量子点二维阵列，从而形成氮化铟镓/氮化镓量子点层，即量子点发光层30。
最后，可在量子点发光层30上形成电子阻挡层40，并在电子阻挡层40上形成帽层50。其中，电子阻挡层40的材料可为p型氮化铝镓，能够抑制漏电流；帽层50的材料可为p型氮化镓，能够提供空穴，有利于p极欧姆接触。
需要说明的是，在本发明的一个实施例中，基片形成所需要的氮可来源于氨气，镓来源于三甲基镓和/或三乙基镓，铟可来源于三甲基铟。另外，n型氮化镓和p型氮化镓中的S硅掺杂和镁掺杂可分别来源于硅烷和二茂镁，载气可使用氮气和氢气。
根据本发明实施例的基片，通过熔融氢氧化钾在基片的半导体材料层上刻蚀形成多个微型坑，以在微型坑上形成量子点发光层，与相关技术相比，能够简单方便地形成量子点结构，同时量子点的尺寸易于控制，从而能够提高该类基片的生产效率和质量水平，推动了性能优越的量子点结构的光电子器件的发展。
对应上述实施例，本发明还提出一种基片形成方法。
图4为根据本发明一个实施例的基片形成方法的流程图。
如图4所示，本发明实施例的基片形成方法，包括以下步骤：
S401，提供衬底。
在本发明的一个实施例中，衬底可为蓝宝石衬底或蓝宝石图形化衬底。
S402，在衬底上形成外延层，以得到外延片。
在本发明的一个实施例中，外延层可包括：形成在衬底之上的未掺杂的氮化镓层和形成在未掺杂的氮化镓层之上的n型氮化镓层，即外延片可为氮化镓基外延片。
S403，通过熔融氢氧化钾在外延片的外延层上进行刻蚀，以在外延层上形成多个微型坑。
参照图2，外延层上具有多个微型坑，具体地，可通过熔融氢氧化钾在氮化镓基外延片的n型氮化镓层上进行刻蚀，以在n型氮化镓层上形成多个微型坑。微型坑的深度可位于0-200nm之间，微型坑的直径可位于0-300nm之间。
具体地，在等待氮化镓基外延片温度降低后，可将氮化镓基外延片用氢氧化钾覆盖，并以预设加热温度对氮化镓基外延片进行加热直至达到预设时间后，在外延层上形成所述多个微型坑。
其中，预设加热温度可位于200-300℃之间，预设时间可位于1-30min之间。温度在200-300℃之间时，氢氧化钾处于熔融状态，此时氢氧化钾具有高腐蚀性，从而能够蚀刻氮化镓以形成微型坑。在本发明的一个实施例中，可通过控制预设加热温度和预设时间来控制微型坑的深度和直径。应当理解，加热温度越高、加热时间越长，微型坑的深度和直径越大。应当理解，微型坑的深度和直径将影响后续量子点的尺寸。
在本发明的一个实施例中，还可先将氢氧化钾加热至熔融状态，然后将氮化镓基外延片浸入熔融状态的氢氧化钾内，以在氮化镓基外延片的外延层上形成多个微型坑。
S404，在外延层上形成量子点发光层。
在对形成多个微型坑的氮化镓基外延片进行清洗、烘干等操作后，可在的氮化镓基外延片的外延层上形成量子点发光层。
在本发明的一个实施例中，量子点发光层的材料可为氮化铟镓和氮化镓，即量子点发光层可为氮化铟镓/氮化镓量子点层。
具体地，可通过MOCVD设备，在具有微型坑的外延层上生长氮化铟镓。由于微型坑底部受到的张应力最强，而偏离微型坑底部的部分张应力逐渐衰减，因此铟原子优先聚集至微型坑底部以形成量子点。
参照图3，在本发明的一个实施例中，可在具有微型坑的外延层上多次交替生长氮化铟镓和氮化镓，得到有序的量子点二维阵列，从而形成氮化铟镓/氮化镓量子点层，即量子点发光层。
S405，在量子点发光层上形成电子阻挡层。
S406，在电子阻挡层上形成帽层。
其中，电子阻挡层的材料可为p型氮化铝镓，能够抑制漏电流；帽层的材料可为p型氮化镓，能够提供空穴，有利于p极欧姆接触。
需要说明的是，在本发明的一个实施例中，基片形成所需要的氮可来源于氨气，镓可来源于三甲基镓和/或三乙基镓，铟可来源于三甲基铟。另外，n型氮化镓和p型氮化镓中的硅掺杂和镁掺杂可分别来源于硅烷和二茂镁，载气可使用氮气和氢气。
根据本发明实施例的基片形成方法，通过熔融氢氧化钾在基片的半导体材料层上刻蚀形成多个微型坑，以在微型坑上形成量子点发光层，与相关技术相比，能够简单方便地形成量子点结构，同时量子点的尺寸易于控制，从而能够提高该类基片的生产效率和质量水平，推动了性能优越的量子点结构的光电子器件的发展。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种基片，其特征在于，包括：
衬底；
形成在所述衬底之上的外延层，所述外延层上具有多个微型坑，其中，所述多个微型坑通过熔融氢氧化钾在所述外延层上刻蚀形成；
形成在所述外延层上的量子点发光层；
形成在所述量子点发光层上的电子阻挡层；以及
形成在所述电子阻挡层上的帽层。
2.根据权利要求1所述的基片，其特征在于，所述微型坑的深度位于0-200nm之间，所述微型坑的直径位于0-300nm之间。
3.根据权利要求1或2所述的基片，其特征在于，所述外延层包括：形成在所述衬底之上的未掺杂的氮化镓层和形成在所述未掺杂的氮化镓层之上的n型氮化镓层，
所述多个微型坑通过熔融氢氧化钾在所述n型氮化镓层上刻蚀形成。
4.根据权利要求1所述的基片。其特征在于，所述量子点发光层的材料为氮化铟镓和氮化镓，所述电子阻挡层的材料为p型氮化铝镓，所述帽层的材料为p型氮化镓。
5.一种基片形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上形成外延层，以得到外延片；
通过熔融氢氧化钾在所述外延片的外延层上进行刻蚀，以在所述外延层上形成多个微型坑；
在所述外延层上形成量子点发光层；
在所述量子点发光层上形成电子阻挡层；以及
在所述电子阻挡层上形成帽层。
6.根据权利要求5所述的基片形成方法，其特征在于，所述通过熔融氢氧化钾在所述外延片的外延层上进行刻蚀，以在所述外延层上形成多个微型坑，进一步包括：
将所述外延片用氢氧化钾覆盖；
以预设加热温度对所述外延片进行加热直至达到预设时间后，在所述外延层上形成所述多个微型坑。
7.根据权利要求6所述的基片形成方法，其特征在于，所述预设加热温度位于200-300℃之间，所述预设时间位于1-30min之间。
8.根据权利要求5所述的基片形成方法，其特征在于，所述微型坑的深度位于0-200nm之间，所述微型坑的直径位于0-300nm之间。
9.根据权利要求5-8任一项所述的基片形成方法，其特征在于，所述外延层包括：形成在所述衬底之上的未掺杂的氮化镓层和形成在所述未掺杂的氮化镓层之上的n型氮化镓层，所述外延片为氮化镓基外延片，
通过熔融氢氧化钾在所述氮化镓基外延片的n型氮化镓层上进行刻蚀，以在所述n型氮化镓层上形成多个微型坑。
10.根据权利要求5所述的基片形成方法，其特征在于，所述量子点发光层的材料为氮化铟镓和氮化镓，所述电子阻挡层的材料为p型氮化铝镓，所述帽层的材料为p型氮化镓。
CN201510671453.1A 2015-10-15 2015-10-15 基片及基片形成方法 Pending CN106601784A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510671453.1A CN106601784A (zh) 2015-10-15 2015-10-15 基片及基片形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510671453.1A CN106601784A (zh) 2015-10-15 2015-10-15 基片及基片形成方法

Publications (1)

Publication Number Publication Date
CN106601784A true CN106601784A (zh) 2017-04-26

Family

ID=58553684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510671453.1A Pending CN106601784A (zh) 2015-10-15 2015-10-15 基片及基片形成方法

Country Status (1)

Country Link
CN (1) CN106601784A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019024525A1 (zh) * 2017-07-31 2019-02-07 厦门三安光电有限公司 发光二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315968A (zh) * 2008-07-04 2008-12-03 西安电子科技大学 GaN多层量子点光电材料的制作方法
US20130082273A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. P-type doping layers for use with light emitting devices
CN103280406A (zh) * 2013-05-14 2013-09-04 西安神光皓瑞光电科技有限公司 一种用于提高发光器件效率的方法
CN103560079A (zh) * 2013-09-24 2014-02-05 西安神光皓瑞光电科技有限公司 一种通过缺陷钝化减少GaN外延缺陷的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315968A (zh) * 2008-07-04 2008-12-03 西安电子科技大学 GaN多层量子点光电材料的制作方法
US20130082273A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. P-type doping layers for use with light emitting devices
CN103280406A (zh) * 2013-05-14 2013-09-04 西安神光皓瑞光电科技有限公司 一种用于提高发光器件效率的方法
CN103560079A (zh) * 2013-09-24 2014-02-05 西安神光皓瑞光电科技有限公司 一种通过缺陷钝化减少GaN外延缺陷的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019024525A1 (zh) * 2017-07-31 2019-02-07 厦门三安光电有限公司 发光二极管及其制备方法

Similar Documents

Publication Publication Date Title
US20230121392A1 (en) Methods and devices for solid state nanowire devices
CN101651181B (zh) 发光二极管
Bergbauer et al. Continuous-flux MOVPE growth of position-controlled N-face GaN nanorods and embedded InGaN quantum wells
KR100668351B1 (ko) 질화물계 발광소자 및 그 제조방법
Jinmin et al. Advances and prospects in nitrides based light-emitting-diodes
US7646027B2 (en) Group III nitride semiconductor stacked structure
TW201241920A (en) Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
KR20110013325A (ko) 나노 패턴화 기판 및 에피택시 구조체
CN106030834A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
KR20150103164A (ko) Ⅲ질화물계 발광 다이오드 상에 에피택셜 zno를 증착시키는 공정 및 에피택셜 zno를 포함하는 발광 다이오드
CN102064245A (zh) 发光二极管制造方法
JP2012243934A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
Sim et al. Three-dimensional GaN dodecagonal ring structures for highly efficient phosphor-free warm white light-emitting diodes
CN107078186B (zh) 具有三维半导体元件的光电设备
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
Lim et al. SiO2 nanohole arrays with high aspect ratio for InGaN/GaN nanorod-based phosphor-free white light-emitting-diodes
CN105122473A (zh) 光电子半导体芯片及其制造方法
CN102244169A (zh) 发光二极管及其制造方法
CN106601784A (zh) 基片及基片形成方法
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
KR101696889B1 (ko) 그래핀 전극을 갖는 발광다이오드와 그 제조방법
CN107919417A (zh) 发光二极管及其制备方法
CN207818603U (zh) 一种发光二极管芯片
TWI573288B (zh) 發光二極體及其製作方法
WO2009066911A2 (en) Gan-based light emitting diode having omnidirectional reflector with 3-dimensional structure and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426

RJ01 Rejection of invention patent application after publication