CN106595718A - 可识别多种类型的码盘的系统及方法 - Google Patents

Abstract

本发明公开了一种可识别多种类型的码盘的系统及方法。该方法包括：由码盘接口接收码盘的码盘信号，其中，根据码盘的类型来选择同一码盘接口的不同引脚；对码盘接口输入的码盘信号进行滤波处理；对经过滤波后的码盘信号进行电平转换；对经过电平转换后的码盘信号进行解析。通过上述方式，本发明实现了用一个码盘接口识别多种伺服电机码盘的功能。

Description

可识别多种类型的码盘的系统及方法

技术领域

本发明涉及伺服电机技术领域，尤其是涉及一种可识别多种类型的码盘的系统及方法。

背景技术

在伺服电机控制系统中，一般都采用三闭环控制，而三闭环中的位置环与速度环需要装在电机中的码盘作为传感器来实现位置与速度的检测。

码盘是测量角位移的数字编码器。它具有分辨能力强、测量精度高和工作可靠等优点，是测量轴转角位置的一种最常用的位置传感器。码盘分为绝对式编码器和增量编码器两种，前者能直接给出与角位置相对应的数字码；后者利用计算系统将旋转码盘产生的脉冲增量针对某个基准数进行加减以求得角位移。现有技术中，伺服电机控制中的电机可用多种类型的码盘来识别角位移。

发明内容

本发明主要解决的技术问题是提供一种可识别多种类型的码盘的系统及方法，实现了用一个码盘接口识别多种伺服电机码盘的功能。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种可识别多种类型的码盘的方法，该方法包括：由码盘接口接收码盘的码盘信号，其中，根据码盘的类型来选择码盘接口的不同引脚；对码盘接口输入的码盘信号进行滤波处理；对经过滤波后的码盘信号进行电平转换；对经过电平转换后的码盘信号进行解析。

其中，码盘接口可接的码盘包括全双工485、422接口的码盘，半双工485、422接口的码盘或脉冲型接口的码盘；所述脉冲型接口的码盘包括差分脉冲型或单端脉冲型。

其中，方法还包括：当根据所述码盘的类型选择的是单端信号的脉冲型接口时，在滤波前通过上拉电阻与下拉电阻将所述脉冲型接口的负端码盘信号固定在2.5V电平。其中，对码盘接口输入的码盘信号进行滤波处理的步骤包括：

通过Π型滤波器、电容以及电阻构成的信号滤波网络进行滤波。

其中，对经过电平转换后的码盘信号进行解析的步骤包括：

利用FPGA进行码盘接口协议的解析，然后利用数据地址总线将解析出的码盘信息传递给DSP，由DSP进行电机闭环的计算。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种可识别多种类型的码盘的系统，该系统包括：码盘接口模块，用于接收码盘的码盘信号，其中，根据码盘的类型来选择码盘接口模块中的同一码盘接口的不同引脚；滤波模块，用于对码盘接口输入的码盘信号进行滤波处理；转换模块，用于对经过滤波后的码盘信号进行电平转换；解析模块，用于对经过电平转换后的码盘信号进行解析。

其中，码盘接口可接的码盘包括全双工485、422接口的码盘，半双工485、422接口的码盘或脉冲型接口的码盘；所述脉冲型接口的码盘包括差分脉冲型或单端脉冲型。

其中，滤波模块包括上拉电阻和下拉电阻，当根据所述码盘的类型选择的是单端信号的脉冲型接口时，在滤波前通过上拉电阻与下拉电阻将所述脉冲型接口的负端码盘信号固定在2.5V电平。。

其中，滤波模块进一步包括Π型滤波器、电容和电阻。其中，通过Π型滤波器、电容以及电阻构成的信号滤波网络进行滤波。

其中，解析模块包括FPGA单元以及DSP单元，其中：

利用FPGA进行码盘接口协议的解析，然后利用数据地址总线将解析出的码盘信息传递给DSP，由DSP进行电机闭环的计算。

本发明的有益效果是：区别于现有技术的情况，本发明的识别多种类型的码盘的方法为首先由码盘接口接收码盘的码盘信号，其中，根据码盘的类型来选择同一码盘接口的不同引脚，然后对码盘接口输入的码盘信号进行滤波处理，进而对经过滤波后的码盘信号进行电平转换，最后对经过电平转换后的码盘信号进行解析。本发明提供的方法能够通过同一个码盘接口识别多种类型的码盘，其中可识别的码盘包括：差分脉冲型增量码盘；单端脉冲型增量码盘；BISS或SSI协议的绝对式码盘；日系A格式的绝对式码盘或A格式的增量式码盘等等。本发明实现了用一个码盘接口识别多种伺服电机码盘的功能。

附图说明

图1是本发明实施例提供的一种可识别多种类型的码盘的方法的流程图；

图2是本发明实施例提供的一种可识别多种类型的码盘的系统的结构示意图；

图3是本发明实施例的码盘接口模块的电路结构示意图；

图4-6是本发明实施例的滤波模块的电路结构示意图；

图7-9是本发明实施例的转换模块的电路结构示意图；

图10是本发明实施例的FPGA单元的部分电路结构示意图。

具体实施方式

请参阅图1，图1是本发明实施例提供的一种可识别多种类型的码盘的方法的流程图。如图1所示，本实施例的方法包括以下步骤：

步骤S1：由码盘接口接收码盘的码盘信号，其中，根据码盘的类型来选择同一码盘接口的不同引脚。

其中，码盘是一种测量电机角位移的数字编码器，其包括绝对式编码器和增量式编码器两大类，绝对式编码器又包括利用全双工485或全双工422接口的BISS或SSI协议的编码器，以及利用半双工485或半双工422接口的A格式的编码器。增量式编码器一般又分为A、B、Z信号的脉冲型增量编码器和利用485/422串行接口的增量式编码器两种，而A、B、Z信号的脉冲型增量编码器又有差分信号的脉冲型编码器和单端信号的脉冲型编码器。对应的，码盘接口可接的码盘包括全双工485、422接口的码盘，半双工485、422接口的码盘或脉冲型接口的码盘；脉冲型接口的码盘包括差分脉冲型或单端脉冲型。脉冲型接口的码盘对应差分脉冲型增量码盘与单端脉冲型增量码盘；全双工485、422接口的码盘对应BISS或SSI协议的绝对式码盘；半双工485、422接口的码盘对应日系A格式的绝对式码盘或A格式的增量式码盘。

具体的，当码盘信号是由利用全双工485或422接口、半双工485或422接口中的一种编码器发出时，本步骤选择全双工485或422接口、半双工485或422接口中的一种串行接口来接收该码盘信号；当码盘信号是由差分信号的脉冲型编码器发出时，本步骤选择差分型的脉冲接口来接收该码盘信号；当码盘信号由单端信号的脉冲型编码器发出时，本步骤选择单端信号的脉冲接口来接收该码盘信号。

具体选择哪个接口由下文详述。

步骤S2：对码盘接口输出的码盘信号进行滤波处理。具体的，通过Π型滤波器、电容以及电阻构成的信号滤波网络进行滤波。

本步骤中，当码盘信号由单端信号的脉冲型编码器发出时，当根据所述码盘的类型选择的是单端信号的脉冲型接口时，在滤波前通过上拉电阻与下拉电阻将所述脉冲型接口的负端码盘信号固定在2.5V电平。

步骤S3：对经过滤波后的码盘信号进行电平转换。

本步骤中，主要是通过全双工485/422收发器来实现电平的转换。

步骤S4：对经过电平转换后的码盘信号进行解析。

本步骤中，具体为利用FPGA进行码盘接口协议的解析，然后利用数据地址总线将解析出的码盘信息传递给DSP，由DSP进行电机闭环的计算。

请参阅图2，图2是本发明实施例提供的一种可识别多种类型的码盘的系统的结构示意图。该系统10包括码盘接口模块11、滤波模块12、转换模块13以及解析模块14。

其中，码盘接口模块11用于接收码盘的码盘信号，其中，根据码盘的类型来选择码盘接口模块中的码盘接口的不同端口。码盘接口包括双工或半双工485或422串行接口以及脉冲型接口，其中，脉冲型接口包括差分信号的脉冲型接口和单端信号的脉冲型接口。由前文所述可知，码盘包括全双工485接口或半双工485接口的编码器、全双工422接口或半双工422接口的编码器、差分信号的脉冲型编码器以及单端信号的脉冲型编码器。

请参阅图3，图3为码盘接口模块11的电路结构示意图。如图3所示，码盘接口模块11包括码盘接口111，码盘接口111上包括端口INA1_N、INA1_P、INB1_N、INB1_P、INZ1_N、INZ1_P、GND、VCC以及FG。其中，若系统10接入的是差分信号的脉冲型编码器时，差分信号的脉冲型编码器信号一般有码盘信号A-、A+，B-、B+，Z-、Z+，VCC、GND，需将码盘信号A-接到码盘接口111的端口INA1_N，将码盘信号A+接到码盘接口111的端口INA1_P，将码盘信号B-接到码盘接口111的端口INB1_N，将码盘信号B+接到码盘接口111的端口INB1_P，将码盘信号Z-接到码盘接口111的端口INZ1_N，将码盘信号Z+接到码盘接口111的端口INZ1_P，将码盘信号VCC接到码盘接口111的端口VCC，将码盘信号GND接到码盘接口的端口GND。若系统10接入的是单端信号的脉冲型编码器时，单端信号的脉冲型编码器一般有码盘信号A、B、Z、VCC、GND。则需将码盘信号A接到码盘接口111的端口INA1_P，将码盘信号B接到码盘接口111的端口INB1_P，将码盘信号Z接到码盘接口111的端口INZ1_P，将码盘信号VCC接到码盘接口111的端口VCC，将码盘信号GND接到码盘接口111的端口GND。若系统10接入的是全双工485或422接口的编码器时，一般有码盘信号DATA+、DATA-、CLK+、CLK-、VCC以及GND。其中，码盘信号DATA+和DATA-作为数据信号，码盘信号CLK+和CLK-作为时钟信号，码盘信号VCC和GND作为电源信号。则需将码盘信号DATA+接到码盘接口111的端口INA1_P，将码盘信号DATA-接到码盘接口111的端口INA1_N，将码盘信号CLK+接到码盘接口111的端口INB1_P，将码盘信号CLK-接到码盘接口111的端口INB1_N，将码盘信号VCC接到码盘接口111的端口VCC，将码盘信号GND接到码盘接口111的端口GND。若系统10接入的是半双工485或422接口的编码器时，一般有码盘信号SD+、SD-、VCC以及GND。其中，码盘信号SD+、SD-作为数据信号，VCC、GND作为电源信号。则需将码盘信号SD+接到码盘接口111的端口INA1_P，将码盘信号SD-接到码盘接口111的端口INA1_N，将码盘信号VCC接到码盘接口111的端口VCC，将码盘信号GND接到码盘接口111的端口GND。

此外，端口FG为机壳接地端口，用于通过接地端口来使得机壳接地，以保护机壳作用。

滤波模块12用于对码盘接口输入的码盘信号进行滤波处理。其中，滤波模块12进一步包括Π型滤波器、电容和电阻。其中，通过Π型滤波器121、电容以及电阻构成的信号滤波网络进行滤波。请参阅图4-6，其为滤波模块12的电路结构示意图。其中，图4为对端口INA1_P以及INA1_N的码盘信号进行滤波的结构示意图。其通过Π型滤波器FL1、电阻R5和电容C4对端口INA1_P输出的码盘信号进行滤波。并其通过Π型滤波器FL4、电阻R14和电容C4对端口INA1_N输出的码盘信号进行滤波。图5为对端口INB1_P以及INB1_N的码盘信号进行滤波的结构示意图。其通过Π型滤波器FL2、电阻R4和电容C5对端口INB1_P输出的码盘信号进行滤波。并通过Π型滤波器FL5、电阻R13和电容C5对端口INB1_N输出的码盘信号进行滤波。图6为对端口INZ1_P以及INZ1_N的码盘信号进行滤波的结构示意图。其通过Π型滤波器FL3、电阻R6和电容C6对端口INZ1_P输出的码盘信号进行滤波。并通过Π型滤波器FL6、电阻R15和电容C6对端口INZ1_N输出的码盘信号进行滤波。

本实施例中，当系统10接入的是单端信号的脉冲型编码器时，由于端口INA1_N、INB1_N、INZ1_N不接任何信号，因此需通过上拉电阻与下拉电阻将INA1_N、INB1_N、INZ1_N固定在2.5V电平，使INA1_P、INB1_P、INZ1_P与INA1_N、INB1_N、INZ1_N有一个确定的压差。

转换模块13用于对经过滤波后的码盘信号进行电平转换。其主要利用全双工485/422收发器131将各种类型码盘的差分信号转换成单端信号提供给解析模块14进行码盘协议的解析。具体请参阅图7-9，图7-9是转换模块13的电路结构示意图。首先请参阅图7，当使用半双工485接口的编码器时，通过外围将全双工485/422收发器131的收引脚9脚与发引脚6脚，收引脚8脚与发引脚7脚连接到一起实现半双工的通讯。请再参阅图8，当使用全双工422接口的编码器时，通过两片全双工485/422收发器131来实现全双工的收发。请再参阅图9，当接差分信号的脉冲型或单端信号的脉冲型编码器时，通过三片全双工485/422收发器131来实现增量码盘脉冲的接收。

解析模块14用于对经过电平转换后的码盘信号进行解析。具体的，解析模块14包括FPGA单元141以及DSP单元142，其中：利用FPGA141进行码盘接口协议的解析，然后利用数据地址总线将解析出的码盘信息传递给DSP 142，由DSP 142进行电机闭环的计算。所接的码盘类型不同，FPGA单元141读取码盘信息的接口也不同。具体请参阅图10，图10是FPGA单元141的部分电路结构示意图。其中，当使用半双工485接口的编码器时，FPGA单元141通过连接ENC1_RXA、ENC1_TXA的引脚进行与码盘的信息交互；当使用全双工422接口的编码器时，FPGA单元141通过连接ENC1_RXA、ENC1_TXB的引脚进行与码盘的信息交互；当接差分信号的脉冲型或单端信号的脉冲型编码器时，FPGA单元141通过连接ENC1_RXA、ENC1_RXB、ENC1_RXC的引脚进行增量脉冲的读取计数。

上述只是接一个电机的码盘的结构原理图，当接多个电机的码盘，其他各电机码盘识别原理与上述相同。

综上所述，本发明将多种类型码盘的识别通过硬件的方法进行融合，实现了用一个码盘接口识别多种伺服电机码盘的功能，解决了现有技术中伺服电机控制中的电机需要用多种角位移传感器的识别的问题。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种可识别多种类型的码盘的方法，其特征在于，所述方法包括由码盘接口接收所述码盘的码盘信号，根据所述码盘的类型来选择同一码盘接口的不同引脚；

对码盘接口输入的码盘信号进行滤波处理；

对经过滤波后的码盘信号进行电平转换；

对经过电平转换后的码盘信号进行解析。

2.根据权利要求1所述的方法，其特征在于，所述码盘接口可接的码盘包括全双工485、422接口的码盘，半双工485、422接口的码盘或脉冲型接口的码盘；所述脉冲型接口的码盘包括差分脉冲型或单端脉冲型。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：当所述码盘接口所接的码盘为单端信号的脉冲型接口的码盘时，在滤波前通过上拉电阻与下拉电阻将所述脉冲型接口的负端码盘信号固定在2.5V电平。

4.根据权利要求1所述的方法，其特征在于，所述对码盘接口输入的码盘信号进行滤波处理的步骤包括：

通过Π型滤波器、电容以及电阻构成的信号滤波网络进行滤波。

5.根据权利要求1所述的方法，其特征在于，对经过电平转换后的码盘信号进行解析的步骤包括：

利用FPGA进行码盘接口协议的解析，然后利用数据地址总线将解析出的码盘信息传递给DSP，由DSP进行电机闭环的计算。

6.一种可识别多种类型的码盘的系统，其特征在于，所述系统包括：

码盘接口模块，用于接收所述码盘的码盘信号，根据所述码盘的类型来选择所述码盘接口模块中的码盘接口的不同端口；

滤波模块，用于对码盘接口输入的码盘信号进行滤波处理；

转换模块，用于对经过滤波后的码盘信号进行电平转换；

解析模块，用于对经过电平转换后的码盘信号进行解析。

7.根据权利要求6所述的系统，其特征在于，所述码盘接口可接的码盘包括全双工485、422接口的码盘，半双工485、422接口的码盘或脉冲型接口的码盘；所述脉冲型接口的码盘包括差分脉冲型或单端脉冲型。

8.根据权利要求6所述的系统，其特征在于，所述滤波模块包括上拉电阻和下拉电阻，当根据所述码盘的类型选择的是单端信号的脉冲型接口时，通过所述上拉电阻与所述下拉电阻将所述的脉冲型接口的负端码盘信号固定在2.5V电平。

9.根据权利要求6所述的系统，其特征在于，所述滤波模块进一步包括Π型滤波器、电容和电阻；通过所述Π型滤波器、电容以及电阻构成的信号滤波网络进行滤波。

10.根据权利要求6所述的系统，其特征在于，所述解析模块包括FPGA单元以及DSP单元，利用FPGA进行码盘接口协议的解析，然后利用数据地址总线将解析出的码盘信息传递给DSP，由DSP进行电机闭环的计算。