CN106547240A - 一种端口采样率可独立配置的就地化采集与控制公用终端及方法 - Google Patents

Abstract

本发明公开了一种端口采样率可独立配置的就地化采集与控制公用终端及方法，为不同类型保护控制装置提供相互独立解耦的采样值，每组采样回路按照各自独立的采样率进行同步采样，每组采样值通过对应的网络端口发送并共享。不同采集与控制公用终端之间的采样中断与同步基于同源的对时报文、并通过整秒等间隔均分控制与守时来实现，不依赖外部时钟，保证采样稳定可靠。

Description

一种端口采样率可独立配置的就地化采集与控制公用终端及 方法

技术领域

本发明属于电力系统自动化领域，涉及一种就地化安装电力二次设备，具体涉及一种端口采样率可独立配置的就地化采集与控制公用终端及方法。

背景技术

随着计算机、微电子技术在电力行业应用的不断发展，以及电力二次设备制造水平的提高，变电站电力二次设备逐渐从控制室内集中组屏式安装向户外一次设备就地化安装的方向发展。就地化安装的电力二次设备包括继电保护、测控、合并单元与智能终端，这些设备采用光纤环网进行通信，变电站一次、二次设备状态信息在同一网络上传输，数据实现了充分共享。

保护控制设备针对不同的应用场合对模拟量采样有不同的采样率需求，如线路保护装置每周波(工频)24点采样即可满足要求，变压器、母线保护装置一般则采用更高的采样率(例如：每周波40点采样)来提高励磁涌流、CT饱和判别的灵敏度。测控装置要求工频每周波80点采样。以往合并单元与保护控制设备之间为点对点连接关系，为满足不同二次设备的不同应用需求，采用固定采样率每周波80点的方法完成模拟量采样，通过光纤将采样值传输到保护控制装置，保护控制装置接收到原始采样值后通过重采样环节计算得到本装置需要的采样值。

目前智能变电站合并单元的采样同步基于外部GPS/BDS对时源实现，各合并单元均接入同源的秒脉冲对时信号，并在秒脉冲发生时刻开始采样，以达到不同合并单元之间采样同步的目的。这种采样同步机制的问题是：1)保护装置必须要重采样，增加了装置的处理能力需求；2)当GPS/BDS对时失去或不稳定情况下，合并单元的采样时刻易受到影响而出现异常，可能影响保护控制装置的性能，甚至造成保护控制设备退出运行或不正确动作，进而威胁电力系统的安全运行。

发明内容

针对上述问题，本发明提出一种端口采样率可独立配置的就地化采集与控制公用终端，适用于就地化、无防护安装的环境场合，通过共享终端的数据采集与执行功能，并根据不同保护控制设备应用要求提供与之匹配的采样率数据，减轻保护控制装置重采样的计算负担，简化保护装置的软件设计，提高可靠性，同时数据采样同步不依赖外部GPS/BDS对时源，各数据环路互不影响，进一步提高保护控制装置及系统的可靠性。

实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

一种端口采样率可独立配置的就地化采集与控制公用终端，其特征在于：包括ADC采样模块、微处理器芯片、FPGA芯片和控制信号输出端口；所述ADC采样模块和微处理器芯片的数据传输端分别与FPGA芯片的数据传输端相连；所述微处理器芯片还与控制信号输出端口相连；所述ADC采样模块的输入端口和控制信号输出端口均用于与被采集和控制的设备相连；

所述微处理器芯片用于管理和配置FPGA芯片，还用于检测控制信号输出端口的电流，对开出结果进行实时记录；

所述FPGA芯片包括采样时刻等间隔均分模块、重采样模块和网络数据端口模块；所述采样时刻等间隔均分模块用于根据来自环网网络或者组网网络中的主机的采样率进行采样时刻的等间隔均分控制形成新的采样率，并使得ADC采样模块按照新的采样率进行采样；所述重采样模块用于根据来自环网网络或者组网网络中的主机的采样率对ADC采样模块采样到的数据进行重新数字插值计算处理后利用网络数据端口模块发送出去。

进一步地，所述网络数据端口模块包括双向以太环网端口和/或共用组网端口；所述双向环网端口包括存储转发模块、HSR(IEC62439-3)协议处理模块、SV报文延时测量模块、内部计算时延模块、对时同步报文传输模块；所述共用组网端口包括报文优先级控制模块、点对点报文同步模块、IEC61588对时模块。

进一步地，所述ADC采样模块为多组独立的ADC采样回路或者共用ADC采样回路。

进一步地，所述采样时刻等间隔均分模块经过以下步骤产生同步采样脉冲：

步骤一、利用晶振每秒测量一次主机发送的秒脉冲的周期T_pps与采集与控制公用终端生成的同步采样脉冲的周期的同步误差ΔE；

步骤二、使用主机发送的秒脉冲的周期值T_pps与同步误差ΔE的代数和对主机的采样率f作除法运算，公式如下：

式中±符号的取舍由ΔE决定，当ΔE<T/2，取+，否则取-，运算得到的商作为同步采样脉冲的基准周期T，余数R作为基准周期T的补偿值；

步骤三、将1秒均匀分成R个区间，除每个区间的最后一个同步采样脉冲的周期为T加1个晶振周期外，其余的同步采样脉冲周期均为T。

进一步地，所述重采样模块包括以下步骤：

步骤一、重采样模块根据主机的采样率确定定时发送时刻序列T_i；

步骤二、在ADC采样模块采集时刻同时记录控制信号的晶振计数值(T)；

步骤三、ADC采样模块将采集到数据和对应的晶振计数值放入数据缓冲池(D,T)；

步骤四、重采样模块根据该次发送时刻T_n确定重采样时刻为T_n-1；

步骤五、重采样模块在采样数据出现时，根据T_n-1查找相邻的原始数据(D₁,T₁),(D₂,T₂)，使得T_n-1处于T₁、T₂区间之间，其中，D₁为先采样数据；

步骤六、重采样模块根据下面公式进行发送数据计算：

D_n＝D₁+(D₁-D₀)*(T_n-1-T₀)/(T₁-T₀)；

步骤七、重采样模块计算发送数据的实际延时：

T_d＝T_n-T_n-1+T_s；

其中：T_d为发送时数据与一次系统信号的延时，T_n为采样数据报文实际输出时刻，T_n-1为采集数据对应的发送时刻，T_s为硬件采样低通时刻；

步骤八、重采样模块将采样数据及采样数据延时提供给网络数据端口模块发送使用。

一种端口采样率可独立配置的就地化采集与控制公用终端的采样和控制方法，包括以下步骤：

步骤一、利用微处理器芯片对FPGA芯片进行配置，设置相关参数；

步骤二、由至少一个环网网络和/或组网网络中的主机在设定的时刻发出对时报文和采样率，采集与控制公用终端记录对时报文到达时刻，并从对时报文中获得帧传输校正域值，推测出主机的秒脉冲发生时刻，根据对时报文中包含的传输路径时延信息和FPGA芯片本身的计算时延计算出采样同步的起始时刻，产生与主机同步的等效秒脉冲，用于实现采样同步；

步骤三、FPGA芯片中的采样时刻等间隔均分模块每秒测量一次主机的秒脉冲的周期以及采集与控制公用终端生成的同步采样脉冲的同步误差，根据主机发出来的采样率计算出同步采样脉冲的周期，在1秒时间内调整同步采样脉冲与秒脉冲同步并且在秒脉冲之间等间隔分布形成新的采样率，ADC采样模块在步骤二中得到的采样同步的起始时刻按照新的采样率进行采样，采集到的数据在FPGA芯片内形成数据缓冲池；

步骤四、FPGA芯片中重采样模块根据各主机发出来的采样率确定定时发送序列时刻并与主机同步，并根据当前发送时刻确定重采样时刻，根据重采样时刻查找数据缓冲池中相邻两点采样数据，使得重采样时刻处于两采样时刻之间，并根据该两点数据和发送时刻采用线性插值对发送时刻数据分别进行重采样，并计算实际发送时刻与数据原始信号之间的延时，重采样后的数据分别组成相应的SV报文经对应的网络数据端口模块发送出去；

步骤五、微处理器芯片发出开出执行信号给被采集和控制的设备，并实时监测控制信号输出端口的开入变位以及跳闸电流，对开出结果进行实时记录。

所述步骤四中，重采样后的数据分别组成相应的SV报文经对应的网络数据端口模块通过广播或者组播等间隔地发送到组网网络中。

一种端口采样率可独立配置的就地化采集与控制公用终端的免配置的方法，包括以下步骤：

步骤一、终端源MAC厂内预设置，在工程应用时，根据支路号并通过厂家调试口来设置MAC源地址，其中，主变保护、母线保护的子机号相互独立；

步骤二、对于SV/GOOSE报文的发送，标准化发送虚端子，固定发送端口，发送组播地址根据源MAC地址的部份自动生成，IED名称采用缺省IED名称+源MAC地址后两位自动生成SV/GOOSE报文的APPID根据组播地址的后两位自动生成，AppID、GOCBref、DatSet以及SvID根据IED名称自动生成，根据1A/5A转换成标幺值，一、二次变比由接收端来设置；

步骤三、对于GOOSE报文的接收，采集与控制公用终端固定发送数据集、固定接收的虚端子，在终端中预设接收组播地址，AppID、GOCBref、DatSet部份参数不再判断，无需设置。

本发明的有益效果：

1)本发明便于同时对接对采样率有不同要求的保护控制装置，简化变电站工程设计、施工复杂度。

2)本发明采样同步策略不依赖于外部GPS/BDS对时，提高了保护装置的可靠性。

3)本发明简化保护控制装置的软件设计，做到免配置管理和更换式检修的运维便利性，进一步提高保护装置的运行可靠性。

附图说明

图1为本发明一种实施例的独立ADC采样回路后通过不同端口发送数据的结构示意图；

图2为本发明一种实施例的共享同一ADC硬件采样回路后再经重采样后通过不同端口发送数据的示意图；

图3为本发明一种实施例的微处理器芯片与FPGA芯片的结构示意图；

图4为本发明一种实施例的双向环网端口的结构示意图；

图5为本发明一种实施例的同步时序图；

图6为本发明一种实施例的根据采样率进行采样时刻的等间隔均分控制的示意图；

图7为本发明一种实施例的采样值基于SV报文的格式从网络端口以广播或组播方式发送示意图；

图8为本发明一种实施例的微处理器芯片检测控制信号输出端口的电流的原理示意图；

图9为包括多个采集与控制公用终端的环网网络结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面结合附图对本发明的应用原理作详细的描述。

一种端口采样率可独立配置的就地化采集与控制公用终端，包括ADC采样模块、微处理器芯片、FPGA芯片和控制信号输出端口；所述ADC采样模块和微处理器芯片的数据传输端分别与FPGA芯片的数据传输端相连；所述微处理器芯片还与控制信号输出端口相连；所述ADC采样模块的输入端口和控制信号输出端口均用于与被采集和控制的设备相连；控制信号输出端口还与FPGA芯片相连；

所述微处理器芯片用于管理和配置FPGA芯片，其通过管理接口对FPGA芯片的功能进行配置(如图3所示)；还用于检测控制信号输出端口的电流，对开出结果进行实时记录；

所述FPGA芯片包括采样时刻等间隔均分模块、重采样模块和网络数据端口模块；所述采样时刻等间隔均分模块用于根据来自环网网络或者组网网络中的主机的采样率进行采样时刻的等间隔均分控制形成新的采样率，并使得ADC采样模块按照新的采样率进行采样；所述重采样模块用于根据接收到的主机的采样率对ADC采样模块采样到的数据进行重新数字插值计算处理后利用网络数据端口模块发送出去。

如图2所示，在本发明的一种实施例中，所述ADC采样模块为共用ADC采样回路，即只有一个ADC采用回路，当ADC采用回路采样回路采集数据后，采集的数据在FPGA芯片内部形成数据缓冲池，由FPGA芯片内部的重采样模块对其进行重采样，重采样后分别组成相应的SV报文经对应的网络数据端口发送出去；如图1所示，在本发明的其他实施例中，所述ADC采样模块包括多组独立的ADC采样回路，每组ADC采样回路用于接入一个电气间隔的模拟量。

如图4所示，在本发明的优选实施例中，所述网络数据端口模块包括双向以太环网端口和/或共用组网端口；所述双向环网端口包括存储转发模块、HSR协议处理模块、SV报文延时测量模块(用于计算报文的传输时延)、内部计算时延模块(用于计算FPGA芯片本身的计算时延)、对时同步报文传输模块，其中HSR协议处理模块、SV报文延时测量模块、内部计算时延模块、对时同步报文传输模块均与存储转发模块相连，图4中的特殊报文处理模块包括SV报文延时测量模块、内部计算时延模块、对时同步报文传输模块；所述共用组网端口包括报文优先级控制模块、点对点报文同步模块、IEC61588对时模块。优选地，所述网络数据端口模块包括多组双向以太环网端口和多种共用组网端口，且各端口在FPGA内部采用并行运行方式的模块实现，各模块之间无物理连接，互不影响、互相解耦，分别用于形成多个以太环网和多个星型网络。

在本发明的一种实施例中，所述采样时刻等间隔均分模块经过以下步骤产生同步采样脉冲：

步骤一、利用晶振每秒测量一次主机发送的秒脉冲的周期T_pps与采集与控制公用终端生成的同步采样脉冲的周期的同步误差ΔE；

步骤二、使用主机发送的秒脉冲(即主机发送对时报文脉冲)的周期值T_pps与同步误差ΔE的代数和对主机的采样率f作除法运算，公式如下：

式中±符号的取舍由ΔE决定，当ΔE<T/2，取+，否则取-；运算得到的商作为同步采样脉冲的基准周期T，余数R作为周期补偿值；

步骤三、将1秒均匀分成R个区间，除每个区间的最后一个同步采样脉冲的周期为T加1个晶振周期外，其余的同步采样脉冲周期均为T。

在本发明的一种实施例中，所述重采样模块，包括以下步骤：

步骤一、重采样模块根据主机的采样频率确定定时发送时刻序列T_i(根据主机采样率均分并与主机同步)；

步骤二、ADC采样模块在采集时刻记录控制信号晶振计数值(T)；

步骤三、ADC采样模块将采集到数据和对应晶振计数值放入数据缓冲池(D,T)；

步骤四、重采样模块根据该次发送时刻T_n确定重采样时刻为T_n-1；

步骤五、重采样模块在采样数据出现时，根据T_n-1查找相邻的原始数据(D₁,T₁),(D₂,T₂)，使得T_n-1处于T₁、T₂区间之间，其中，D₁为先采样数据；

步骤六、重采样模块根据下面公式进行发送数据计算；

D_n＝D₁+(D₁-D₀)*(T_n-1-T₀)/(T₁-T₀)；

步骤七、重采样模块计算发送数据的实际延时；

T_d＝T_n-T_n-1+T_s；

其中：T_d为发送时数据与一次系统信号的延时，T_n为采样数据报文实际输出时刻，T_n-1为采集数据对应的发送时刻，T_s为硬件采样低通时刻；

步骤八、重采样模块将采样数据及采样数据延时提供给网络数据端口模块发送使用；

一种端口采样率可独立配置的就地化采集与控制公用终端的采样和控制方法，包括以下步骤：

步骤一、利用微处理器芯片对FPGA芯片进行配置，设置相关参数；

步骤二、在本发明的一种实施例中，如图9所示，为了实现环网网络或者组网网络中所有采集与控制公用终端的采样同步，由至少一个环网网络和/或组网网络中的主机(设备)在设定的时刻发出对时报文和采样率，各个节点上的采集与控制公用终端的FPGA芯片中的网络数据端口模块接收到各主机发出的对时报文和采样率后，记录对时报文到达时刻，并从对时报文中获得帧传输校正域值，推测出对时主机的秒脉冲发生时刻，产生与主机同步的等效秒脉冲，用于采样同步，采集与控制公用终端使用本地晶振在MAC识别出对时报文时刻开始计时，当计时时间分别达到T_S-t_r、T_S-t_r'、T_S-t_r”、……，产生等效秒脉冲。同步时序图见图5，图5中：T_m为主机本地晶振计时1s的计数值；T_S为从机本地晶振计时1s的计数值；t_r为本节点(即本采集与控制公用终端)发送延时、驻留时间、路径延时之和；

步骤三、FPGA芯片中的采样时刻等间隔均分模块根据主机发出来的采样率，每秒测量一次秒脉冲的周期以及同步采样脉冲的同步误差，计算出同步采样脉冲的周期，在1秒时间内调整同步采样脉冲与秒脉冲同步并且在秒脉冲之间等间隔分布。ADC采样模块在步骤二中得到的采样同步的起始时刻按照新的采样率进行采样，具体过程见图6；实现跟随各主机的采样率进行同步采样和采集与控制公用终端上的ADC采样模块中的每组ADC采样回路的采样率可以通过网络数据端口模块中的双向以太环网端口或者共用组网端口来任意配置；采集到的数据在FPGA芯片内形成数据缓冲池；

步骤四、FPGA芯片中重采样模块根据各主机发出来的采样率对数据缓冲池中的数据分别进行重采样，重采样后的数据分别组成相应的SV报文经对应的网络数据端口模块发送出去，包括以下步骤：

(1)、重采样模块根据主机采样频率确定定时发送时刻序列T_i(根据主机采样率均分并与主机同步)；

(2)ADC采样模块在采集时刻记录控制信号晶振计数值(T)；

(3)、ADC采样模块将采集到数据和对应晶振计数值放入数据缓冲池(D,T)；

(4)、重采样模块根据确定重采样时刻，根据该次发送时刻T_n确定重采样时刻为T_n-1；

(5)、重采样模块在采样数据出现时，根据T_n-1查找相邻的原始数据(D₁,T₁),(D₂,T₂)，使得T_n-1处于T₁、T₂区间之间，其中，D₁为先采样数据；

(6)、重采样模块根据下面公式进行发送数据计算；

D_n＝D₁+(D₁-D₀)*(T_n-1-T₀)/(T₁-T₀)；

(7)、重采样模块计算发送数据的实际延时；

T_d＝T_n-T_n-1+T_s；

其中：T_d为发送时数据与一次系统信号的延时，T_n为采样数据报文实际输出时刻，T_n-1为采集数据对应的发送时刻，T_s为硬件采样低通时刻；

(8)、重采样模块将采样数据及采样数据延时提供给网络数据端口模块发送使用，具体见图8；

步骤五、微处理器芯片发出开出执行信号给被采集和控制的设备，并实时监测控制信号输出端口的开入变位以及跳闸电流，对开出结果进行实时记录，具体见图7。

进一步地，所述步骤四中，重采样后的数据分别组成相应的SV报文经对应的网络数据端口模块通过广播或者组播等间隔地发送到组网网络中。

采集与控制公用终端的软件程序及配置均通过程序固化，真正实现免配置管理，终端实现更换式检修。终端免配置的实现方法是：

步骤一、终端源MAC厂内预设置，在工程应用时，根据支路号并通过厂家调试口来设置MAC源地址，其中，主变保护、母线保护的子机号相互独立；

步骤二、对于SV/GOOSE报文的发送，标准化发送虚端子，固定发送端口，发送组播地址根据源MAC地址的部份自动生成，IED名称采用缺省IED名称+源MAC地址后两位自动生成SV/GOOSE报文的APPID根据组播地址的后两位自动生成，AppID、GOCBref、DatSet以及SvID根据IED名称自动生成，根据1A/5A转换成标幺值，一、二次变比由接收端来设置；

步骤三、对于GOOSE报文的接收，采集与控制公用终端固定发送数据集、固定接收的虚端子，在终端中预设接收组播地址，AppID、GOCBref、DatSet部份参数不再判断，无需设置。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (8)

1.一种端口采样率可独立配置的就地化采集与控制公用终端，其特征在于：包括ADC采样模块、微处理器芯片、FPGA芯片和控制信号输出端口；所述ADC采样模块和微处理器芯片的数据传输端分别与FPGA芯片的数据传输端相连；所述微处理器芯片还与控制信号输出端口相连；所述ADC采样模块的输入端口和控制信号输出端口均用于与被采集和控制的设备相连；

所述微处理器芯片用于管理和配置FPGA芯片，还用于检测控制信号输出端口的电流，对开出结果进行实时记录；

所述FPGA芯片包括采样时刻等间隔均分模块、重采样模块和网络数据端口模块；所述采样时刻等间隔均分模块用于根据来自环网网络或者组网网络中的主机的采样率进行采样时刻的等间隔均分控制形成新的采样率，并使得ADC采样模块按照新的采样率进行采样；所述重采样模块用于根据来自环网网络或者组网网络中的主机的采样率对ADC采样模块采样到的数据进行重新数字插值计算处理后利用网络数据端口模块发送出去。

2.根据权利要求1所述的一种端口采样率可独立配置的就地化采集与控制公用终端，其特征在于：所述网络数据端口模块包括双向以太环网端口和/或共用组网端口；所述双向环网端口包括存储转发模块、HSR(IEC62439-3)协议处理模块、SV报文延时测量模块、内部计算时延模块、对时同步报文传输模块；所述共用组网端口包括报文优先级控制模块、点对点报文同步模块、IEC61588对时模块。

3.根据权利要求1所述的一种端口采样率可独立配置的就地化采集与控制公用终端，其特征在于：所述ADC采样模块为多组独立的ADC采样回路或者共用ADC采样回路。

4.根据权利要求1所述的一种端口采样率可独立配置的就地化采集与控制公用终端，其特征在于：所述采样时刻等间隔均分模块经过以下步骤产生同步采样脉冲：

步骤一、利用晶振每秒测量一次主机发送的秒脉冲的周期T_pps与采集与控制公用终端生成的同步采样脉冲的周期的同步误差ΔE；

步骤二、使用主机发送的秒脉冲的周期值T_pps与同步误差ΔE的代数和对主机的采样率f作除法运算，公式如下：

$T=\frac{T_{pps}\&PlusMinus;\mathrm{\&Delta;}E}{f}$

式中±符号的取舍由ΔE决定，当ΔE<T/2，取+，否则取-，运算得到的商作为同步采样脉冲的基准周期T，余数R作为基准周期T的补偿值；

步骤三、将1秒均匀分成R个区间，除每个区间的最后一个同步采样脉冲的周期为T加1个晶振周期外，其余的同步采样脉冲周期均为T。

5.根据权利要求1所述的一种端口采样率可独立配置的就地化采集与控制公用终端，其特征在于：所述重采样模块包括以下步骤：

步骤一、重采样模块根据主机的采样率确定定时发送时刻序列T_i；

步骤二、在ADC采样模块采集时刻同时记录控制信号的晶振计数值(T)；

步骤三、ADC采样模块将采集到数据和对应的晶振计数值放入数据缓冲池(D,T)；

步骤四、重采样模块根据该次发送时刻T_n确定重采样时刻为T_n-1；

步骤五、重采样模块在采样数据出现时，根据T_n-1查找相邻的原始数据(D₁,T₁),(D₂,T₂)，使得T_n-1处于T₁、T₂区间之间，其中，D₁为先采样数据；

步骤六、重采样模块根据下面公式进行发送数据计算：

D_n＝D₁+(D₁-D₀)*(T_n-1-T₀)/(T₁-T₀)；

步骤七、重采样模块计算发送数据的实际延时：

T_d＝T_n-T_n-1+T_s；

其中：T_d为发送时数据与一次系统信号的延时，T_n为采样数据报文实际输出时刻，T_n-1为采集数据对应的发送时刻，T_s为硬件采样低通时刻；

步骤八、重采样模块将采样数据及采样数据延时提供给网络数据端口模块发送使用。

6.根据权利要求1～5中任一项所述的一种端口采样率可独立配置的就地化采集与控制公用终端的采样和控制方法，其特征在于，包括以下步骤：

步骤一、利用微处理器芯片对FPGA芯片进行配置，设置相关参数；

步骤二、由至少一个环网网络和/或组网网络中的主机在设定的时刻发出对时报文和采样率，采集与控制公用终端记录对时报文到达时刻，并从对时报文中获得帧传输校正域值，推测出主机的秒脉冲发生时刻，根据对时报文中包含的传输路径时延信息和FPGA芯片本身的计算时延计算出采样同步的起始时刻，产生与主机同步的等效秒脉冲，用于实现采样同步；

步骤三、FPGA芯片中的采样时刻等间隔均分模块每秒测量一次主机的秒脉冲的周期以及采集与控制公用终端生成的同步采样脉冲的同步误差，根据主机发出来的采样率计算出同步采样脉冲的周期，在1秒时间内调整同步采样脉冲与秒脉冲同步并且在秒脉冲之间等间隔分布形成新的采样率，ADC采样模块在步骤二中得到的采样同步的起始时刻按照新的采样率进行采样，采集到的数据在FPGA芯片内形成数据缓冲池；

步骤四、FPGA芯片中重采样模块根据各主机发出来的采样率确定定时发送序列时刻并与主机同步，并根据当前发送时刻确定重采样时刻，根据重采样时刻查找数据缓冲池中相邻两点采样数据，使得重采样时刻处于两采样时刻之间，并根据该两点数据和发送时刻采用线性插值对发送时刻数据分别进行重采样，并计算实际发送时刻与数据原始信号之间的延时，重采样后的数据分别组成相应的SV报文经对应的网络数据端口模块发送出去；

步骤五、微处理器芯片发出开出执行信号给被采集和控制的设备，并实时监测控制信号输出端口的开入变位以及跳闸电流，对开出结果进行实时记录。

7.根据权利要求6所述的一种端口采样率可独立配置的就地化采集与控制公用终端的采样和控制方法，其特征在于：所述步骤四中，重采样后的数据分别组成相应的SV报文经对应的网络数据端口模块通过广播或者组播等间隔地发送到组网网络中。

8.根据权利要求1～5中任一项所述的一种端口采样率可独立配置的就地化采集与控制公用终端的免配置的方法，其特征在于，包括以下步骤：

步骤一、终端源MAC厂内预设置，在工程应用时，根据支路号并通过厂家调试口来设置MAC源地址，其中，主变保护、母线保护的子机号相互独立；

步骤二、对于SV/GOOSE报文的发送，标准化发送虚端子，固定发送端口，发送组播地址根据源MAC地址的部份自动生成，IED名称采用缺省IED名称+源MAC地址后两位自动生成SV/GOOSE报文的APPID根据组播地址的后两位自动生成，AppID、GOCBref、DatSet以及SvID根据IED名称自动生成，根据1A/5A转换成标幺值，一、二次变比由接收端来设置；

步骤三、对于GOOSE报文的接收，采集与控制公用终端固定发送数据集、固定接收的虚端子，在终端中预设接收组播地址，AppID、GOCBref、DatSet部份参数不再判断，无需设置。