CN106546912B - 一种应用相关型fpga自动化测试配置方法 - Google Patents
一种应用相关型fpga自动化测试配置方法 Download PDFInfo
- Publication number
- CN106546912B CN106546912B CN201610895371.XA CN201610895371A CN106546912B CN 106546912 B CN106546912 B CN 106546912B CN 201610895371 A CN201610895371 A CN 201610895371A CN 106546912 B CN106546912 B CN 106546912B
- Authority
- CN
- China
- Prior art keywords
- path
- resource
- tested
- test
- pip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明属于FPGA技术领域,提供一种应用相关型FPGA自动化测试配置方法;该方法首先建立应用相关型配置物理坐标模型;然后根据待测FPGA芯片的完整资源和应用电路配置资源,对FPGA芯片的应用电路配置进行切分操作,得到待测资源列表和冗余资源列表;再根据待测资源列表,列出所有待测试路径,根据自动化配置算法在冗余资源中确定每条待测试路径的最优测试路径;直到所有待测资源均配置对应的最优测试路径,为所有最优测试路径添加激励响应回收模块,得到最终测试配置并生成测试覆盖率报告。本发明充分使用冗余资源,在不破坏应用电路配置的基础上仅一次配置完成测试,最大化地提升了测试效率,且测试配置和应用电路配置共存,实现应用相关型FPGA在线测试。
Description
技术领域
本发明属于FPGA技术领域,具体涉及一种应用相关型FPGA自动化测试配置方法。
背景技术
FPGA(Field Programmable Gate Array)现场可编程门阵列,是一种高集成大规模的可编程电子器件,因其具有可重复编程,开发周期短等优点,FPGA被广泛应用于电路设计验证,消费电子,航空航天等诸多领域。然而随着FPGA集成度和复杂性的迅速提高,芯片发生故障的概率就会增大,在很多可靠性和稳定性要求较高的领域,FPGA测试成了不可或缺的环节。
根据测试面向的对象不同,可以将FPGA的测试分为应用相关型和应用无关型。应用无关型FPGA测试是面向FPGA芯片生产厂商,是针对出厂的芯片做资源覆盖性测试;应用相关型FPGA测试是面向用户的,FPGA在具体的开发使用中进行的测试。与应用无关的FPGA测试相比,应用相关的FPGA测试,其内部待测试资源是确定的,所以测试针对性更强,测试时间更短,效率更高。对实际工作状态下的FPGA进行应用相关型测试,可以及时的发现故障,定位故障并进行修复,所以应用相关型的FPGA测试将受到越来越高的重视。
目前,应用相关型的FPGA测试研究已经取得了很多成果,也提出了一些测试模型和测试方法。文献(A Multi-Configuration Strategy for an Application DependentTesting of FPG As)和文献(Application-Dependent Testing of FPGAs)提出了多次配置的策略,将应用电路的互联资源和逻辑资源的测试分开,测试配置次数较多。文献(Single-configuration fault detection in application dependent testing offield programmable gate array interconnects)和文献(Scalable Application-Dependent Diagnosis of Interconnects of SRAM-based FPGAs)提出了一种新的查找表编程测试方法。文献(面向应用的FPGA的延时故障测试方法及系统[P],发明专利,CN101581762A,2009-11-18)是基于应用电路关键路径,对电路的延时故障进行测试,因而测试配置次数很多。文献(基于冗余互联资源的FPGA单粒子翻转软错误检测方法[P],发明专利,CN104699571A,20150610)采用冗余互联资源对应用电路的线路进行复制,通过终点的比较电路得出测试结果,该方法在测试时同时使用了应用电路的逻辑资源和冗余互联资源;在生成复制线路时使用了广度搜索算法。上述所有方法都有一个共同的局限性,就是测试配置会改变原来电路的结构或者功能,测试配置和应用电路不能共存,也就不能满足在线测试的要求。
发明内容
本发明的目的在于针对现有技术的缺陷,提供一种高效率自动化的应用相关型FPGA测试配置方法;该方法完全采用FPGA内部冗余资源包括冗余互联资源和冗余逻辑资源,自动化的生成测试配置,使得测试配置和应用电路共存,从而实现应用相关型FPGA在线测试,且大大提升测试效率。
为实现上述目的,本发明采用的技术方案为:
一种应用相关型FPGA自动化测试配置方法,其特征在于,包括下述步骤:
步骤1、根据待测FPGA芯片的开关盒结构,建立FPGA的IR模型:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间只通过开关盒中的PIP建立连接,所有layer构成了点集,PIP的连接关系作为边集,建立IR模型;
步骤2、在IR模型的基础上,根据开关盒的物理位置信息,为每个layer添加物理坐标值,将带有物理坐标的IR模型扩展到整个待测FPGA芯片,建立应用相关型配置物理坐标模型;
步骤3、根据待测FPGA芯片的完整资源和应用电路配置资源,对FPGA芯片的应用电路配置进行切分操作,得到待测资源列表和冗余资源列表;
步骤4、基于步骤3得到的待测资源列表,列出所有待测试路径,根据自动化配置算法在冗余资源中确定每条待测试路径的最优测试路径;
步骤5、重复步骤4,直到所有待测资源均配置对应的最优测试路径,为所有最优测试路径添加激励响应回收模块,得到最终测试配置并生成测试覆盖率报告。
进一步的,所述步骤3中切分操作具体为:将包含芯片完整资源的文件和应用电路配置资源的文件进行自动化分析,确定已用资源的位置信息、互联资源的连接信息,生成待测资源列表;将芯片完整资源文件中的已用资源剔除,统计并生成冗余资源列表。
进一步的,所述步骤4具体为:根据待测资源列表,列出所有待测试路径,顺序抽取待测试路径,在冗余资源列表中找到每条待测试路径的所有可布通路径,若可布通路径不存在则结束,否则依据以下三条准则选取最优测试路径:
准则1:选择起始PIP到终点PIP距离D最短的路径;
准则2:可布通路径中PIP资源出现冲突时使用拥挤度B分配策略;
准则3:路径距离D和拥挤度B相同时选择可连通值R最大的路径。
更进一步,上述自动化配置算法的具体步骤为:
Step.1对每条待测试路径的可布通路径,计算D,R,B值并生成列表;
Step.2遍历抽取一条待测试路径选择其可布通路径中路径距离D最短的路径,判断该最短路径中每个PIP的B值是否为1:
若为1则进一步判断该路径中R是否最大,若是选择该路径作为当前待测试路径的测试路径转Step.5,若不是则转Step.2;
否则转Step.3;
Step.3判断该PIP是否为其他待测试路径必需PIP,若是则转Step.4,否则占用该PIP的待测试路径中R最大的路径占有该PIP资源并完成配置,并转Step.5;
Step.4判断该PIP是否被多条待测试路径所必需,若是则占用该PIP的待测试路径中R最大的路径占有该PIP资源并完成配置,转Step.5,否则该唯一必需待测试路径得到该PIP资源并完成配置转Step.5;
Step.5刷新待测试路径和其对应的可布通路径D,R,B值列表,转Step.6;
Step.6判断是否所有待测试路径都被遍历,若是则生成所有测试路径并结束,否则转Step.2。
本发明的有益效果:
1、本发明除了模型的建立,后续的整个步骤都是由程序自动化来完成,包括程序自动化的对比芯片完整资源和应用电路配置资源生成可布通路径,根据配置算法自动生成测试路径,以及自动的生成激励响应回收模块,最终完成自动测试配置,所以测试效率高。
2、本发明充分使用冗余资源,在不破坏应用电路配置的基础上仅一次配置完成测试,最大化地提升了测试效率,且测试配置和应用电路配置共存,当应用电路出现故障时,可以启动测试步骤进行故障的定位和诊断,并不需要重新下载配置到FPGA,从而实现应用相关型FPGA在线测试。
3、本发明并不针对特定FPGA或固定的应用配置,能够用于SRAM型的FPGA测试,通用性好,方便移植。
附图说明
图1为本发明建立应用相关型配置物理坐标模型图。
图2为本发明应用相关型FPGA自动化测试配置方法流程图。
图3为本发明应用相关型配置算法流程图。
具体实施方式
下面结合具体实施例和附图对本发明做进一步详细说明。
本实施例中应用相关型FPGA自动化测试配置方法,其流程图如图2所示,具体包括以下步骤:
步骤1、根据具体FPGA芯片的开关盒结构,建立该FPGA的IR模型:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间仅通过开关盒中的PIP才能建立连接,所有的layer构成了点集V,其中包含n个layer点,依次命名为IR_1、IR_2、IR_3、...、IR_n,PIP的连接关系构成了边集E,建立IR模型;
步骤2、基于步骤1得到的IR模型,根据开关盒的物理位置信息,为每个layer点添加物理坐标值,将带有物理坐标的IR模型扩展到整个FPGA芯片上,建立应用相关型配置物理坐标模型;其模型如图1所示,模型中每条PIP有向边P的权值表示IR_i到IR_j有Di-j条路径可布通,用最大度Di-j表示;模型中(X,Y)表示在对应上layer点的物理坐标;
步骤3、根据具体芯片完整资源和应用电路配置资源,对FPGA的应用配置进行切分操作,将包含芯片完整资源的文件和应用电路资源的文件进行自动化分析,确定已用资源的位置信息,互联资源的连接信息,生成待测资源列表;将芯片完整资源文件中的已用资源剔除,统计并生成详尽的冗余资源列表;
步骤4、基于步骤3得到的待测资源列表,根据已用资源的位置信息和互联资源的连接信息列出所有完整的待测试路径,顺序抽取所有列出的待测试路径,在冗余资源列表中找到每条待测试路径的所有可布通路径,若可布通路径不存在则结束,否则依据以下三条准则选取最优的测试路径;
准则1:选择起始PIP到终点PIP距离D最短的路径;
准则2:可布通路径中PIP资源出现冲突时使用拥挤度B分配策略;
准则3:路径距离D和拥挤度B相同时选择可连通值R最大的路径;
步骤5、重复步骤4,直到所有待测试路径均配置有对应的测试路径,为所有测试路径添加激励响应回收模块,得到最终的测试配置文件;
步骤6、根据最终的测试配置文件和待测试路径统计生成测试覆盖率报告。
进一步说明的是:所述应用相关型物理坐标模型图是一个有向非负赋权图。所述芯片完整资源是待测FPGA芯片所有资源的集合,包括详尽的可编程互联资源信息、逻辑资源信息、IO资源以及块存储器等资源;应用电路资源是该应用电路配置的所有信息,包括应用电路使用的各类资源信息、布局布线信息等。所述待测试路径为应用电路的走线路径,由输出端到输入端完整路径上的所有PIP组成;可布通路径是以待测试路径的输入端为起点在冗余资源中搜索出来的路径,由多条路径组成以供后面选择最优路径;测试路径是待测试路径和可布通路径中以选择出来的最优路径拼接。
进一步说明本发明中所述自动化配置算法,其流程图如图3所示,其中:
路径距离D是每一条可布通路径从起点(X1,Y1)到终点(X2,Y2)跨越开关矩阵的个数,基于测试模型图将D表示为:D=∣X1-X2∣+∣Y1-Y2∣;
可连通值R表示在起点和终点之间可布通的路径的数量,值越大表示在起点和终点之间可用冗余资源越多;如果在终点d和起点t之间长度为L的路径个数为N,则可连通值R的计算公式为:
拥挤度B表示当前布线资源被测试路径占用的次数,可以取任意大于等于0的整数值,用来解决当多条路径对同一个PIP产生需求时,布线资源冲突问题;
具体包括以下步骤:
Step.1对每条待测试路径的可布通路径,计算D,R,B值并生成列表;
Step.2遍历抽取一条待测试路径选择其可布通路径中路径距离D最短的路径,判断该最短路径中每个PIP的B值是否为1:
若为1则进一步判断该路径中R是否最大,若是选择该路径作为当前待测试路径的测试路径转Step.5,若不是则转Step.2;
否则转Step.3;
Step.3判断该PIP是否为其他待测试路径必需PIP,若是则转Step.4,否则占用该PIP的待测试路径中R最大的路径占有该PIP资源并完成配置,并转Step.5;
Step.4判断该PIP是否被多条待测试路径所必需,若是则占用该PIP的待测试路径中R最大的路径占有该PIP资源并完成配置,转Step.5,否则该唯一必需待测试路径得到该PIP资源并完成配置转Step.5;
Step.5刷新待测试路径和其对应的可布通路径D,R,B值列表,转Step.6;
Step.6判断是否所有待测试路径都被遍历,若是则生成所有测试路径并结束,否则转Step.2。
所述响应回收模块是为所有测试路径提供测试结果回收,因为本发明的测试平台是基于位流回读的FPGA测试方法。上述实施例已经充分说明了本发明的必要技术内容,普通技术人员能够依据说明书加以实施,故不再赘述其他技术细节。
以上所述,仅为本发明的具体实施方式,本说明书中所公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换;所公开的所有特征、或所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以任何方式组合。
Claims (4)
1.一种应用相关型FPGA自动化测试配置方法,其特征在于,包括下述步骤:
步骤1、根据待测FPGA芯片的开关盒结构,建立FPGA的IR模型:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间只通过开关盒中的PIP建立连接,所有layer构成了点集,PIP的连接关系作为边集,建立IR模型;
步骤2、在IR模型的基础上,根据开关盒的物理位置信息,为每个layer添加物理坐标值,将带有物理坐标的IR模型扩展到整个待测FPGA芯片,建立应用相关型配置物理坐标模型;
步骤3、根据待测FPGA芯片的完整资源和应用电路配置资源,对FPGA芯片的应用电路配置进行切分操作,得到待测资源列表和冗余资源列表;
步骤4、基于步骤3得到的待测资源列表,列出所有待测试路径,根据自动化配置算法在冗余资源中确定每条待测试路径的最优测试路径;
步骤5、重复步骤4,直到所有待测资源均配置对应的最优测试路径,为所有最优测试路径添加激励响应回收模块,得到最终测试配置并生成测试覆盖率报告。
2.按权利要求1所述应用相关型FPGA自动化测试配置方法,其特征在于,所述步骤3中切分操作具体为:将包含芯片完整资源的文件和应用电路配置资源的文件进行自动化分析,确定已用资源的位置信息、互联资源的连接信息,生成待测资源列表;将芯片完整资源文件中的已用资源剔除,统计并生成冗余资源列表。
3.按权利要求1所述应用相关型FPGA自动化测试配置方法,其特征在于,所述步骤4具体为:根据待测资源列表,列出所有待测试路径,顺序抽取待测试路径,在冗余资源列表中找到每条待测试路径的所有可布通路径,若可布通路径不存在则结束,否则依据以下三条准则选取最优测试路径:
准则1:选择起始PIP到终点PIP距离D最短的路径;
准则2:可布通路径中PIP资源出现冲突时使用拥挤度B分配策略;
准则3:路径距离D和拥挤度B相同时选择可连通值R最大的路径。
4.按权利要求3所述应用相关型FPGA自动化测试配置方法,其特征在于,选取最优测试路径的具体步骤为:
Step.1对每条待测试路径的可布通路径,计算D,R,B值并生成列表;
Step.2遍历抽取一条待测试路径选择其可布通路径中路径距离D最短的路径,判断该最短路径中每个PIP的B值是否为1:
若为1则进一步判断该路径中R是否最大,若是则选择该路径作为当前待测试路径的测试路径转Step.5,若不是则转Step.2;
否则转Step.3;
Step.3判断该PIP是否为其他待测试路径必需PIP,若是则转Step.4,否则占用该PIP的待测试路径中R最大的路径占有该PIP资源并完成配置,并转Step.5;
Step.4判断该PIP是否被多条待测试路径所必需,若是则占用该PIP的待测试路径中R最大的路径占有该PIP资源并完成配置,转Step.5,否则该唯一必需待测试路径得到该PIP资源并完成配置转Step.5;
Step.5刷新待测试路径和其对应的可布通路径D,R,B值列表,转Step.6;
Step.6判断是否所有待测试路径都被遍历,若是则生成所有测试路径并结束,否则转Step.2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610895371.XA CN106546912B (zh) | 2016-10-14 | 2016-10-14 | 一种应用相关型fpga自动化测试配置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610895371.XA CN106546912B (zh) | 2016-10-14 | 2016-10-14 | 一种应用相关型fpga自动化测试配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106546912A CN106546912A (zh) | 2017-03-29 |
CN106546912B true CN106546912B (zh) | 2019-06-21 |
Family
ID=58368730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610895371.XA Active CN106546912B (zh) | 2016-10-14 | 2016-10-14 | 一种应用相关型fpga自动化测试配置方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106546912B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108241322B (zh) * | 2018-01-16 | 2020-08-04 | 电子科技大学 | 一种fpga互联资源的优化配置生成方法 |
CN113295990B (zh) * | 2021-07-26 | 2021-10-01 | 中科亿海微电子科技(苏州)有限公司 | 一种生成fpga可行性测试路径的方法、系统、介质及设备 |
CN117783841A (zh) * | 2023-12-27 | 2024-03-29 | 苏州异格技术有限公司 | 一种fpga布线覆盖率测试方法、装置、设备及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6003150A (en) * | 1996-02-02 | 1999-12-14 | Lucent Technologies Inc. | Method for testing field programmable gate arrays |
CN103412253A (zh) * | 2013-08-05 | 2013-11-27 | 电子科技大学 | 互联结构模型化方法和互联资源配置向量自动生成方法 |
CN104598352A (zh) * | 2015-01-08 | 2015-05-06 | 西安空间无线电技术研究所 | 一种用于sram型fpga的快速可靠性评估方法 |
CN105677525A (zh) * | 2016-01-12 | 2016-06-15 | 复旦大学 | 基于可重复配置单元的fpga局部互联资源自动化测试方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9217774B2 (en) * | 2013-11-01 | 2015-12-22 | International Business Machines Corporation | Cycle-accurate replay and debugging of running FPGA systems |
-
2016
- 2016-10-14 CN CN201610895371.XA patent/CN106546912B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6003150A (en) * | 1996-02-02 | 1999-12-14 | Lucent Technologies Inc. | Method for testing field programmable gate arrays |
CN103412253A (zh) * | 2013-08-05 | 2013-11-27 | 电子科技大学 | 互联结构模型化方法和互联资源配置向量自动生成方法 |
CN104598352A (zh) * | 2015-01-08 | 2015-05-06 | 西安空间无线电技术研究所 | 一种用于sram型fpga的快速可靠性评估方法 |
CN105677525A (zh) * | 2016-01-12 | 2016-06-15 | 复旦大学 | 基于可重复配置单元的fpga局部互联资源自动化测试方法 |
Non-Patent Citations (3)
Title |
---|
A Novel Heuristic Method for Application-Dependent Testing of a SRAM-Based FPGA Interconnect;T. Nandha Kumar等;《IEEE TRANSACTIONS ON COMPUTERS》;20130131;第62卷(第1期);163-172 * |
A Single-Configuration Method for Application-Dependent Testing of SRAM-based FPGA Interconnects;Haider A.F.等;《2011 Asian Test Symposium》;20111231;444-450 * |
SoC软硬件协同技术的FPGA芯片测试新方法;李平等;《电子科技大学学报》;20090930;第38卷(第5期);716-720 * |
Also Published As
Publication number | Publication date |
---|---|
CN106546912A (zh) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Saar et al. | Automatic asphalt pavement crack detection and classification using neural networks | |
CN113410154B (zh) | 一种用于芯片的智能检测方法 | |
CN106546912B (zh) | 一种应用相关型fpga自动化测试配置方法 | |
CN104809264B (zh) | 用于创建集成电路布局方法、计算机系统及可读储存媒介 | |
US8504968B2 (en) | Method to determine high level power distribution and interface problems in complex integrated circuits | |
Chi et al. | 3D-IC interconnect test, diagnosis, and repair | |
Venkataraman et al. | A technique for logic fault diagnosis of interconnect open defects | |
CN100582804C (zh) | 路径延迟故障测试向量压缩方法及装置 | |
TW200842570A (en) | Method for enhancing the diagnostic accuracy of a VLSI chip | |
CN102768692A (zh) | 应用于fpga测试的导航布局布线方法 | |
CN104679628B (zh) | 一种现场可编程门阵列的测试方法 | |
US8595660B2 (en) | Method and system of automatically identifying level shifter circuits | |
CN108964652A (zh) | 一种纳米cmos电路常开缺陷的快速容错方法 | |
Gulbins et al. | Developing digital test sequences for through-silicon vias within 3D structures | |
TW200538903A (en) | Path delay test method | |
JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
Fang et al. | TSV-defect modeling, detection and diagnosis based on 3-D full wave simulation and parametric measurement | |
CN105022864B (zh) | 一种基于扩展依赖矩阵的系统测试点选取方法 | |
Hung et al. | Graph neural network-based delay-fault localization for monolithic 3D ICs | |
CN109685120A (zh) | 分类模型在有限数据下的快速训练方法和终端设备 | |
CN105718702B (zh) | 一种Def库与3D集成电路bookshelf库转换的方法 | |
CN106897504A (zh) | 对ip模块进行开发形成参数化单元的方法 | |
JPH11160400A (ja) | 順序回路の故障箇所推定方法及び故障箇所推定における候補抽出並びにその重み付け方法更にはその装置 | |
CN103530479B (zh) | 基于Perl的EDIF网表级电路的部分可测性设计系统及部分可测性设计方法 | |
CN109726742A (zh) | 分类模型快速训练方法和终端设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230627 Address after: 610000 building 12, maker Park, Deyuan town (Jingrong town), Pidu District, Chengdu, Sichuan Patentee after: Chengdu Sihai Wulin Technology Co.,Ltd. Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan) Patentee before: University of Electronic Science and Technology of China |
|
TR01 | Transfer of patent right |