CN103412253A - 互联结构模型化方法和互联资源配置向量自动生成方法 - Google Patents
互联结构模型化方法和互联资源配置向量自动生成方法 Download PDFInfo
- Publication number
- CN103412253A CN103412253A CN2013103365101A CN201310336510A CN103412253A CN 103412253 A CN103412253 A CN 103412253A CN 2013103365101 A CN2013103365101 A CN 2013103365101A CN 201310336510 A CN201310336510 A CN 201310336510A CN 103412253 A CN103412253 A CN 103412253A
- Authority
- CN
- China
- Prior art keywords
- pip
- layer
- ndp
- fpga
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
互联结构模型化方法和互联资源配置向量自动生成方法,属于FPGA技术。本发明的互联结构模型化方法包括下述步骤:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间只有通过开关盒中的可编程配置点PIP才能建立连接,同类金属线之间的PIP称为intra-PIP,而不同类金属线之间的PIP称为inter-PIP;然后以所有的layer为点,PIP的连接关系为边,建立图形。本发明能够自动生成测试配置,测试效率高。本发明对互联资源测试覆盖率高,尤其对PIP的覆盖。本发明不针对具体某一种型号的FPGA,能够用于SRAM型的FPGA测试,通用性好,方便移植。本发明能够做到更精确的故障定位和诊断。
Description
技术领域
本发明属于FPGA技术。
背景技术
SRAM型现场可编程门阵列(Field Programmable Gate Array,以下简称FPGA)主要由可编程逻辑单元阵列、输入输出模块、知识产权核以及大量的互联资源(Interconnect Resource,以下简称IR)构成。
基于SRAM的FPGA互联资源测试中,由于互联资源种类多,连接关系复杂多变,而且互联线和可编程连接点(Programmable Interconnect Point,以下简称PIP)都在芯片内部,占据芯片面积很大,其测试一直是很难解决的问题。
随着现代FPGA的发展,互联资源越来越复杂,其在FPGA内部的比重不断增加,在目前上千万门级的FPGA中甚至接近90%,因此其发生故障的概率要比其他资源大得多。
传统的测试方法是针对FPGA可编程和具体的结构特点,通过FPGA_Editor手工布局布线,完成测试配置(Test Configuration,以下简称TC)。传统的芯片测试技术效率低,只能针对具体结构的芯片,而且不能实现自动配置,已经不再适用。文献(Modeling of FPGA Local/Global Interconnect Resource andDerivation of Minimal Test Configurations)和文献(一种基于贪心策略的FPGA局部互联测试方法[P].发明专利,CN102116840A,2011-07-06)的方法只适用于局部的互联资源测试。文献(Application-Independent Testing of FPGA Interconnects)和文献(中国科学院沈阳自动化研究所.一种基于最大流方法的FPGA测试方法[P].发明专利,CN102116839A,2011-07-06)的方法只能做全局测试,不能局部测试,而且对PIP的测试覆盖率很低。
发明内容
本发明所要解决的技术问题是,提出一种高效率的互联资源配置向量自动生成方法。
本发明解决所述技术问题采用的技术方案是,互联资源配置向量自动生成方法,其特征在于,包括下述步骤:
1)根据具体FPGA芯片的开关盒结构,建立该FPGA的互联资源模型:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间只有通过开关盒中的PIP才能建立连接,同类金属线之间的PIP称为intra-PIP,而不同类金属线之间的PIP称为inter-PIP;每一个layer为点,所有的layer构成了点集,PIP的连接关系作为边集,建立IR模型;
2)将IR模型转换为邻接矩阵A,矩阵A中的每一个元素都对应了IR模型中环或有向边;
3)根据矩阵A寻找一组最优的可布通路径,每一条可布通路径都对应了一组相同类型的TC;
4)将步骤3)中的得到的每一条路径转化为有向图Gp,路径中的每一个layer的每根线表示为Gp中的点,路径中包含的每一个PIP表示为Gp中的边;
5)从图论模型Gp中得到节点不相交路径(Node Disjoint Paths,以下简称NDP),采用基于局部最优解的边着色算法对Gp进行边着色,获得最优或者近似最优的解;同一颜色的边组成一组NDP,一组NDP即对应了一次测试配置,NDP的数目等于测试配置次数;
6)重复步骤4)和步骤5),直到计算出所有路径对应的NDP,得到该FPGA芯片的测试配置集合。
本发明的有益效果:
1、本发明能够自动生成测试配置,测试效率高。
2、本发明对互联资源测试覆盖率高,尤其对PIP的覆盖。
3、本发明不针对具体某一种型号的FPGA,能够用于SRAM型的FPGA测试,通用性好,方便移植。
4、本发明能够做到更精确的故障定位和诊断。
附图说明
图1为本发明技术方案流程图;
图2为IR通用模型图;
图3为IR通用模型邻接矩阵;
图4为基于局部最优解的边着色算法示意图;
具体实施方式
本发明的具体实施步骤如下:
步骤1)根据具体FPGA芯片的开关盒结构,建立该FPGA的IR模型。首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer。两条金属线之间只有通过开关盒中的PIP才能建立连接。同类金属线之间的PIP称为intra-PIP,而不同类金属线之间的PIP称为inter-PIP。每一个layer为点,所有的layer构成了点集V,PIP的连接关系为边,建立IR模型;
步骤2)将IR模型转换为邻接矩阵A。矩阵A中的每一个元素都对应了IR模型中环或有向边,第i行i列的元素Di对应了模型中layer_i的环Di,第i行j列的元素Di-j对应了模型中连接layer_i和layer_j的有向边Di-j;
步骤3)根据矩阵A寻找一组最优的可布通路径。每一条可布通路径都对应了一组相同类型的TC。所找出的一组路径必须满足一些特定的条件,以便接下来能够从中得到可用的最优TC;
步骤4)将步骤3)中的得到的每一条可布通路径转化为有向图Gp,路径中的每一个layer的每根线表示为Gp中的点,路径中包含的每一个PIP表示为Gp中的边;
步骤5)从图论模型Gp中得到NDP。采用基于局部最优解的边着色算法对Gp进行边着色,可以获得最优或者近似最优的解。同一颜色的边组成一组NDP,一组NDP即对应了一次测试配置,NDP的数目等于测试配置次数;
步骤6)重复步骤4)和步骤5),直到计算出所有路径对应的NDP,得到该FPGA芯片的测试配置集合,将自动生成的结果输出。
所述IR模型图是一个有向非负赋权图D。
所述基于局部最优解的边着色算法:每选定一种颜色后,都让最多的边被着色,以使得所使用颜色总数尽可能小;该算法包括两部分:1、基于最大匹配的偶图着色算法;2、寻找有向链状n部图的NDP算法。
所述基于最大匹配的偶图着色算法:从偶图Gb开始寻找一个最大匹配M1,然后再寻找Gb-M1的最大匹配M2,如此继续可将Gb分解为n个匹配M1,M2,…,Mn,每个匹配着一种颜色,即为一组着色方案。
所述寻找有向链状n部图的NDP算法包括:
首先将链状n部图分解为n-1个偶图,然后对n-1个偶图分别执行基于最大匹配的偶图着色算法,同一颜色对应的边即为一组NDP。
更具体的实施方式参见图1,图1本发明技术方案流程图,步骤如下:
步骤1)根据具体FPGA芯片的开关盒结构,建立该FPGA的IR模型。首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer。两条金属线之间只有通过开关盒中的PIP才能建立连接。同类金属线之间的PIP称为intra-PIP,而不同类金属线之间的PIP称为inter-PIP。因此把FPGA芯片中的开关盒分为:1、各类金属线形成的若干个layer;2、各个layer对应的intra-PIP;3、不同layer之间的inter-PIP。如图2所示,我们采用了图论中有向非负赋权图的概念,来建立通用IR模型图G{V,E},图中的点代表各个layer,环代表一类intra-PIP,有向边代表一类inter-PIP。所有的layer构成了点集V,V={layer_1,layer_2,layer_3,layer_4,layer_5,…,layer_n},PIP构成边集E,建立IR模型。
步骤2)将IR模型转换为邻接矩阵A。如图3所示,矩阵A中的每一个元素都对应了IR模型中环或有向边,第i行i列的元素Di对应了模型中layer_i的环Di,第i行j列的元素Di-j对应了模型中连接layer_i和layer_j的有向边Di-j,而元素0则表示相应坐标处不存在环或有向边。;
步骤3)根据矩阵A寻找一组最优的可布通路径。每一条可布通路径都对应了一组相同类型的TC。例如,(L1L1)→(L1L2)→(L2L3)→…→(Li Ln)就是一条可布通路径,(Li Ln)表示在IR模型的邻接矩阵中,第i行n列存在元素“Di-n”。所找出的一组可布通路径必须满足一些特定的条件,以便接下来能够从中得到可用的最优TC;
步骤4)将步骤3)中的得到的每一条路径转化为有向图Gp,路径中的每一个layer的每根线表示为Gp中的点,路径中包含的每一个PIP表示为Gp中的边,每一条可布通路径中都包含了少量的intra-PIP和大量的inter-PIP。例如路径(L1L1)→(L1L2)→(L2L3)→…→(Li Ln)中,(L1L1)表示intra-PIP,而(L1L2),(L2L3),…,(Li Ln)则代表了大量的inter-PIP。由于这两种PIP需要采用不同的方法进行覆盖,所以将Gp分解为Gp1和Gp2两个子图,Gp1表示intra-PIP的部分(分解为各方向偶图的并集),Gp2表示inter-PIP的部分(分解为链状n部图)。
步骤5)从图论模型Gp中得到NDP。采用近似的着色算法对Gp进行边着色,可以获得最优或者近似最优的解。同一颜色的边组成一组NDP,一组NDP即对应了一次测试配置,NDP的数目等于测试配置次数;
步骤6)重复步骤4)和步骤5),直到计算出所有路径对应的NDP,得到该FPGA芯片的测试配置集合,将自动生成的结果输出。
所述IR模型图是一个有向非负赋权图D。
所述寻找可布通路径的特定条件:在D中,选定所有带环的点为起点,layer_n为终点。从这些起点开始逐条添加有向边以形成有向路径直至到达终点,最终得到若干条可布通路径,这若干条可布通路径的并集能够覆盖图D中的所有边,也就是覆盖所有的PIP,并且所有路径的权值总和最小。
所述寻找可布通路径算法:在得到一款FPGA芯片的IR模型图后,首先标记存在环的点为起点S,layer_n点为终点T。按照从layer_1点到layer_n-1点的顺序,选择其中的S点作为起点依次按照一定的规则添加有向边形成路径,直至到达终点T。实际上,选择起点环做为路径的起始边,环的权值作为路径的初始权值W。在生成有向路径的过程中,当前路径的终点被称为操作点。到达一个操作点之后,必须按照一定的准则来选择下一条出边,从而生成路径并到达下一个操作点。如果某个操作点发生无法继续生成有向路径的情况,则退回到前一个操作点,忽略这两点之间的边,按照准则重新生成路径。借助邻接矩阵,一组最优的可布通路径可以由计算机程序自动生成。
所述基于局部最优解的边着色算法:每选定一种颜色后,都让最多的边被着色,以使得所使用颜色总数尽可能小;该算法包括两部分:1、基于最大匹配的偶图着色算法;2、寻找有向链状n部图的NDP算法。
所述基于最大匹配的偶图着色算法:从偶图Gb开始寻找一个最大匹配M1,然后再寻找Gb-M1的最大匹配M2,如此继续可将Gb分解为n个匹配M1,M2,…,Mn,每个匹配着一种颜色,即为一组着色方案。Gb为具有二分类(X,Y)的偶图,寻找Gb最大匹配的具体算法为:
Step.1设置初始匹配M为空,若M饱和X的每个顶点,则算法停止;否则,设u是X中的M非饱和顶点,置点集S={u}且点集T=φ,φ表示空集。
Step.2若N(S)=T,N(S)表示点集S的邻域,由于|T|=|S|-1,所以|N(S)|<|S|,算法停止,因为根据图论中的HALL定理,不存在饱和X的每个顶点的匹配;否则,设点y∈N(S)\T。
Step.3若y是M饱和的,则设yz∈M,令S=S∪{z},T=T∪{y},并跳转到step2;否则,设路径P是M可扩充路,令M=(M∪E(P)-M∩E(P)),E(P)表示路径P的边集,并跳转到step1。
算法循环停止后所得到的匹配M即为Gb的一个最大匹配。
所述寻找有向链状n部图Gn的NDP算法:
首先将链状n部图Gn分解为n-1个偶图,然后对每一个偶图Gi(i+1)分别执行基于最大匹配的偶图着色算法,同一颜色对应的边即为一组NDP。具体分为两个步骤:
(1)从G12开始依次对每一个偶图Gi(i+1)执行基于最大匹配的偶图着色算法进行边着色;(2)每完成一种颜色的着色之后,删去已经着色的边,重复执行步骤(1),直至Gn中的所有边都被着色,此时Gn就被分解为N组由不同颜色所代表的NDP。
说明书已经充分说明了本发明的必要技术内容,普通技术人员能够依据说明书加以实施,故不再赘述更具体的技术细节。
Claims (4)
1.互联结构模型化方法,其特征在于,包括下述步骤:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间只有通过开关盒中的可编程配置点PIP才能建立连接,同类金属线之间的PIP称为intra-PIP,而不同类金属线之间的PIP称为inter-PIP;然后以所有的layer为点,PIP的连接关系为边,建立图形。
2.互联资源配置向量自动生成方法,其特征在于,包括下述步骤:
1)根据具体FPGA芯片的开关盒结构,建立该FPGA的互联资源模型:首先对芯片中的金属线进行分类,同一类的金属线统称为一个layer,两条金属线之间只有通过开关盒中的可编程配置点PIP才能建立连接,同类金属线之间的PIP称为intra-PIP,而不同类金属线之间的PIP称为inter-PIP;每一个layer为点,所有的layer构成了点集V,PIP的连接关系为边,建立IR模型;
2)将上述的IR模型转换为邻接矩阵A,矩阵A中的每一个元素都对应了IR模型中环或有向边;
3)根据矩阵A寻找一组最优的可布通路径,每一条可布通路径都对应了一组相同类型的测试配置;
4)将步骤3)中的得到的每一条路径转化为有向图Gp,路径中的每一个layer的每根线表示为Gp中的点,路径中包含的每一个PIP表示为Gp中的边;
5)从图论模型Gp中得到节点不相交路径,采用基于局部最优解的边着色算法对Gp进行边着色,获得最优或者近似最优的解;同一颜色的边组成一组NDP,一组NDP即对应了一次测试配置,NDP的数目等于测试配置次数;
6)重复步骤5)和步骤6),直到计算出所有路径对应的NDP,得到该FPGA芯片的测试配置集合。
3.如权利要求2所述的互联资源配置向量自动生成方法,其特征在于,所述步骤5)中,基于局部最优解的边着色算法是:每选定一种颜色后,都让最多的边被着色,以使得所使用颜色总数尽可能小。
4.如权利要求2所述的互联资源配置向量自动生成方法,其特征在于,所述基于局部最优解的边着色算法包括两部分:基于最大匹配的偶图着色算法;寻找有向链状n部图的NDP算法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310336510.1A CN103412253B (zh) | 2013-08-05 | 2013-08-05 | 互联结构模型化方法和互联资源配置向量自动生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310336510.1A CN103412253B (zh) | 2013-08-05 | 2013-08-05 | 互联结构模型化方法和互联资源配置向量自动生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103412253A true CN103412253A (zh) | 2013-11-27 |
CN103412253B CN103412253B (zh) | 2016-01-20 |
Family
ID=49605279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310336510.1A Active CN103412253B (zh) | 2013-08-05 | 2013-08-05 | 互联结构模型化方法和互联资源配置向量自动生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103412253B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106546912A (zh) * | 2016-10-14 | 2017-03-29 | 电子科技大学 | 一种应用相关型fpga自动化测试配置方法 |
CN106909728A (zh) * | 2017-02-21 | 2017-06-30 | 电子科技大学 | 一种基于增强学习的fpga互联资源配置生成方法 |
CN111930613A (zh) * | 2020-07-14 | 2020-11-13 | 深圳市紫光同创电子有限公司 | 待测芯片的测试用例生成方法、装置、电子设备以及介质 |
CN112183014A (zh) * | 2020-09-25 | 2021-01-05 | 无锡中微亿芯有限公司 | 基于最大流算法进行拥挤区域展开的力导向布局方法 |
CN114371970A (zh) * | 2022-01-10 | 2022-04-19 | 电子科技大学 | 一种基于图强化学习的fpga互联资源测试算法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188569A (zh) * | 1995-05-03 | 1998-07-22 | Btr公司 | 可缩放的多层互联结构 |
US6631510B1 (en) * | 1999-10-29 | 2003-10-07 | Altera Toronto Co. | Automatic generation of programmable logic device architectures |
US7103813B1 (en) * | 2003-11-06 | 2006-09-05 | Altera Corporation | Method and apparatus for testing interconnect bridging faults in an FPGA |
US7191426B1 (en) * | 2004-09-01 | 2007-03-13 | Altera Corporation | Method and apparatus for performing incremental compilation on field programmable gate arrays |
CN101881811A (zh) * | 2009-05-08 | 2010-11-10 | 复旦大学 | 一种可编程逻辑器件互连资源的故障测试方法 |
CN102116840A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院沈阳自动化研究所 | 一种基于贪心策略的fpga局部互联测试方法 |
CN102116839A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院沈阳自动化研究所 | 一种基于最大流方法的fpga测试方法 |
CN102116841A (zh) * | 2011-01-04 | 2011-07-06 | 复旦大学 | 基于模型量化的fpga互联结构评估方法 |
-
2013
- 2013-08-05 CN CN201310336510.1A patent/CN103412253B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188569A (zh) * | 1995-05-03 | 1998-07-22 | Btr公司 | 可缩放的多层互联结构 |
US6631510B1 (en) * | 1999-10-29 | 2003-10-07 | Altera Toronto Co. | Automatic generation of programmable logic device architectures |
US7103813B1 (en) * | 2003-11-06 | 2006-09-05 | Altera Corporation | Method and apparatus for testing interconnect bridging faults in an FPGA |
US7191426B1 (en) * | 2004-09-01 | 2007-03-13 | Altera Corporation | Method and apparatus for performing incremental compilation on field programmable gate arrays |
CN101881811A (zh) * | 2009-05-08 | 2010-11-10 | 复旦大学 | 一种可编程逻辑器件互连资源的故障测试方法 |
CN102116840A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院沈阳自动化研究所 | 一种基于贪心策略的fpga局部互联测试方法 |
CN102116839A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院沈阳自动化研究所 | 一种基于最大流方法的fpga测试方法 |
CN102116841A (zh) * | 2011-01-04 | 2011-07-06 | 复旦大学 | 基于模型量化的fpga互联结构评估方法 |
Non-Patent Citations (6)
Title |
---|
CHRISTIAN GIASSON等: "Modeling The Interconnects Of Xilinx Virtex FPGAs And Derivation Of Their Test Configurations", 《CANADIAN CONFERENCE ON ELECTRICAL AND COMPUTER ENGINEERING》 * |
RUAN AIWU等: "Graph theory for FPGA minimum configurations", 《JOURNAL OF SEMICONDUCTORS》 * |
刘军华等: "一种基于匹配理论的FPGA三级互连网络测试方法", 《电子与信息学报》 * |
王林等: "一种用于FPGA互联资源测试的新方法", 《电子元器件应用》 * |
谈珺等: "FPGA通用开关盒层次化建模与优化", 《电子与信息学报》 * |
项传银等: "基于故障映射的FPGA互连资源故障测试与定位", 《仪器仪表学报》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106546912A (zh) * | 2016-10-14 | 2017-03-29 | 电子科技大学 | 一种应用相关型fpga自动化测试配置方法 |
CN106546912B (zh) * | 2016-10-14 | 2019-06-21 | 电子科技大学 | 一种应用相关型fpga自动化测试配置方法 |
CN106909728A (zh) * | 2017-02-21 | 2017-06-30 | 电子科技大学 | 一种基于增强学习的fpga互联资源配置生成方法 |
CN106909728B (zh) * | 2017-02-21 | 2020-06-16 | 电子科技大学 | 一种基于增强学习的fpga互联资源配置生成方法 |
CN111930613A (zh) * | 2020-07-14 | 2020-11-13 | 深圳市紫光同创电子有限公司 | 待测芯片的测试用例生成方法、装置、电子设备以及介质 |
CN111930613B (zh) * | 2020-07-14 | 2023-11-28 | 深圳市紫光同创电子有限公司 | 待测芯片的测试用例生成方法、装置、电子设备以及介质 |
CN112183014A (zh) * | 2020-09-25 | 2021-01-05 | 无锡中微亿芯有限公司 | 基于最大流算法进行拥挤区域展开的力导向布局方法 |
CN112183014B (zh) * | 2020-09-25 | 2022-02-18 | 无锡中微亿芯有限公司 | 基于最大流算法进行拥挤区域展开的力导向布局方法 |
CN114371970A (zh) * | 2022-01-10 | 2022-04-19 | 电子科技大学 | 一种基于图强化学习的fpga互联资源测试算法 |
Also Published As
Publication number | Publication date |
---|---|
CN103412253B (zh) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103412253B (zh) | 互联结构模型化方法和互联资源配置向量自动生成方法 | |
CN104657418B (zh) | 一种基于隶属度传播的复杂网络模糊社团挖掘方法 | |
CN105226647B (zh) | 一种高性能电气网络实时拓扑分析方法 | |
CN104462260A (zh) | 一种基于k-核的社区搜索算法 | |
CN105976048A (zh) | 一种基于改进人工蜂群算法的输电网扩展规划方法 | |
CN105005823B (zh) | 一种基于遗传算法的船舶分支管路路径规划方法 | |
Zhang et al. | A small world network model for energy efficient wireless networks | |
CN102647356B (zh) | 一种基于候选集合策略的类蚁群算法的载波集中器中继路由抄表方法 | |
CN103401774A (zh) | 一种基于堆叠系统的报文转发方法和设备 | |
CN103942345B (zh) | 一种自动生成ied网络图的方法 | |
CN105930609B (zh) | 一种用于相干解调的fpga时序优化方法 | |
CN109460410A (zh) | 将具有父子关系的json数据转换成树形结构数据的方法 | |
Sayyari et al. | Automated generation of software testing path based on ant colony | |
CN113709754B (zh) | 基于聚类算法的无线宽带通信系统布站组网方法及系统 | |
CN102572850B (zh) | 认知无线电中基于授权用户工作状态切换的频谱分配方法 | |
CN106412933A (zh) | 通信方法及设备 | |
CN106331018B (zh) | 基于负载均衡的sdn网络主机发现方法及系统 | |
Chen et al. | Obstacle-avoiding connectivity restoration based on quadrilateral Steiner tree in disjoint wireless sensor networks | |
CN106709119A (zh) | 一种fpga芯片布线方法 | |
CN112231976B (zh) | 一种风电场等效模型的建立方法 | |
CN104080088A (zh) | 一种信道分配方法及装置 | |
CN116016384B (zh) | 基于环形布局的可扩展片上网络拓扑结构及其路由方法 | |
CN115796249A (zh) | 面向chiplet互连的神经网络芯片层切换映射方法 | |
CN106339531B (zh) | 一种c单元加固的组合逻辑单元电路结构生成方法 | |
CN112180817B (zh) | 一种梯形图转换二叉树的方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |