CN106533402B - 带迟滞功能的电流比较器 - Google Patents

带迟滞功能的电流比较器 Download PDF

Info

Publication number
CN106533402B
CN106533402B CN201611246010.9A CN201611246010A CN106533402B CN 106533402 B CN106533402 B CN 106533402B CN 201611246010 A CN201611246010 A CN 201611246010A CN 106533402 B CN106533402 B CN 106533402B
Authority
CN
China
Prior art keywords
current
nmos transistor
electrode
comparator
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611246010.9A
Other languages
English (en)
Other versions
CN106533402A (zh
Inventor
李景虎
吴阳吉
涂航辉
陈福洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen EOchip Semiconductor Co Ltd
Original Assignee
Xiamen EOchip Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen EOchip Semiconductor Co Ltd filed Critical Xiamen EOchip Semiconductor Co Ltd
Priority to CN201611246010.9A priority Critical patent/CN106533402B/zh
Publication of CN106533402A publication Critical patent/CN106533402A/zh
Application granted granted Critical
Publication of CN106533402B publication Critical patent/CN106533402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

带迟滞功能的电流比较器，属于集成电路下电流比较器技术领域，本发明为解决传统电流比较器采用统一的阈值电流，且因响应速度过快，进而对尖峰电流夹带的噪声敏感，导致输出电平出现不必要的翻转，影响最终的判决结果的问题。本发明包括阈值电流控制单元1、反相器INV0、反相器INV1、NMOS晶体管MN1～MN5、NMOS晶体管MN9～MN10、PMOS晶体管MP3和电流源Ipeak_current；当尖峰电流夹杂噪声时，传统电流比较器将会较快的翻转电平，而带迟滞功能的电流比较器会较慢的对尖峰电流的变化做出响应。且每次翻转电平后都适应性切换电流阈值的大小。

Description

带迟滞功能的电流比较器
技术领域
本发明属于集成电路下电流比较器技术领域。
背景技术
在光纤通信集成电路的接收端，需要将光信号通过光电二极管转换为电流信号，再通过跨阻放大器将电流信号转换为电压信号。跨阻放大器性能要求是高带宽，低噪声，中等增益和较快的响应速度，其输出信号夹杂着噪声将一并传递给高增益的限幅放大器。为了使得限幅放大器放大符合电平标准的电信号，在限幅放大器中增加对输入信号噪声的判决电路，该判决电路中将包含电流比较器，精确地判别输入的是噪声还是符合电平标准的电信号，实现对限幅放大器主通路的关闭和开启控制。
图1给出了传统的电流比较器的电路结构。图1中，电流比较器由PMOS晶体管MP1、NMOS晶体管MN1、NMOS晶体管MN3构成三个电流镜；PMOS晶体管MP2、NMOS晶体管MN2、NMOS晶体管MN4和电阻R0构成两对共源极放大器；和三对反相器组合成电流比较器。
电流比较器的原理和结构：电流源I0向电路输入电流I0(＝阈值电流IH)，电流源Ipeak_current向电路输入由数据电平转换成的尖峰电流Ipeak，两者进行比较。阈值电流IH和尖峰电流Ipeak分别被NMOS晶体管MN1和PMOS晶体管MP1镜像到NMOS晶体管MN2和PMOS晶体管MP2的漏极。当Ipeak>IH时，多余的电流流入NMOS晶体管MN3的漏极并镜像到NMOS晶体管MN4的漏极，NMOS晶体管MN4的漏源电压VMN4,DS可以表示为：
VMN4,DS＝VDD-R0(Ipeak-IH) (1)
其中R0为电阻R0的阻值，VDD为直流工作电源。
则NMOS晶体管MN4的漏极在输入尖峰电流Ipeak大于阈值电流IH情况下为低电平，通过三对反相器整型输出电压Vout为高电平。
当Ipeak<IH时，将没有电流流过NMOS晶体管MN3的漏极，NMOS晶体管MN4的漏极不存在电流，通过公式(1)分析，尖峰电流Ipeak小于阈值电流IH的情况下，NMOS晶体管MN4的漏极电压VMN4,DS为高电平，通过三对反相器输出电压Vout低电平。
实际应用中，电流比较器在对输入电流进行比较时采用统一的阈值电流，并且电流比较器的响应速度过快，那么它对尖峰电流夹带的噪声敏感，将会使得输出电平出现不必要的翻转，影响最终的判决结果。
发明内容
本发明目的是为了解决传统电流比较器采用统一的阈值电流，且因响应速度过快，进而对尖峰电流夹带的噪声敏感，导致输出电平出现不必要的翻转，影响最终的判决结果的问题，提供了一种带迟滞功能的电流比较器。
本发明所述带迟滞功能的电流比较器包括阈值电流控制单元、反相器INV0、反相器INV1、NMOS晶体管MN1～MN5、NMOS晶体管MN9～MN10、PMOS晶体管MP3和电流源Ipeak_current；
阈值电流控制单元的一号偏置电压信号输出端连接PMOS晶体管MP3的栅极；阈值电流控制单元的二号偏置电压信号输出端同时连接NMOS晶体管MN9的栅极和NMOS晶体管MN10的栅极；
PMOS晶体管MP3的源极连接直流电源VDD；PMOS晶体管MP3的漏极同时连接NMOS晶体管MN1的漏极及栅极、NMOS晶体管MN2的栅极和NMOS晶体管MN3的栅极；NMOS晶体管MN1的源极、NMOS晶体管MN2的源极和NMOS晶体管MN3的源极共同连接GND；
电流源Ipeak_current的负端同时连接NMOS晶体管MN2的漏极、NMOS晶体管MN4的漏极、NMOS晶体管MN10的漏极、NMOS晶体管MN5的栅极和反相器INV0的输入端；
NMOS晶体管MN4的源极同时连接NMOS晶体管MN3的漏极和NMOS晶体管MN9的漏极；NMOS晶体管MN9的源极、NMOS晶体管MN10的源极、NMOS晶体管MN5的源极及漏极共同连接GND；
NMOS晶体管MN4的栅极同时连接反相器INV0的输出端和反相器INV1的输入端，反相器INV1的输出端连接电流比较器的输出端Vout。
优选地，阈值电流控制单元包括电流源I0、电流源I1、NMOS晶体管MN6～MN8、NMOS晶体管MN11、PMOS晶体管MP1～MP2、基准电阻R0、芯片外部引入电阻Rset和电压比较器A0；
电流源I0的负端同时连接电压比较器A0的反相输入端和芯片外部引入电阻Rset的一端，芯片外部引入电阻Rset的另一端连接GND；电压比较器A0的同相输入端同时连接基准电阻R0的一端和NMOS晶体管MN11的源极，基准电阻R0的另一端连接GND；电压比较器A0的输出端连接NMOS晶体管MN11的栅极，NMOS晶体管MN11的漏极同时连接PMOS晶体管MP1的漏极及栅极、PMOS晶体管MP2的栅极和阈值电流控制单元的一号偏置电压信号输出端；PMOS晶体管MP1的源极和PMOS晶体管MP2的源极同时连接直流电源VDD；
电流源I1的负端同时连接NMOS晶体管MN6的漏极及栅极和NMOS晶体管MN7的栅极；NMOS晶体管MN6的源极、NMOS晶体管MN7的源极和NMOS晶体管MN8的源极共同连接GND；NMOS晶体管MN7的漏极同时连接PMOS晶体管MP2的漏极、NMOS晶体管MN8的漏极及栅极和阈值电流控制单元的二号偏置电压信号输出端。
优选地，基准电阻R0为芯片内固化的电阻；芯片外部引入电阻Rset的阻值由芯片使用人员更换，以确定芯片外部引入电阻Rset的阻值大于基准电阻R0的阻值或小于基准电阻R0的阻值。
优选地，确定芯片外部引入电阻Rset的阻值满足条件Rset<R0的情况下，当电流比较器输出高电平时，阈值电流IH切换为IH＝IMN2，IMN2为NMOS晶体管MN2支路电流；当电流比较器输出低电平时，阈值电流IH切换为IH＝IMN2+IMN4，IMN4为NMOS晶体管MN4支路电流。
优选地，确定芯片外部引入电阻Rset的阻值满足条件Rset>R0的情况下，当电流比较器输出高电平时，阈值电流IH切换为IH＝IMN2+IMN10，IMN2为NMOS晶体管MN2支路电流，IMN10为NMOS晶体管MN10支路电流；当电流比较器输出低电平时，阈值电流IH切换为IH＝IMN2+IMN4+IMN10，IMN4为NMOS晶体管MN4支路电流。
优选地，当尖峰电流Ipeak>IH时，电流比较器延时输出高电平，且进行阈值电流切换；当尖峰电流Ipeak<IH时，电流比较器延时输出低电平，且进行阈值电流切换。
本发明的有益效果是：提出带有迟滞功能的电流比较器具有不同的阈值电流，能够减小对尖峰电流夹杂噪声的敏感程度，能稳定的输出电平，不轻易翻转。这些结论已经通过仿真得到验证。图2给出了传统电流比较器瞬态仿真结果。图中曲线peak_current为尖峰电流曲线，曲线OUT为输出电平。图2给出两组两个周期内仿真结果，M14～M17是四个高低电平跳变点，可以看出传统电流比较器的尖峰电流上升到19.137uA输出电平由低电平翻转为高电平，尖峰电流下降到18.975uA输出电平由高电平翻转为低电平，两尖峰电流差值为0.162uA。图4给出了带迟滞功能的电流比较器瞬态仿真结果。图中曲线peak_current为尖峰电流曲线，曲线OUT为输出电平。图4给出两组两个周期内仿真结果，M28～M31是四个高低电平跳变点，可以看出带迟滞功能的电流比较器的尖峰电流上升到8.427uA输出电平由低电平翻转为高电平，尖峰电流下降到3.467uA输出电平由高电平翻转为低电平，两尖峰电流差值为4.96uA。两图数据对比得出结论，当尖峰电流夹杂噪声时，传统电流比较器将会较快的翻转电平，而带迟滞功能的电流比较器会较慢的对尖峰电流的变化做出响应。
附图说明
图1是传统电流比较器的电路原理图；
图2是传统电流比较器的瞬态仿真图；
图3是本发明所述带迟滞功能的电流比较器的电路原理图；
图4是本发明所述带迟滞功能的电流比较器的瞬态仿真图。
具体实施方式
具体实施方式一：下面结合图2至图4说明所述带迟滞功能的电流比较器的工作原理。
在阐述传统电流比较器电路中，由于电流比较器在对尖峰电流Ipeak和阈值电流IH进行比较时采用统一的阈值电流，因此电流比较器对尖峰电流Ipeak夹带的噪声敏感，将会使得输出电平出现不必要的翻转。图3提出的是本实施方式所述带迟滞功能的电流比较器，解决了常用的电流比较器采用统一阈值电流所带来的对尖峰电流夹带噪声敏感，出现不必要电平翻转的情况。
图3所示比较器中的阈值电流不是一个定值，其大小在阈值电流控制单元1的控制下根据不同情况选择切换为不同值，阈值电流控制单元1给MP3的栅极提供偏置电压，一号偏置电压信号即为MP1的栅电压，二号偏置电压信号即为MN8的栅电压，MP3产生随Rset和R0阻值变化而变化但一直存在的电流IMP3，并被镜像到NMOS晶体管MN2支路，用于参与产生阈值电流；阈值电流控制单元1给MN9和MN10的栅极提供偏置电压，令MN9、MN10支路产生电流IMN9、IMN10，用于参与产生阈值电流。
迟滞电流比较器设置了芯片外部引入电阻Rset，来参与调控电流比较器阈值电流IH大小。基准电阻R0被芯片设计者集成在芯片内部，其阻值R0由设计人员根据希望得到的阈值电流来设计。芯片外部引入电阻Rset是使用芯片的工作人员来选择设置其阻值大小，Rset引入的目的是为了芯片使用人员能根据需要选择阈值电流的方案(后续会介绍方案的详细内容)，Rset和R0都是用来设置阈值电流大小，控制电平翻转点。
PMOS晶体管MP1、MP2、MP3的支路电流可以表示为：
Figure BDA0001197106870000051
式中：Rset为芯片外部引入电阻Rset的阻值，R0为基准电阻R0的阻值。
并且电流源I0产生的电流I0、I1产生的电流I1相等亦等于NMOS晶体管MN7支路电流。当芯片使用人员将外部引入电阻选择为Rset>R0状况时，PMOS晶体管MP2支路电流大于NMOS晶体管MN7支路电流，使得NMOS晶体管MN9、MN10有电流流过；当芯片使用人员将外部引入电阻选择为Rset<R0状况时，PMOS晶体管MP2支路电流小于NMOS晶体管MN7支路电流使得NMOS晶体管MN9、MN10无电流流过。下面分别介绍这两种选择的工作原理，介绍阈值电流的切换方案，及电流比较器延时输出的工作过程：
第一种情况：芯片使用人员选择Rset<R0，尖峰电流Ipeak大于NMOS晶体管MN2、MN4支路电流之和(二者之和IMN2+IMN4作为阈值电流IH)，多余电流将对NMOS晶体管MN5的MOS电容的栅极充电，此处MOS电容指将MOSFET栅极作为上极板、源极漏极衬底作为下极板而形成的电容，其电荷不断积累(延时过程)，直至栅电压升为高电平。反相器INV0的输入为高电位的栅电压，则INV0输出为低电平并控制NMOS晶体管MN4关断，支路电流为零。将阈值电流由原来的MN2、MN4支路电流之和改变为MN2支路电流，阈值电流IH下降。同时INV1输出Vout＝1。综上，当Ipeak>IH时，电流比较器延时输出高电平，且阈值电流IH切换为IH＝IMN2。
当尖峰电流Ipeak小于MN2支路电流(切换后的阈值电流IH＝IMN2)，MN2支路缺少的电流将从MOS电容MN5抽取，MN5的栅电位下降。反相器INV0的输入为低电位的栅电压，INV0输出为高电平并控制NMOS晶体管MN4开启，MN4支路有电流。将阈值电流由MN2支路电流值改变为MN2、MN4支路电流之和(IH＝IMN2+IMN4)，阈值电流IH上升，同时INV1输出Vout＝0。综上，当Ipeak<IH时，电流比较器延时输出低电平，且阈值电流IH切换为IH＝IMN2+IMN4。
第二种情况：芯片使用人员选择Rset>R0，尖峰电流Ipeak大于NMOS晶体管MN2、MN4支路电流与NMOS晶体管MN10流过电流之和(三者之和作为阈值电流IH，即IH＝IMN2+IMN4+IMN10)，多余电流将对NMOS晶体管MN5的MOS电容的栅端充电，其电荷不断积累，延时一段时间后栅电压升为高电平。反相器INV0的输入为高电位的栅电压，INV0输出为低电平并控制NMOS晶体管MN4关断，MN4支路电流为零。将阈值电流由MN2、MN4支路电流与NMOS晶体管MN10流过电流之和，改变为MN2与NMOS晶体管MN10流过电流之和，阈值电流IH下降。综上，当Ipeak>IH时，电流比较器延时输出高电平，且阈值电流IH切换为IH＝IMN2+IMN10。
当尖峰电流Ipeak小于MN2支路电流与NMOS晶体管MN10流过电流之和(切换后的阈值电流)，MN2支路和MN10支路缺少的电流将从MOS电容MN5抽取，MN5的栅电位下降。反相器INV0的输入为低电位的栅电压，INV0输出为高电平并控制NMOS晶体管MN4开启，MN4支路有电流。将阈值电流由MN2支路电流与MN10流过电流之和，改变为MN2、MN4支路电流与MN10流过电流之和，阈值电流IH上升。综上，当Ipeak<IH时，电流比较器延时输出低电平，且阈值电流IH切换为IH＝IMN2+IMN4+IMN10。
带迟滞功能的电流比较器，当输出为低电平或者高电平时，自动切换另一个值作为下一次尖峰电流比较对象的阈值电流，避免了尖峰电流夹带的噪声对输出电平的影响。
图2给出了传统电流比较器瞬态仿真结果。图中曲线peak_current为尖峰电流曲线，曲线OUT为输出电平。从图2可以看出传统电流比较器的尖峰电流上升到19.137uA输出电平由低电平翻转为高电平，尖峰电流下降到18.975uA输出电平由高电平翻转为低电平，两尖峰电流差值为0.162uA。图4给出了带迟滞功能的电流比较器瞬态仿真结果。图中曲线peak_current为尖峰电流曲线，曲线OUT为输出电平。从图4可以看出带迟滞功能的电流比较器的尖峰电流上升到8.427uA输出电平由低电平翻转为高电平，尖峰电流下降到3.467uA输出电平由高电平翻转为低电平，两尖峰电流差值为4.96uA。两图数据对比得出结论，当尖峰电流夹杂噪声时，传统电流比较器将会较快的翻转电平，而带迟滞功能的电流比较器会较慢的对尖峰电流变化做出响应。

Claims (5)

1.带迟滞功能的电流比较器，其特征在于，包括阈值电流控制单元(1)、反相器INV0、反相器INV1、NMOS晶体管MN1～MN5、NMOS晶体管MN9～MN10、PMOS晶体管MP3和电流源Ipeak_current；
阈值电流控制单元(1)的一号偏置电压信号输出端连接PMOS晶体管MP3的栅极；阈值电流控制单元(1)的二号偏置电压信号输出端同时连接NMOS晶体管MN9的栅极和NMOS晶体管MN10的栅极；
PMOS晶体管MP3的源极连接直流电源VDD；PMOS晶体管MP3的漏极同时连接NMOS晶体管MN1的漏极及栅极、NMOS晶体管MN2的栅极和NMOS晶体管MN3的栅极；NMOS晶体管MN1的源极、NMOS晶体管MN2的源极和NMOS晶体管MN3的源极共同连接GND；
电流源Ipeak_current的负端同时连接NMOS晶体管MN2的漏极、NMOS晶体管MN4的漏极、NMOS晶体管MN10的漏极、NMOS晶体管MN5的栅极和反相器INV0的输入端；
NMOS晶体管MN4的源极同时连接NMOS晶体管MN3的漏极和NMOS晶体管MN9的漏极；NMOS晶体管MN9的源极、NMOS晶体管MN10的源极、NMOS晶体管MN5的源极及漏极共同连接GND；
NMOS晶体管MN4的栅极同时连接反相器INV0的输出端和反相器INV1的输入端，反相器INV1的输出端连接电流比较器的输出端Vout；
阈值电流控制单元(1)包括电流源I0、电流源I1、NMOS晶体管MN6～MN8、NMOS晶体管MN11、PMOS晶体管MP1～MP2、基准电阻R0、芯片外部引入电阻Rset和电压比较器A0；
电流源I0的负端同时连接电压比较器A0的反相输入端和芯片外部引入电阻Rset的一端，芯片外部引入电阻Rset的另一端连接GND；电压比较器A0的同相输入端同时连接基准电阻R0的一端和NMOS晶体管MN11的源极，基准电阻R0的另一端连接GND；电压比较器A0的输出端连接NMOS晶体管MN11的栅极，NMOS晶体管MN11的漏极同时连接PMOS晶体管MP1的漏极及栅极、PMOS晶体管MP2的栅极和阈值电流控制单元(1)的一号偏置电压信号输出端；PMOS晶体管MP1的源极和PMOS晶体管MP2的源极同时连接直流电源VDD；
电流源I1的负端同时连接NMOS晶体管MN6的漏极及栅极和NMOS晶体管MN7的栅极；NMOS晶体管MN6的源极、NMOS晶体管MN7的源极和NMOS晶体管MN8的源极共同连接GND；NMOS晶体管MN7的漏极同时连接PMOS晶体管MP2的漏极、NMOS晶体管MN8的漏极及栅极和阈值电流控制单元(1)的二号偏置电压信号输出端。
2.根据权利要求1所述带迟滞功能的电流比较器，其特征在于，基准电阻R0为芯片内固化的电阻；芯片外部引入电阻Rset的阻值由芯片使用人员更换，以确定芯片外部引入电阻Rset的阻值和基准电阻R0的阻值的关系：Rset<R0或Rset>R0。
3.根据权利要求2所述带迟滞功能的电流比较器，其特征在于，确定外部芯片引入电阻Rset的阻值满足条件Rset<R0的情况下，当电流比较器输出高电平时，阈值电流IH切换为IH＝IMN2，IMN2为NMOS晶体管MN2支路电流；当电流比较器输出低电平时，阈值电流IH切换为IH＝IMN2+IMN4，IMN4为NMOS晶体管MN4支路电流。
4.根据权利要求2所述带迟滞功能的电流比较器，其特征在于，确定芯片外部引入电阻Rset的阻值满足条件Rset>R0的情况下，当电流比较器输出高电平时，阈值电流IH切换为IH＝IMN2+IMN10，IMN2为NMOS晶体管MN2支路电流，IMN10为NMOS晶体管MN10支路电流；当电流比较器输出低电平时，阈值电流IH切换为IH＝IMN2+IMN4+IMN10，IMN4为NMOS晶体管MN4支路电流。
5.根据权利要求3或4所述带迟滞功能的电流比较器，其特征在于，当尖峰电流Ipeak＞IH时，电流比较器延时输出高电平，且进行阈值电流切换；当尖峰电流Ipeak＜IH时，电流比较器延时输出低电平，且进行阈值电流切换。
CN201611246010.9A 2016-12-29 2016-12-29 带迟滞功能的电流比较器 Active CN106533402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611246010.9A CN106533402B (zh) 2016-12-29 2016-12-29 带迟滞功能的电流比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611246010.9A CN106533402B (zh) 2016-12-29 2016-12-29 带迟滞功能的电流比较器

Publications (2)

Publication Number Publication Date
CN106533402A CN106533402A (zh) 2017-03-22
CN106533402B true CN106533402B (zh) 2023-03-24

Family

ID=58338463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611246010.9A Active CN106533402B (zh) 2016-12-29 2016-12-29 带迟滞功能的电流比较器

Country Status (1)

Country Link
CN (1) CN106533402B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622983B2 (en) * 2018-08-10 2020-04-14 Qualcomm Incorporated Apparatus and method for comparing input current to set of current thresholds

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758249A1 (fr) * 2005-08-22 2007-02-28 Atmel Nantes Sa Comparateur à hystérésis de tensions d'entrée et circuit électronique correspondant
CN201345060Y (zh) * 2009-01-13 2009-11-11 北京时代民芯科技有限公司 一种用于温度控制的负反馈迟滞比较器
CN102025352A (zh) * 2010-11-08 2011-04-20 中国兵器工业集团第二一四研究所苏州研发中心 一种迟滞电压比较器
JP2014060484A (ja) * 2012-09-14 2014-04-03 Renesas Electronics Corp 半導体装置
CN106027000A (zh) * 2016-05-16 2016-10-12 电子科技大学 一种迟滞比较器
CN206272588U (zh) * 2016-12-29 2017-06-20 福建亿芯源半导体股份有限公司 带迟滞功能的电流比较器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654088B2 (en) * 2014-05-29 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Hysteresis circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758249A1 (fr) * 2005-08-22 2007-02-28 Atmel Nantes Sa Comparateur à hystérésis de tensions d'entrée et circuit électronique correspondant
CN201345060Y (zh) * 2009-01-13 2009-11-11 北京时代民芯科技有限公司 一种用于温度控制的负反馈迟滞比较器
CN102025352A (zh) * 2010-11-08 2011-04-20 中国兵器工业集团第二一四研究所苏州研发中心 一种迟滞电压比较器
JP2014060484A (ja) * 2012-09-14 2014-04-03 Renesas Electronics Corp 半導体装置
CN106027000A (zh) * 2016-05-16 2016-10-12 电子科技大学 一种迟滞比较器
CN206272588U (zh) * 2016-12-29 2017-06-20 福建亿芯源半导体股份有限公司 带迟滞功能的电流比较器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高共模输入电平的迟滞比较器设计;鞠家欣;《半导体技术》;20110831;第36卷(第8期);第623-626页 *

Also Published As

Publication number Publication date
CN106533402A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
US7548117B2 (en) Differential amplifier having an improved slew rate
US8310279B2 (en) Comparator with hysteresis
US7385378B2 (en) Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method providing a predetermined output voltage
US20180292854A1 (en) Voltage regulator
JP4834700B2 (ja) Ｃｍｏｓ遅延の変動を低減する方法
US8030972B2 (en) High-speed latched comparator circuit with variable positive feedback
CN111176358B (zh) 一种低功耗低压差线性稳压器
CN206272588U (zh) 带迟滞功能的电流比较器
TWI697752B (zh) 具製程及溫度追蹤機制的參考電壓產生器
CN110568896B (zh) 比较器、集成电路和方法
CN106301346B (zh) 具有稳定输入翻转电平的接收器
CN109690937B (zh) 可选择的电流限制器电路
CN106533402B (zh) 带迟滞功能的电流比较器
CN204044342U (zh) 双向磁滞比较器电路及磁传感器电路
CN110635790B (zh) 一种电压型迟滞比较器
CN115224662A (zh) 功能电路的过温保护电路及电源芯片
TW201902116A (zh) 反相放大器比較器
CN113131905B (zh) 一种施密特触发器电路
CN109346118B (zh) 用于sonos单元的灵敏放大器电路
CN113131881B (zh) 输出级电路和ab类放大器
CN113485518A (zh) 一种通用型ldo瞬态响应增强电路
JP2012175115A (ja) スルーレート制御回路、制御方法及び半導体集積回路
JP2020025342A (ja) 半導体回路、電圧検出回路、及び電圧判定回路
JP2008152433A (ja) ボルテージレギュレータ
CN106953601B (zh) 可变带宽低失调运算放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200819

Address after: Unit 102, No. 1742, Gangzhong Road, Xiamen City, Fujian Province

Applicant after: XIAMEN EOCHIP SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: Aofong road Taijiang District Fuzhou city Fujian province 350009 No. 184-186 garden Yijing No. 3 4 floor two unit 66

Applicant before: FUJIAN EOCHIP SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant