CN106531790A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106531790A
CN106531790A CN201610064455.9A CN201610064455A CN106531790A CN 106531790 A CN106531790 A CN 106531790A CN 201610064455 A CN201610064455 A CN 201610064455A CN 106531790 A CN106531790 A CN 106531790A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
nitride
stack
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610064455.9A
Other languages
English (en)
Inventor
吉冈启
洪洪
矶部康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106531790A publication Critical patent/CN106531790A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079Substrate region of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根据实施方式,半导体装置具备第一氮化物半导体层与第二氮化物半导体层交替积层而成的第一积层型氮化物半导体层、第三氮化物半导体层、第四氮化物半导体层、漏极电极、源极电极、及栅极电极。第一氮化物半导体层包含含有碳的氮化镓。第二氮化物半导体层包含氮化铝铟。第三氮化物半导体层设置在第一积层型氮化物半导体层之上,且包含氮化镓。第四氮化物半导体层设置在第三氮化物半导体层之上,且包含氮化铝镓。漏极电极与源极电极设置在第四氮化物半导体层之上。栅极电极隔在漏极电极与源极电极之间。

Description

半导体装置
相关申请案
本申请案享有以日本专利申请案2015-178386号(申请日:2015年9月10日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式是关在一种半导体装置。
背景技术
作为半导体装置的一例,周知的是具备氮化物半导体层的场效晶体管。该场效晶体管具备例如衬底、缓冲层、掺碳氮化镓(GaN)层、未掺杂的氮化镓层、及未掺杂的氮化铝镓(AlGaN)层。在未掺杂的氮化镓层与未掺杂的氮化铝镓层的界面形成有被称为二维电子气的电流路径(通道)。
在驱动所述场效晶体管时,有将衬底与源极电极接地且对漏极电极施加正电压的情况。该情况下,通过衬底与漏极电极之间所产生的电场而将电子自衬底注入,并且将电洞自漏极电极注入。电子及电洞易被掺碳氮化镓层所捕获。此时,如果电子的捕获数较电洞的捕获数大,则该氮化镓层带负电。该情况下,为了在结晶内保持电荷中性而使所述二维电子气的浓度降低。其结果,产生接通电阻增大的现象,即所谓电流崩塌现象。
作为防止所述电流崩塌现象的产生的方法,考虑不形成掺碳氮化镓层的方法。然而,该方法中,并无比电阻较高的半导体层,因此担心耐电压的降低。
发明内容
本发明的实施方式提供一种能够一面确保耐电压一面抑制接通电阻的增大的半导体装置。
实施方式的半导体装置具备第一积层型氮化物半导体层、第三氮化物半导体层、第四氮化物半导体层、漏极电极及源极电极、以及栅极电极。第一积层型氮化物半导体是包含含有碳的氮化镓的第一氮化物半导体层、与包含氮化铝铟的第二氮化物半导体层交替积层而成。第三氮化物半导体层设置在第一积层型氮化物半导体层之上,且包含氮化镓。第四氮化物半导体层设置在第三氮化物半导体层之上,且包含氮化铝镓。漏极电极及源极电极设置在第四氮化物半导体层之上。栅极电极隔在漏极电极与源极电极之间。
附图说明
图1是表示第一实施方式的半导体装置的概略性构造的剖视图。
图2是示意性表示沿图1所示的A-A线的带构造的图。
图3是表示第二实施方式的半导体装置的概略性构造的剖视图。
图4是示意性表示沿图1所示的B-B线的带构造的图。
具体实施方式
图1是表示本实施方式的半导体装置的概略性构造的剖视图。如图1所示,本实施方式的半导体装置1具备衬底10、缓冲层11、第一氮化物半导体层12a与第二氮化物半导体层12b交替积层而成的第一积层型氮化物半导体层12、第三氮化物半导体层13、第四氮化物半导体层14、绝缘膜15、漏极电极16、源极电极17、及栅极电极18。
衬底10包含硅板等。在衬底10之上设置有缓冲层11。
本实施方式的缓冲层11构成第一缓冲层。该缓冲层11是由氮化铝(AlN)等形成。通过缓冲层11而缓和衬底10与第一积层型氮化物半导体层12之间的晶格常数的不匹配。在缓冲层11之上设置有第一积层型氮化物半导体层12。
第一积层型氮化物半导体层12具有将包含掺碳氮化镓的第一氮化物半导体层12a、与包含氮化铝铟(InAlN)的第二氮化物半导体层12b交替积层复数次的超晶格(SL,superlattice)构造。在第一积层型氮化物半导体层12之上设置有第三氮化物半导体层13。
第一氮化物半导体层12a与第二氮化物半导体层12b例如是通过利用MOCVD(Metal Organic Chemical Vapor Deposition,金属有机化学气相沉积)法外延成长而交替形成。此时,第二氮化物半导体层12b的厚度是考虑能够以结晶形式保持在成为外延结晶的母体的第一氮化物半导体层12a的临界膜厚等而适当设计。本实施方式中,第一氮化物半导体层12a的厚度为约20nm,第二氮化物半导体层12b的厚度为约5nm。此外,在第二氮化物半导体层12b中,铟的含有率为约75%。
第三氮化物半导体层13包含未掺杂的氮化镓。在第三氮化物半导体层13之上设置有第四氮化物半导体层14。第三氮化物半导体层13例如亦通过利用MOCVD法外延成长而形成。本实施方式中,第三氮化物半导体层13的厚度为约1μm。
此处,所谓未掺杂的层是指未故意加入杂质而成膜的层,即并非是指通过成膜后及/或制造步骤中的热处理等使杂质自上层及下层扩散而混入的层。亦即,未掺杂的层设为杂质浓度小在约1×1017/cm3的层。
第四氮化物半导体层14包含较第三氮化物半导体层13的带隙大的未掺杂的氮化铝镓。在第四氮化物半导体层14之上设置有绝缘膜15、漏极电极16、及源极电极17。
第四氮化物半导体层14亦通过利用MOCVD法外延成长而形成。本实施方式中,第四氮化物半导体层14的厚度为约20nm。此外,在第四氮化物半导体层14中,铝的含有率为约12%。
绝缘膜15例如包含氮化硅(SiN)或氧化硅(SiO2)等。在绝缘膜15之上设置有栅极电极18。绝缘膜15例如通过CVD(Chemical Vapor Deposition,化学气相沉积)法而形成。
栅极电极18是在例如利用真空蒸镀法或溅镀成膜之后,通过举离法或蚀刻加工成所需的形状而形成。漏极电极16及源极电极17以隔着栅极电极18而相互对向的方式形成在第四氮化物半导体层14之上。
如所述般构成的半导体装置1中,通过第三氮化物半导体层13与第四氮化物半导体层14而形成异质构造。通过该异质构造而在第三氮化物半导体层13与第四氮化物半导体层14的界面产生高移动率的二维电子气20。该二维电子气20在漏极电极16与源极电极17之间形成电流路径(通道)。流过该电流路径的电流可通过调整栅极电极18的电压而控制。亦即,半导体装置1是作为高电子移动率晶体管(HEMT,High ElectronMobility Transistor)而驱动。
以下,参照图2对本实施方式的半导体装置1的带构造进行说明。图2是示意性表示沿图1所示的A-A线的带构造的图。
如所述般,第一氮化物半导体层12a包含掺碳氮化镓,第二氮化物半导体层12b包含氮化铝铟。因此,如图2所示,在第一积层型氮化物半导体层12,第一氮化物半导体层12a的价电子带(Ev)与第二氮化物半导体层12b的价电子带不连续。另一方面,第一氮化物半导体层12a的导电带(Ec)与第二氮化物半导体层12b的导电带连续。
半导体装置1在作为所述高电子移动率晶体管而驱动时,有使衬底10与源极电极17接地且对漏极电极16施加正电压的情况。该情况下,将电子自衬底10注入,并且将电洞自漏极电极16注入。
此时,假设在第一积层型氮化物半导体层12具有第一氮化物半导体层12a但不具有第二氮化物半导体层12b的情况下,可确保耐电压,但有可能较多的电子被第一氮化物半导体层12a捕获而使第一积层型氮化物半导体层12带负电。如此一来,存在通过电流崩塌现象而引起接通电阻增大的虞。
然而,本实施方式的第一积层型氮化物半导体层12中,第一氮化物半导体层12a的导电带与第二氮化物半导体层12b的导电带连续。换言之,第一氮化物半导体层12a的价电子带与第二氮化物半导体层12b的价电子带的差为0.2eV以下。由此,自衬底10进入至第一积层型氮化物半导体层12的电子易顺利地排出至第一积层型氮化物半导体层12之外。
此外,第一氮化物半导体层12a的价电子带与第二氮化物半导体层12b的价电子带不连续。换言之,第一氮化物半导体层12a的价电子带与第二氮化物半导体层12b的价电子带不同。由此,自漏极电极15注入的电洞难以进入至第一积层型氮化物半导体层12。进而,自掺杂有碳的第一氮化物半导体层12a排出的电洞易被封闭在第一积层型氮化物半导体层12中。
根据以上说明的本实施方式的半导体装置1,第一积层型氮化物半导体层12成为易排出电子且易封闭电洞的构造。由此,第一积层型氮化物半导体层12易带正电,故二维电子气20的浓度难以降低。由此,难以引起电流崩塌现象,从而能够抑制接通电阻的增大。
另外,第二氮化物半导体层12b的膜厚越厚,则第一积层型氮化物半导体层12内的电洞的分布的偏斜越大,故封闭电洞的效果越小。因此,较理想为,第二氮化物半导体层12b的最大容许膜厚根据该效果而设定,且根据该最大容许膜厚而设定第一氮化物半导体层12a与第二氮化物半导体层12b的最少积层次数。例如,第一氮化物半导体层12a与第二氮化物半导体层12b的积层次数较理想为至少80次以上。
此外,为使自衬底10进入至第一积层型氮化物半导体层12的电子顺利地排出,第一氮化物半导体层12a的导电带与第二氮化物半导体层12b的导电带的差为约0.2eV以下。为实现此,例如第二氮化物半导体层12b较理想为包含满足InxAl1-xN(0.6<x<0.9)的关系的氮化铝铟。更优选为,第二氮化物半导体层12b较理想为包含铟的含有率为75%(x=0.75)的氮化铝铟。其原因在于,该情况下,第一氮化物半导体层12a的导电带与第二氮化物半导体层12b的导电带的差成为0.01eV以下,两导电带成为大致相等。
(第二实施方式)
以与第一实施方式不同的点为中心对第二实施方式进行说明。图3是表示第二实施方式的半导体装置的概略性构造的剖视图。以下,对与所述第一实施方式相同的构成要素标注相同符号,且省略详细的说明。
如图3所示,本实施方式的半导体装置2在进而具备第二积层型氮化物半导体层22的点与第一实施方式的半导体装置1不同。第二积层型氮化物半导体层22设置在缓冲层11与第一积层型氮化物半导体层12之间。另外,本实施方式的缓冲层11构成第二缓冲层,该构造与第一实施方式相同。
第二积层型氮化物半导体层22具有包含掺碳氮化镓的第五氮化物半导体层22a、与包含氮化铝的第六氮化物半导体层22b交替积层复数次的超晶格构造。
与第一积层型氮化物半导体层12同样地,第五氮化物半导体层22a与第六氮化物半导体层22b通过利用MOCVD法外延成长而交替形成。此时,第六氮化物半导体层22b的厚度主要考虑能够以结晶的形式保持在成为外延结晶的母体的第五氮化物半导体层22a的临界膜厚等而适当设计。本实施方式中,第五氮化物半导体层22a的厚度为约20nm,第六氮化物半导体层22b的厚度为约5nm。
以下,参照图4对本实施方式的半导体装置2的带构造进行说明。图4是示意性表示沿图3所示的B-B线的带构造的图。
如上所述,第五氮化物半导体层22a包含掺碳氮化镓。第六氮化物半导体层22b包含氮化铝。因此,如图4所示,在第二积层型氮化物半导体层11,第五氮化物半导体层22a的价电子带与第六氮化物半导体层22b的价电子带不连续。换言之,第五氮化物半导体层22a的价电子带与第六氮化物半导体层22b的价电子带不同。本实施方式中,第五氮化物半导体层22a的价电子带与第六氮化物半导体层22b的价电子带的差为约0.8eV。
进而,第五氮化物半导体层22a的导电带与第六氮化物半导体层22b的导电带亦不连续。换言之,第五氮化物半导体层22a的导电带亦与第六氮化物半导体层22b的导电带不同。本实施方式中,第五氮化物半导体层22a的导电带与第六氮化物半导体层22b的导电带的差为约1.9eV。
根据以上说明的本实施方式的半导体装置2,与第一实施方式的半导体装置1同样地,第一氮化物半导体层12a的价电子带与第二氮化物半导体层12b的价电子带不连续,且第一氮化物半导体层12a的导电带与第二氮化物半导体层12b的导电带连续。亦即,第一积层型氮化物半导体层12具有易带正电的构造。由此,二维电子气20的浓度难以降低,故难以引起电流崩塌现象,从而能够抑制接通电阻的增大。
进而,在本实施方式的半导体装置2中,在第一积层型氮化物半导体层12与缓冲层11之间设置有第二积层型氮化物半导体层22。在第二积层型氮化物半导体层22,第五氮化物半导体层22a的导电带与第六氮化物半导体层22b的导电带不连续,故自衬底10注入的电子即便可通过缓冲层11,亦难以进入至第二积层型氮化物半导体层22。因此,向设置在第二积层型氮化物半导体层22之上的第一积层型氮化物半导体层12的电子注入受到阻碍,故第一积层型氮化物半导体层12更易带正电。由此,能够进一步抑制由电流崩塌现象引起的接通电阻的增大。
此外,第二积层型氮化物半导体层22中,第五氮化物半导体层22a的价电子带与第六氮化物半导体层22b的价电子带亦不连续,故自掺杂有碳的第五氮化物半导体层22a排出的电洞易封闭在第二积层型氮化物半导体层22中。因此,第二积层型氮化物半导体层22亦易带正电。由此,即便形成第二积层型氮化物半导体层22,亦可抑制电流崩塌现象的产生。
另外,第五氮化物半导体层22a的膜厚越厚,则第二积层型氮化物半导体层22内的电洞的分布的偏斜越大,故封闭电洞的效果越小。因此,较理想为,第五氮化物半导体层22a的最大容许膜厚根据该效果而设定,且根据该最大容许膜厚而设定第五氮化物半导体层22a与第六氮化物半导体层22b的最少积层次数。例如,第五氮化物半导体层22a与第六氮化物半导体层22b的积层次数较理想为至少40次以上。
已对本发明的若干实施方式进行了说明,但这些实施方式是作为示例而提出者,并非意欲限定发明的范围。这些新颖的实施方式能够以其他各种形态实施,且可在不脱离发明的主旨的范围内进行各种省略、置换、及变更。这些实施方式或其变形包含在发明的范围及主旨,并且包含在申请专利范围所记载的发明及其均等的范围。

Claims (12)

1.一种半导体装置,其特征在于具备:
第一积层型氮化物半导体层,包含含有碳的氮化镓的第一氮化物半导体层、与包含氮化铝铟的第二氮化物半导体层交替积层而成;
第三氮化物半导体层,设置在所述第一积层型氮化物半导体层之上,包含氮化镓;
第四氮化物半导体层,设置在所述第三氮化物半导体层之上,且包含氮化铝镓;
漏极电极及源极电极,设置在所述第四氮化物半导体层之上;以及
栅极电极,隔在所述漏极电极与所述源极电极之间。
2.根据权利要求1所述的半导体装置,其特征在于进而具有第一缓冲层,该第一缓冲层设置在所述第一积层型氮化物半导体层之下,且包含氮化铝。
3.根据权利要求1所述的半导体装置,其特征在于进而具备第二积层型氮化物半导体层,该第二积层型氮化物半导体层设置在所述第一积层型氮化物半导体层之下,且是包含含有碳的氮化镓的第五氮化物半导体层、与包含氮化铝的第六氮化物半导体层交替积层而成。
4.根据权利要求3所述的半导体装置,其特征在于进而具有第二缓冲层,该第二缓冲层设置在所述第二积层型氮化物半导体层之下,且包含氮化铝。
5.根据权利要求1所述的半导体装置,其特征在于:
构成所述第二氮化物半导体层的氮化铝铟的组成式满足InxAl1-xN的关系,其中0.6<x<0.9。
6.根据权利要求3所述的半导体装置,其特征在于:
构成所述第二氮化物半导体层的氮化铝铟的组成式满足InxAl1-xN的关系,其中0.6<x<0.9。
7.根据权利要求1所述的半导体装置,其特征在于:
所述第一氮化物半导体层与所述第二氮化物半导体层的积层次数为至少80次以上。
8.根据权利要求3所述的半导体装置,其特征在于:
所述第五氮化物半导体层与所述第六氮化物半导体层的积层次数为至少40次以上。
9.根据权利要求7所述的半导体装置,其特征在于进而具备第二积层型氮化物半导体层,该第二积层型氮化物半导体层是第五氮化物半导体层与第六氮化物半导体层交替积层而成,所述第五氮化物半导体层的价电子带与所述第六氮化物半导体层的价电子带不同,所述第五氮化物半导体层的导电带亦与所述第六氮化物半导体层的导电带不同。
10.根据权利要求9所述的半导体装置,其特征在于:
所述第五氮化物半导体层与所述第六氮化物半导体层的积层次数为至少40次以上。
11.一种半导体装置,其特征在于具备:
第一积层型氮化物半导体层,第一氮化物半导体层与第二氮化物半导体层交替积层而成,所述第一氮化物半导体层的价电子带与所述第二氮化物半导体层的价电子带不同,所述第一氮化物半导体层的导电带与所述第二氮化物半导体层的导电带的差为0.2eV以下;
第三氮化物半导体层,设置在所述第一积层型氮化物半导体层之上;
第四氮化物半导体层,设置在所述第三氮化物半导体层之上,且带隙较所述第三氮化物半导体层大;
漏极电极及源极电极,设置在所述第四氮化物半导体层之上;以及
栅极电极,隔在所述漏极电极与所述源极电极之间。
12.根据权利要求11所述的半导体装置,其特征在于:
所述第一氮化物半导体层与所述第二氮化物半导体层的积层次数为至少80次以上。
CN201610064455.9A 2015-09-10 2016-01-29 半导体装置 Withdrawn CN106531790A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-178386 2015-09-10
JP2015178386A JP2017054955A (ja) 2015-09-10 2015-09-10 半導体装置

Publications (1)

Publication Number Publication Date
CN106531790A true CN106531790A (zh) 2017-03-22

Family

ID=58260046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610064455.9A Withdrawn CN106531790A (zh) 2015-09-10 2016-01-29 半导体装置

Country Status (4)

Country Link
US (1) US20170077241A1 (zh)
JP (1) JP2017054955A (zh)
CN (1) CN106531790A (zh)
TW (1) TW201711200A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
US20120273759A1 (en) * 2008-11-27 2012-11-01 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
CN103715246A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273759A1 (en) * 2008-11-27 2012-11-01 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
CN103258717A (zh) * 2008-11-27 2013-08-21 同和电子科技有限公司 电子器件用外延基板及其生产方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
CN103715246A (zh) * 2012-09-28 2014-04-09 富士通株式会社 半导体装置

Also Published As

Publication number Publication date
JP2017054955A (ja) 2017-03-16
TW201711200A (zh) 2017-03-16
US20170077241A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
JP6251071B2 (ja) 半導体装置
CN104835847B (zh) 半导体器件
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
CN105702734B (zh) 半导体器件及制造半导体器件的方法
JP6534791B2 (ja) 半導体装置
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
WO2011118098A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP6444789B2 (ja) 半導体装置及びその製造方法
CN106024879B (zh) 半导体器件和制造半导体器件的方法
WO2016051691A1 (ja) 半導体装置およびその製造方法
WO2011118099A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US20100102357A1 (en) Nitride semiconductor device
JP2013235873A (ja) 半導体装置およびその製造方法
JP2012114320A (ja) 窒化物半導体電界効果トランジスタ
JP2009076845A (ja) 電界効果半導体装置及びその製造方法
JP2011204717A (ja) 化合物半導体装置
JP2009117712A (ja) 窒化物系化合物半導体装置
JP2017073525A (ja) 窒化物半導体装置
JP2013125913A (ja) 半導体装置
US9865724B1 (en) Nitride semiconductor device
JP7165328B2 (ja) 半導体装置および半導体装置の製造方法
CN106531790A (zh) 半导体装置
WO2018220741A1 (ja) 半導体装置の製造方法
US20160079373A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170322