CN106527575B - 一种基于活动相似度的触发器分组时钟门控方法 - Google Patents

Abstract

本发明公开了一种基于活动相似度的触发器分组时钟门控方法，包括以下步骤：基于数字信号处理芯片内核典型工作模式下的门级仿真，得到各个触发器在典型工作模式下的活动性向量，通过统计处理触发器的活动性向量得到触发器的翻转率、触发器间的相关性；使用布局工具进行初步布局，获得数字信号处理芯片内核中触发器在布局中的初始位置；利用翻转率信息与触发器位置数据，实现触发器的分组；利用触发器分组信息，采用异或门自门控的方法实现时钟门控；对产生的新网表做新的布局，并实现时钟树综合与功耗仿真验证。本发明实现了DSP内核的触发器分组时钟门控，可有效的提高时钟的可门控周期，从而降低动态功耗。

Description

一种基于活动相似度的触发器分组时钟门控方法

技术领域

本发明涉及DSP低功耗技术中的动态功耗降低的领域，具体涉及一种门级的时钟门控方法。

背景技术

数字信号处理芯片(Digital Signal Processor，DSP)是一种特别适合进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号算法。正是由于其强大的信号处理能力以及快速的信号处理速度，DSP正广泛的应用于工业、通信、军事等各个领域。

随着各个领域的发展，芯片设计的复杂度也大幅增加，对DSP芯片的要求也越来越朝着小尺寸、低功耗、性能高的方向发展，但是更高的运算速度也必然会导致功耗的增加。尤其对于便携式手持设备而言，续航能力成为衡量产品好坏的关键因素之一，这些便携式产品的供电往往依赖于自带的电池，电池容量的大小决定了此类设备的续航时间。这些年来相对于便携式产品的发展，电池储能技术一直未取得重大进展。因此，高性能低功耗的架构已逐渐成为主流设计要求，低功耗技术也随之不断演进，需要我们不断探索实现。

目前，SoC芯片以时序电路为主，而所谓的时序电路是根据主时钟的同步翻转进行操作的。在芯片正常运行过程中，时钟网络功耗通常占据了芯片整体功耗的50％以上。同时时钟信号末端还连接着大量的寄存器与锁存器，这些时序逻辑单元同样存在着不可忽略的动态功耗消耗。时钟门控技术可以有效地降低时钟信号的翻转率，从而降低电路的动态功耗。并且时钟门控技术可以在不影响芯片正常工作，同时保证系统性能的前提下，有效的降低时钟网络上的功耗。因此相对于其他低功耗技术而言，时钟门控技术得到了广泛的应用，成为一项非常有效的降低微控制器功耗的方法。随着集成电路的集成度与设计规模越来越大，和EDA工具支持的时钟门控技术的成熟，大部分的DSP内核的设计均是采用基于EDA工具的时钟门控的实现。但是当EDA工具无法从存在的逻辑中推导出时钟门控的使能信号时，那么这部分的触发器将无法实现时钟门控，造成该部分逻辑的动态功耗的浪费。对已经实现了时钟门控的触发器，时钟门控的效率依然有可优化的空间。而综合工具主要是通过逻辑功能的推导实现部分触发器的门控，所以很难保证很高的时钟门控的效率。

发明内容

本发明的目的是提供一种基于活动相似度的触发器分组时钟门控方法，以提高数字信号处理芯片内核中的时钟门控的效率。

为实现上述目的，本发明采用的技术方案为：

一种基于活动相似度的触发器分组时钟门控方法，其特征在于：包括以下步骤：

步骤1，基于数字信号处理芯片内核典型工作模式下的门级仿真，得到各个触发器在典型工作模式下的活动性向量，通过统计处理触发器的活动性向量得到触发器的翻转率、触发器间的相关性；

步骤2，使用布局工具进行初步布局，获得数字信号处理芯片内核中触发器在布局中的初始位置；

步骤3，利用步骤1中得到的翻转率信息与步骤2中得到的触发器位置数据，实现触发器的分组；

步骤4，利用步骤3得到的触发器分组信息，采用异或门自门控的方法实现时钟门控；

步骤5，对产生的新网表做新的布局，并实现时钟树综合与功耗仿真验证。

步骤1中，所述仿真是在典型操作模式下的测试平台做大量的仿真。

步骤3中，分析时钟门控效率与触发器分组之间的关系，根据可门控周期与触发器的活动相似度间的关系，建立对应的图论模型，并采用最小权完美匹配迭代算法，得到触发器的最优分组。

步骤3中，触发器的分组方法具体为：各个触发器对应模型中各个顶点，先剔除翻转率很高的触发器；分组对应连线，剔除摆放太远的触发器组；相关性对应权重，相关性是触发器的活动相似度，活动相似度通过两个触发器的活动性向量取异或得到；建立模型后，采用最小权完美匹配算法实现触发器的分组；通过迭代处理，实现多个触发器同组门控，迭代次数根据时钟门控的扇出数确定；每次迭代需重新定义顶点、连线与权重，将已经得到的触发器组作为一个顶点，触发器组之间的匹配作为新的连线，权重的设定通过顶点间取异或得到。

步骤4中，根据分组结果对门级网表进行修改；修改包括：门控逻辑的插入与门控逻辑单元之间的连接；修改的同时也要保证满足时序要求。

有益效果：通过本发明所提供的方法，实现DSP内核的触发器分组时钟门控，可有效的提高时钟的可门控周期，从而降低动态功耗。

附图说明

图1是时钟门控优化设计流程图；

图2是优化时钟门控示意图；

图3是触发器翻转率统计数据；

图4是触发器相关性统计；

图5是同组触发器共同使能产生门控信号；

图6是触发器的分组流程图。

具体实施方式

下面结合附图对发明的技术方案进行详细的说明。

本发明提供了一种基于活动相似度的触发器分组时钟门控方法，主要解决的问题是：如何更合理的对触发器分组门控，减少冗余时钟周期。而触发器的分组，不仅需要考虑触发器的活动相似度，还需要将同组触发器距离因素考虑进去。

本发明包括以下几个步骤：

(1)对综合得到的门级网表仿真，获得各触发器的活动性向量。由于DSP内核具有触发器活动性固定与翻转率低等特点，所以在典型操作模式下测试平台做大量的仿真。统计处理触发器的翻转活动性向量可得到触发器的翻转率、触发器间的相关性等信息。

(2)使用布局工具进行初步布局，获得DSP内核中触发器在布局中的初始位置。

(3)利用第(1)步中得到的翻转活动性信息与第(2)步中得到的触发器位置数据，实现触发器的分组算法。

(4)利用第(3)步得到的触发器分组信息，采用异或门自门控的方法实现时钟门控。主要是通过门级网表的修改实现，主要的修改包括：门控逻辑的插入与门控逻辑单元之间的连接。

(5)对产生的新网表做新的布局，并实现时钟树综合与功耗仿真验证等工作。

步骤(3)中的如何实现触发器的分组是该方法的重点。为了合理的触发器分组，需重点讨论：各组门控的扇出数与触发器的分组原则。

假如对每个触发器分别门控，那么可以得到最大的门控周期，但是同时需添加大量的门控单元与使能逻辑单元，可能反而会导致功耗的增加。所以，通常会将多个触发器作为一组门控，以达到最优时钟门控效果。但是若单组触发器的个数过多时，时钟门控的效率必然会降低。在假设两两触发器均不相关的情况下，基于理想的时钟树结构，发现最优扇出数与触发器翻转率直接相关。考虑到DSP内核的翻转率很低，且同组触发器活动相似度较高，所以一般触发器的扇出数取用8到16之间。

触发器分组的原则主要考虑的物理量有：同组触发器的活动相似度、同组触发器距离的远近、时钟门控的扇出数。如何合理的将触发器间的相关性与触发器的物理位置信息用到触发器的分组中，实现功耗的降低是时钟门控的关键。总结触发器分组原则如下：

(1)根据相关触发器的平均翻转率，确定时钟门控的扇出数。并基于该扇出数，对触发器分组。

(2)摆放太远的触发器一定不会放到同一门控组中。若触发器的分组门控导致时钟绕线明显增加，那么时钟线上的负载电容太大，可能会导致功耗的增加，而不是功耗的降低。

(3)不对翻转率很高的触发器门控。若将翻转率很高的触发器作相似的分组门控，那么可能会降低时钟的可门控周期。

(4)触发器的分组要同时考虑触发器的距离与活动相似度。同组的触发器最好能够摆放在相近位置。

在触发器分组的具体实现中，可以将该分组问题转化为图论中的集合分割问题，一般解决集合的最小权重完美匹配的方法均可应用于触发器的分组门控中。最小权完美匹配的算法理论上可以较多的降低冗余周期，分别两两分组，实现最优触发器分组。然后将同组的触发器看做一组，以此类推。那么可以实现同组2的n次方个触发器的最优匹配。

如图6所示为触发器的分组流程图。各个触发器对应模型中各个顶点，一般先剔除翻转率很高的触发器，因为翻转率很高的触发器门控效率偏低，可能会导致同组触发器冗余时钟周期增多。顶点个数的减少也有利于降低算法实现的复杂度。分组对应连线，剔除摆放太远的触发器组。因为将同组触发器摆放太远，有可能增大时钟线上的负载电容，可能会导致功耗的增加，连线的减少也有利于算法的实现。相关性对应权重，相关性主要是触发器的活动相似度，活动相似度主要是通过两个触发器的活动性向量取异或得到。建立模型后，采用最小权完美匹配算法实现触发器的分组。由于最小权完美匹配的方法实现的是两两顶点的分组，所以可以通过迭代处理，实现多个触发器同组门控，迭代次数是根据时钟门控的扇出数确定的。每次迭代需重新定义顶点、连线与权重，将已经得到的触发器组作为一个顶点，触发器组之间的匹配作为新的连线，权重的设定通过顶点间取异或得到。

下面结合具体实施例对本发明做进一步说明。

实施例

选用CEVA公司的一款DSP IP内核CEVA-TL421作为设计验证对象，并采用Synopsys公司的综合工具DC实现综合时钟门控。基于活动相似度的时钟门控，首先需得到触发器的活动性信息。通过对综合后的门级网表在典型模式下的大量仿真，得到触发器活动性文件。该文件主要包含三个部分：文件信息部分、各个触发器引脚代号、各个周期触发器引脚翻转统计。可以将第二与第三两个部分分割成两个文件分别处理。采用Perl脚本对这两个文件分别做分割匹配，以匹配相同引脚的方式统计触发器的活动性向量。对触发器引脚代号文件，以各个触发器为分割；对各个周期触发器引脚翻转文件，以周期为分割。统计得到的活动性向量为一个二进制向量，在该触发器活动性向量中，每位代表一个时钟周期，若触发器在某个时钟周期有翻转，则该时钟周期为记为1，否则该位记为0。各个触发器的翻转率计算就简单得多了。由于活动性向量中1代表触发器翻转，向量的位数，代表仿真的周期，所以每个触发器的活动向量中的1的个数，与该向量的位数的比值，就是该触发器的翻转率。对两两触发器的相似度，将两两触发器做按位异或处理可得到一个新的向量，该向量中的1的个数，与该向量的位数的比值，即为这两个触发器的相似度，可用百分比表达，百分比比值越高证明两两触发器活动相似度越高。

为了方便分析与衡量触发器的时钟门控的门控效率。在图2中，虚线框内为基于活动相似度的时钟门控优化插入的时钟门控单元。在时钟门控优化前，该部分是不存在的。在综合时钟门控中，即虚线框不存在时，有以下几个参数：

参数1：Q的总翻转数/clk的总翻转数；

参数2：1-clk_g的总翻转数/clk的总翻转数；

参数3：Q的总翻转数/clk_g总翻转数；

其中，参数1为该参数为触发器的真实翻转率，一般该参数越小，时钟门控会越高效；参数2可用于衡量综合实现的时钟门控效率，该值越大说明综合实现的门控效率越高；参数3为在门控状态下触发器的翻转率，该值必定大于触发器的真实翻转率，在下面实现的触发器的分组门控中，所指的触发器翻转率均是指该翻转率。如果同一门控单元门控的大多数触发器翻转率太大，则说明综合实现的门控效率很高，该组不适合继续对时钟门控优化。

如果实现了优化的时钟门控，则虚线框内部分存在。有以下两个参数：

参数4：1-clk_g’的总翻转数/clk_g的总翻转数；

参数5：1-clk_g’的总翻转数/clk总翻转数；

其中，参数4可用于衡量优化的时钟门控效率，该值越大说明优化的时钟门控效率越高；参数5为优化的时钟门控实现后，时钟门控效率，该值可与参数参数2对比，若该值远大于参数2，则说明时钟门控的优化越高。若该值与参数2相当，则说明时钟门控的效果不明显，可取消该部分触发器的时钟门控优化。

对于参数1，即所有触发器的真实翻转率统计，可分别统计出在各个翻转率区间的触发器个数。将统计的结果绘制成柱状图如图3所示，该柱状图的横坐标为触发器的翻转率区间，纵坐标为触发器的个数。从图中可以明显看出，大部分触发器的翻转率都在5％以下，且可求得所有触发器的平均翻转率为2.3％。由此可见触发器的总体翻转率偏低，且大部分触发器的翻转率都在较低的翻转率区间内。

对综合实现的同组门控的触发器统计其两两相关度，触发器的两两翻转相关性的统计如图4所示，注意这里指的翻转率是指在时钟门控下的翻转率。显然，大部分两两触发器之间的相似度是接近1的，这就表明基于活动相似度的时钟门控可有效的减少时钟的冗余翻转。但是仍然有很多非一致性的触发器组存在，在图4中被用圈画出。在设计分组的过程中，要尽量避免出现两个相关度低的触发器出现在同一组的情况。对一个好的触发器分组方法，也不应该出现圈出区域内的触发器对出现在同一触发器组中。

由此可见，综合门控中的触发器翻转率依然较低，且高扇门控单元门控的触发器占比很高，所以在综合实现的时钟门控的基础上，基于翻转率对时钟门控优化，可优化的空间依然很高。

分析得到了综合门控下可优化的触发器，那么就可以分别对综合实现的时钟门控下的触发器组优化处理。根据该组触发器的平均翻转率，确定门控单元单组门控的触发器的数目之后，采用最小权值完美匹配迭代算法，基本能够保证顶点在距离与冗余时钟周期上的最佳匹配。在触发器分组是直接不对翻转率大于0.5的触发器分组门控。但是得到的触发器分组结果中，依然存在部分翻转率较高的触发器，影响时钟门控效率。对比从得到的触发器组中去除翻转率在0.2到0.5之间的触发器，对冗余时钟周期的影响，若冗余时钟周期减少，则从触发器分组中去除该触发器。

已经得到了触发器的分组规划。还要将同组触发器插入门控单元、设计使能信号。使能信号主要采用的是异或门自门控的方法，其设计电路如图5所示。通过一个异或门对比触发器的当前数据输入端与输出端，则可以将该异或门的输出信号作为时钟的使能信号。若触发器的当前数据输入与输出不同，则下个触发沿触发器需时钟信号驱动进行翻转，此时异或门的输出为1，触发器的时钟信号正常驱动。相反，若触发器当前输入与输出相同，那么异或门的输出为0，时钟信号将会关断，触发器的时钟端没有驱动。

同组触发器靠近摆放有利于建立低功耗的时钟树，且有利于时序的满足，所以可采用Synopsys公司的布局布线工具ICC自带的bound约束的方法，实现同组触发器的聚类摆放。同时，EDA工具实现的带bound约束的布局优化与面积优化、功耗优化、拥塞优化是兼容的。其中面积优化是指满足时序的情况下，尽可能使用小尺寸的单元，功耗优化是指通过替换单元实现泄露功耗等的优化，拥塞优化是指在发生布线拥塞的区域，降低标准单元利用率。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种基于活动相似度的触发器分组时钟门控方法，其特征在于：包括以下步骤：

步骤1，基于数字信号处理芯片内核典型工作模式下的门级仿真，得到各个触发器在典型工作模式下的活动性向量，通过统计处理触发器的活动性向量得到触发器的翻转率、触发器间的相关性；

步骤2，使用布局工具进行初步布局，获得数字信号处理芯片内核中触发器在布局中的初始位置；

步骤3，利用步骤1中得到的翻转率信息与步骤2中得到的触发器位置数据，实现触发器的分组；触发器的分组方法为：分析时钟门控效率与触发器分组之间的关系，根据可门控周期与触发器的活动相似度间的关系，建立对应的图论模型，并采用最小权完美匹配迭代算法，得到触发器的最优分组；具体为：各个触发器对应模型中各个顶点，先剔除翻转率很高的触发器；分组对应连线，剔除摆放太远的触发器组；相关性对应权重，相关性是触发器的活动相似度，活动相似度通过两个触发器的活动性向量取异或得到；建立模型后，采用最小权完美匹配算法实现触发器的分组；通过迭代处理，实现多个触发器同组门控，迭代次数根据时钟门控的扇出数确定；每次迭代需重新定义顶点、连线与权重，将已经得到的触发器组作为一个顶点，触发器组之间的匹配作为新的连线，权重的设定通过顶点间取异或得到；

步骤4，利用步骤3得到的触发器分组信息，采用异或门自门控的方法实现时钟门控；

步骤5，对产生的新网表做新的布局，并实现时钟树综合与功耗仿真验证。

2.如权利要求1所述的基于活动相似度的触发器分组时钟门控方法，其特征在于：步骤1中，所述仿真是在典型操作模式下的测试平台做大量的仿真。

3.如权利要求1所述的基于活动相似度的触发器分组时钟门控方法，其特征在于：步骤4中，根据分组结果对门级网表进行修改；修改包括：门控逻辑的插入与门控逻辑单元之间的连接；修改的同时也要保证满足时序要求。