CN106526461B - 针对流量控制的嵌入式实时反压验证的方法 - Google Patents

针对流量控制的嵌入式实时反压验证的方法 Download PDF

Info

Publication number
CN106526461B
CN106526461B CN201611259554.9A CN201611259554A CN106526461B CN 106526461 B CN106526461 B CN 106526461B CN 201611259554 A CN201611259554 A CN 201611259554A CN 106526461 B CN106526461 B CN 106526461B
Authority
CN
China
Prior art keywords
control
chip
module
flow
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611259554.9A
Other languages
English (en)
Other versions
CN106526461A (zh
Inventor
唐飞
周磊
陈轶昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN201611259554.9A priority Critical patent/CN106526461B/zh
Publication of CN106526461A publication Critical patent/CN106526461A/zh
Application granted granted Critical
Publication of CN106526461B publication Critical patent/CN106526461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种针对流量控制的嵌入式实时反压验证的方法，包括：按照芯片内不同的功能或数据流向，将芯片划分为不同的模块；在每个模块内各功能的分支点或者控制节点处添加控制寄存器；当进行功能验证和测试时，通过所述控制寄存器实时控制数据流量的开关和大小，对各模块或整个芯片施加不同的流量压力。采用本发明公开的方法可大大提高芯片流量压力测试的效率和覆盖率。

Description

针对流量控制的嵌入式实时反压验证的方法
技术领域
本发明涉及芯片验证与测试领域，具体涉及一种针对流量控制的嵌入式实时反压验证的方法。
背景技术
在目前的芯片设计中，经常需要进行大宽带的数据处理和交换，特别是网络交换芯片更是涉及到高数据宽带的处理和交换，在这种情况下，对芯片流量压力验证和测试就显得非常重要。
传统上对芯片流量压力测试都是通过控制激励源的带宽来进行，随着处理带宽的增加，使用的测试设备也相应增加，提高了成本，同时增加了测试的复杂度和难度；此外，在芯片的前期验证阶段，往往是通过软件来模拟测试仪器的发包机制，在流量控制上做不到精确，特别是对分支模块流量控制上存在短板，效率不高。
发明内容
针对现有技术的不足，本发明的主要目的在于：通过内嵌式开关对数据流量进行控制，以提高芯片压力测试的效率和覆盖率。
为实现前述目的，本发明公开了一种针对流量控制的嵌入式实时反压验证的方法，具体包括：
按照芯片内不同的功能或数据流向，将芯片划分为不同的模块；
在每个模块内各功能的分支点或者控制节点处添加控制寄存器；
当进行功能验证和测试时，通过所述控制寄存器实时控制数据流量的开关和大小，对各模块或整个芯片施加不同的流量压力。
优选地，所述控制寄存器用于控制数据流量的开关和大小，不影响模块的功能。
优选地，对某个模块功能进行验证和测试时，通过对模块内的控制寄存器进行开关控制，以控制模块内各个分支数据流量的开关和大小，对模块施加不同的流量压力。
优选地，对芯片整体功能进行验证和测试时，通过CPU对各个模块中的控制寄存器进行开关控制，以控制进出各个模块的数据流量的开关和大小，对芯片施加不同的流量压力。
优选地，每个模块内还包括一寄存器控制模块，CPU通过访问所述寄存器控制模块对各控制寄存器进行开关控制。
与现有技术相比，本发明的优点在于：本发明公开的针对流量控制的嵌入式实时反压验证的方法，可以灵活控制芯片内部数据流的开关，使用方式自由灵活，可以实时控制芯片各个分支模块数据流量的大小，以对不同模块随机产生不同的流量压力，提高芯片流量压力测试的效率和覆盖率。
附图说明
图1是本发明一实施例提出的芯片不同模块划分示意图；
图2是本发明一实施例提出的单个模块构建数据流开关控制示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明实施例通过在芯片的不同模块中添加不同的控制寄存器，通过控制各个寄存器的开关来实时控制芯片各个分支模块数据流的开关，对不同模块产生不同的数据流量压力，以对模块或整个芯片进行随机压力测试和功能验证测试。具体方法包括：
1.按照芯片内不同的功能或者数据流向，将芯片划分为不同的模块；
图1是是本发明实施例提出的芯片不同模块划分示意图，如图1所示，在芯片设计的过程中，根据实现的不同功能或数据流走向，将芯片内部分为不同的模块，例如模块A、模块B等，以方便进行功能验证和压力验证。
2.在每个模块内各功能的分支点或者控制节点处添加控制寄存器；
在各个模块进行功能详细设计时，在各个功能的分支或者控制节点处添加控制寄存器，通过添加控制寄存器来控制数据流的开关，但是，控制寄存器的开关不影响所在的分支或控制节点的具体功能，仅用于控制数据流量的开关和大小。
3.当进行功能验证和测试时，通过所述控制寄存器实时控制数据流量的开关和大小，对各模块或整个芯片施加不同的流量压力。
在进行模块功能验证和测试时，通过控制寄存器的开关，控制各个分支数据流的开关和流量大小，增强对整个模块的随机性压力测试以及对整个模块功能的测试，无需专门控制测试激励的带宽。
在进行芯片整体功能验证和测试时，CPU对各个模块中的控制寄存器进行开关控制，随机控制进出各个模块的数据流的开关和流量大小，增强对整个芯片的随机性压力测试以及对芯片整体功能的测试，无需专门控制测试仪器的测试带宽，仅专注具体的功能验证和测试即可。
图2是本发明一实施例提出的单个模块构建数据流开关控制示意图，如图2所示，可在各FIFO(先入先出队列)的出口及存储器的出口处添加控制寄存器开关，CPU通过访问寄存器控制模块来控制各寄存器的开关，即可控制各个分支数据流的开关和流量大小。
其中，开关1、开关2、开关3、开关4和开关5分别控制经过预处理模块、分支3、分支1、聚合模块和终处理模块的数据流的开关和流量的大小，但这些控制寄存器的开关不影响这些分支模块的功能。通过控制不同分支的流量开关以调节测试的流量大小，可方便地对模块内各个功能点进行压力测试和功能测试，并通过调节各个模块的流量大小，进一步对整个芯片进行随机压力测试和功能测试。
采用本发明提供的针对流量控制的嵌入式实时反压验证的方法，基于内嵌式开关灵活控制内部数据流的开关，使用方式自由灵活，可实时控制芯片各个分支模块数据流量的大小，以对不同模块随机产生不同的流量压力，提高芯片流量压力测试的效率和覆盖率。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种针对流量控制的嵌入式实时反压验证的方法，其特征在于：
按照芯片内不同的功能或数据流向，将芯片划分为不同的模块；
在每个模块内各功能的分支点或者控制节点处添加控制寄存器；
当进行功能验证和测试时，通过所述控制寄存器实时控制数据流量的开关和大小，对各模块或整个芯片施加不同的流量压力。
2.根据权利要求1所述的针对流量控制的嵌入式实时反压验证的方法，其特征在于：对某个模块功能进行验证和测试时，通过对模块内的控制寄存器进行开关控制，以控制模块内各个分支数据流量的开关和大小，对模块施加不同的流量压力。
3.根据权利要求1所述的针对流量控制的嵌入式实时反压验证的方法，其特征在于：对芯片整体功能进行验证和测试时，通过CPU对各个模块中的控制寄存器进行开关控制，以控制进出各个模块的数据流量的开关和大小，对芯片施加不同的流量压力。
4.根据权利要求1-3中任意一项所述的针对流量控制的嵌入式实时反压验证的方法，其特征在于：每个模块内还包括一寄存器控制模块，CPU通过访问所述寄存器控制模块对各控制寄存器进行开关控制。
CN201611259554.9A 2016-12-30 2016-12-30 针对流量控制的嵌入式实时反压验证的方法 Active CN106526461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611259554.9A CN106526461B (zh) 2016-12-30 2016-12-30 针对流量控制的嵌入式实时反压验证的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611259554.9A CN106526461B (zh) 2016-12-30 2016-12-30 针对流量控制的嵌入式实时反压验证的方法

Publications (2)

Publication Number Publication Date
CN106526461A CN106526461A (zh) 2017-03-22
CN106526461B true CN106526461B (zh) 2018-12-28

Family

ID=58336071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611259554.9A Active CN106526461B (zh) 2016-12-30 2016-12-30 针对流量控制的嵌入式实时反压验证的方法

Country Status (1)

Country Link
CN (1) CN106526461B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770090B (zh) * 2017-10-20 2020-05-01 深圳市楠菲微电子有限公司 用于控制流水线中寄存器的方法和装置
CN111526097B (zh) * 2020-07-03 2020-10-30 新华三半导体技术有限公司 一种报文调度方法、装置及网络芯片
CN112965903A (zh) * 2021-03-09 2021-06-15 北京百度网讯科技有限公司 测试方法、装置、电子设备及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183140A (zh) * 2007-12-26 2008-05-21 中国科学院计算技术研究所 一种片上多核处理器的测试电路及其可测试性设计方法
CN103166863A (zh) * 2012-12-20 2013-06-19 上海大学 集总式8x8低延迟高带宽交叉点缓存队列片上路由器
CN103299291A (zh) * 2010-12-15 2013-09-11 超威半导体公司 分布式共享存储器多处理器中的分裂流量路由
CN103312633A (zh) * 2013-05-14 2013-09-18 盛科网络（苏州）有限公司 交换机芯片匀速产生oam报文的方法和装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8099521B2 (en) * 2006-10-26 2012-01-17 Interactic Holdings Inc. Network interface card for use in parallel computing systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183140A (zh) * 2007-12-26 2008-05-21 中国科学院计算技术研究所 一种片上多核处理器的测试电路及其可测试性设计方法
CN103299291A (zh) * 2010-12-15 2013-09-11 超威半导体公司 分布式共享存储器多处理器中的分裂流量路由
CN103166863A (zh) * 2012-12-20 2013-06-19 上海大学 集总式8x8低延迟高带宽交叉点缓存队列片上路由器
CN103312633A (zh) * 2013-05-14 2013-09-18 盛科网络（苏州）有限公司 交换机芯片匀速产生oam报文的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
片上网络IP核流量模型研究与VLSI设计;支亚军 等;《计算机工程》;20101231;第36卷(第24期);第239-240、243页 *

Also Published As

Publication number Publication date
CN106526461A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN106526461B (zh) 针对流量控制的嵌入式实时反压验证的方法
CN103268645B (zh) 一种基于nfc移动终端的巡检系统及巡检方法
CN103684893B (zh) 一种网络仿真分析设备及方法
CN106326056A (zh) 可重用wishbone总线协议验证平台及其验证方法
Yebenes et al. Towards modeling interconnection networks of exascale systems with omnet++
CN104168162B (zh) 一种软硬件协同实现用于交换机验证测试的流量生成器
CN108628791A (zh) 基于pcie接口的高速安全芯片架构和高速的数据处理方法
CN105610641A (zh) 一种基于半实物仿真的交换机测试系统及其测试方法
CN102497295B (zh) 一种以太网交换芯片队列管理器的rtl级验证方法及系统
CN106301793A (zh) 一种plc认证和安全通信的方法
Domínguez et al. Programmable SoC platform for deep packet inspection using enhanced Boyer-Moore algorithm
Jain et al. Performance evaluation of IPv4-IPv6 tunneling procedure using IoT
Kumar et al. Multi-dimensional parametric assessment with IoT in acquaintance of digital pipeline.
CN110365423A (zh) 一种无线电soc平台dut的验证方法
Lopez et al. Security analysis for fixed-time traffic control systems
CN108933788A (zh) 一种基于fpga的rssp-ii协议mac码快速验证装置
Krishna A detailed on-chip network model inside a full-system simulator
CN108156045A (zh) 一种软件定义分组传送网络sptn测试系统及方法
Wu et al. Development of platoon‐based actuated signal control systems to coordinated intersections: application in corridors in Houston
Chen et al. An optimized reconfigurable power spectral density converter for real-time shrew DDoS attacks detection
CN202632530U (zh) 交通信号装置自动化控制系统
Kim et al. DNN inference offloading for object detection in 5G multi-access edge computing
CN109710562A (zh) 一种基于selectmap的可配置且高速的fpga配置电路及实现方法
Ghanaim et al. Markov modeling of delays in networked automation and control systems using colored Petri net models simulation
CN114780951A (zh) 入侵检测模型的训练方法、装置、系统及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: 215000 unit 13 / 16, floor 4, building B, No. 5, Xinghan street, Wuxi Industrial Park, Jiangsu Province

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.