CN106505070A - 发光二极管显示器及其制造方法 - Google Patents

发光二极管显示器及其制造方法 Download PDF

Info

Publication number
CN106505070A
CN106505070A CN201610296674.XA CN201610296674A CN106505070A CN 106505070 A CN106505070 A CN 106505070A CN 201610296674 A CN201610296674 A CN 201610296674A CN 106505070 A CN106505070 A CN 106505070A
Authority
CN
China
Prior art keywords
light
emitting component
emitting diode
insulating barrier
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610296674.XA
Other languages
English (en)
Inventor
陈立宜
詹志辉
张俊仪
张珮瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN106505070A publication Critical patent/CN106505070A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本发明公开了一种发光二极管显示器及其制造方法。发光二极管显示器包含基板、第一下电极及第二下电极、微型发光元件、第一绝缘层、对向电极及包覆层。第一下电极及第二下电极位于基板上。微型发光元件位于第一下电极上，且电性连接于第一下电极。第一绝缘层至少部分覆盖于微型发光元件的侧表面，其中第一绝缘层具有折射率n1，微型发光元件具有折射率ndevice，且ndevice≧n1。对向电极位于微型发光元件上，且电性连接于微型发光元件及第二下电极。包覆层至少覆盖于微型发光元件及第一绝缘层。借此，本发明的发光二极管显示器，增加了微型发光元件的光提取效率。

Description

发光二极管显示器及其制造方法
技术领域
本发明涉及一种发光二极管显示器，特别是涉及一种发光二极管显示器的制造方法。
背景技术
近年来，发光二极管(Light-Emitting Diode,LED)相关技术的进步对于其照明强度以及色彩保真度有着显著的改善。由于这些技术的进步，因此全彩发光二极管显示器元件被广泛的使用。
然而，尽管近年来照明强度已被改善，但由于全内反射的原因，则在显示器元件中的发光二极管的光提取效率仍然被外部介质(空气或包覆层)所限制。更具体地，发光二极管的光提取效率被定义为发光二极管的外部量子效率相对于发光二极管的内部量子效率的比率。由于相对于外部介质的全内反射，一些在发光二极管的主动区域中所产生的光可能无法到达外部环境。因此，发光二极管的光提取效率仍然有提高以及改进的空间。
发明内容
本发明的目的在于提供一种发光二极管显示器及其制造方法，此发光二极管显示器具有增强的光提取效率。
本发明提供一种发光二极管显示器，其包含基板、第一下电极及第二下电极、微型发光元件、第一绝缘层、对向电极以及包覆层。第一下电极及第二下电极位于基板上。微型发光元件位于第一下电极上，且电性连接于第一下电极。第一绝缘层至少部分覆盖于微型发光元件的侧表面，其中第一绝缘层具有折射率n1，微型发光元件具有折射率ndevice，且ndevice≧n1。对向电极位于微型发光元件上，且电性连接于微型发光元件及第二下电极。包覆层至少覆盖于微型发光元件及第一绝缘层。
本发明提供一种发光二极管显示器，其中包覆层具有折射率nencap，且ndevice≧n1≧nencap。
本发明提供一种发光二极管显示器，其中包覆层具有凸状弧形表面。
本发明提供一种发光二极管显示器，其还包含第二绝缘层。第二绝缘层位于包覆层与对向电极之间，且第二绝缘层在基板上的正交投影重叠于微型发光元件在基板上的正交投影，其中第二绝缘层具有折射率n2，且ndevice≧n1≧n2≧nencap。
本发明提供一种发光二极管显示器，其中包覆层包含光扩散粒子分布于其中。
本发明提供一种发光二极管显示器，其还包含保护层。保护层覆盖于包覆层，其中保护层具有折射率nprot，且ndevice≧n1≧n2≧nencap≧nprot。
本发明提供一种发光二极管显示器，其中第二绝缘层至少部分覆盖于第一绝缘层以及微型发光元件的侧表面。
本发明提供一种发光二极管显示器，其中基板包含至少一个像素单元。像素单元包含多个子像素。微型发光元件位于此些子像素的其中一个之中，且包覆层覆盖于此些子像素的至少其中一个。
本发明提供一种发光二极管显示器，其中基板包含至少一个像素单元。该像素单元包含多个子像素。微型发光元件位于此些子像素的其中一个之中，且包覆层覆盖于此些子像素。
本发明提供一种发光二极管显示器，其还包含第一型半导体层、第二型半导体层以及主动层。第一型半导体层电性连接于第一下电极。第二型半导体层电性连接于对向电极。主动层位于第一型半导体层与第二型半导体层之间，其中第一绝缘层覆盖于主动层的侧表面。
本发明提供一种发光二极管显示器，其中微型发光元件还包含电流控制层。电流控制层具有至少一个开口，且连接于第一型半导体层及第二型半导体层的其中一个。
本发明提供一种发光二极管显示器，其还包含导电层。导电层位于微型发光元件与第一下电极之间，且电性耦接于第一型半导体层及第一下电极。
本发明提供一种发光二极管显示器，其中导电层是金属层或导电粘合层。
本发明提供一种发光二极管显示器，其中第一下电极是数据电极。第二下电极是共同电极。该第一下电极及第二下电极电性连接于像素控制电路。
本发明提供一种发光二极管显示器，其中第一下电极是共同电极。第二下电极是数据电极，且第一下电极及第二下电极电性连接于像素控制电路。
本发明提供一种发光二极管显示器，基板是主动矩阵显示器基板。
本发明提供一种发光二极管显示器，其中基板是被动矩阵显示器基板。
本发明提供一种发光二极管显示器的制造方法，其包含提供基板。在基板上形成第一下电极及第二下电极。设置微型发光元件于第一下电极上，其中微型发光元件电性连接于第一下电极。形成第一绝缘层，其中第一绝缘层至少覆盖于微型发光元件的表面。第一绝缘层具有折射率n1，微型发光元件具有折射率ndevice，且ndevice≧n1。在微型发光元件上形成对向电极，其中对向电极电性连接于微型发光元件及第二下电极。形成包覆层，其中包覆层至少覆盖于微型发光元件及第一绝缘层。
本发明提供一种发光二极管显示器，其中第一绝缘层形成于对向电极形成以前。
本发明提供一种发光二极管显示器的制造方法，其还包含于包覆层形成以前，形成第二绝缘层，其中第二绝缘层至少部分覆盖于第一绝缘层及微型发光元件的侧表面。
与现有技术相比，本发明具有如下有益效果：本发明的发光二极管显示器及其制造方法，因为第一绝缘层的折射率n1小于或等于微型发光元件的折射率ndevice，第一绝缘层与微型发光元件的侧表面之间的接触介面上的全内反射可因而被减少，从而增加了微型发光元件的光提取效率。
附图说明
图1绘示依据本发明一实施方式的发光二极管显示器的俯视结构示意图。
图2为图1的局部结构放大示意图。
图3绘示依据本发明一实施方式的发光二极管显示器的局部结构放大示意图，其中子像素具有三角形的配置。
图4为图2沿着线段4的剖面结构示意图。
图5绘示依据本发明的一实施方式的相对于子像素单元的方块示意图。
图6绘示依据本发明实施方式二的图2的剖面结构示意图，其中剖面的位置与图4相同。
图7绘示依据本发明的一实施方式的图4及图6的光路径。
图8绘示依据本发明实施方式三的图2的剖面结构示意图，其中剖面的位置与图4相同。
图9绘示依据本发明实施方式四的图2的剖面结构示意图，其中剖面的位置与图4相同。
图10绘示依据本发明另一实施方式的图1的局部结构放大示意图。
图11A绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11B绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11C绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11D绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11E绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11F绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11G绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11H绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图11I绘示依据本发明的一实施方式的图4的微型发光元件的剖面结构放大示意图。
图12绘示依据本发明的一实施方式的主动矩阵显示器中具有2T1C电路的子像素单元的电路示意图。
图13绘示依据本发明的一实施方式的子像素单元的电路示意图。
具体实施方式
为使本发明实施方式的目的、技术手段和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术手段进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。
图1绘示依据本发明一实施方式的发光二极管显示器10的俯视结构示意图。图2为图1的局部结构放大示意图。图1及图2绘示为发光二极管显示器10。发光二极管显示器10包含基板100。基板100支撑像素区域101以及位于像素区域101外的非像素区域102。像素区域101包含以矩阵所配置的像素单元103以及子像素单元105。如图2所示，本实施方式的子像素单元105具有条形的配置方式。此外，子像素单元105可包含红子像素R、绿子像素G以及蓝子像素B，且红子像素R、绿子像素G以及蓝子像素B是沿着相同方向来配置，然而，本发明不以此配置方式为限。在其他实施方式中，子像素单元105(例如，红子像素R、绿子像素G以及蓝子像素B)可具有三角形的配置、矩形的配置或镶嵌的配置方式。如图3所示，图3绘示依据本发明一实施方式的发光二极管显示器10的局部结构放大示意图，其中子像素单元105(例如，红子像素R、绿子像素G以及蓝子像素B)具有三角形的配置方式。在一些实施方式中，子像素单元105可还包含黄子像素(图未示)，并以红子像素R、黄子像素、绿子像素G以及蓝子像素B来配置。在一些实施方式中，子像素单元105可还包含青子像素(图未示)，并以红子像素R、绿子像素G、青子像素以及蓝子像素B来配置。此外，在一些实施方式中，子像素单元105可还包含黄以及青子像素，并以红子像素R、绿子像素G、蓝子像素B、黄以及青子像素来配置。
如图1所示，非像素区域102包含数据驱动电路107。数据驱动电路107连接于每个子像素单元105的数据线，借此让数据信号可传送至子像素单元105。非像素区域102也包含扫描驱动电路109。描驱驱动电路109连接于子像素单元105的扫描线，借此让扫描信号可传送至子像素单元105。
图4为图2沿着线段4的剖面结构示意图。如图4所示，发光二极管显示器10包含第一下电极120、第二下电极130、微型发光元件140、第一绝缘层150、对向电极160以及包覆层170，并可选择性地包含像素定义层110以及保护层180。像素定义层110、第一下电极120、第二下电极130、微型发光元件140、第一绝缘层150、对向电极160以及包覆层170位于基板100上。
像素定义层110配置成定义例如红子像素R、绿子像素G以及蓝子像素B的区域，其中依据子像素单元105的三种发光形式的组合，色像(color image)可借由发光二极管显示器10来显示。如图4所示，像素定义层110具有开口部位111。第一下电极120、第二下电极130、微型发光元件140、第一绝缘层150、对向电极160、包覆层170以及保护层180位于开口部位111中。在本实施方式中，开口部位111定义子像素单元105的发光区域R’。当不同色光(例如，微型发光元件140的红、绿或蓝色光)位于发光区域R’中，发光区域R’可因此发出红、绿或蓝色的光，从而在本实施方式中可形成红子像素R、绿子像素G以及蓝子像素B。
如图4所示，微型发光元件140位于第一下电极120上，且电性连接于第一下电极120。此外，在本实施方式中，发光二极管显示器10可还包含导电层190。导电层190位于微型发光元件140与第一下电极120之间。导电层190配置成固定微型发光元件140于第一下电极120上。导电层190的材质为导电材料，借此微型发光元件140可电性连接于第一下电极120。可选地，在一些实施方式中，微型发光元件140是直接连接于第一下电极120，而可省略导电层190。
如图4所示，第一绝缘层150至少覆盖于微型发光元件140的侧表面141。第一绝缘层150具有折射率n1，微型发光元件140具有折射率ndevice，外部介质具有折射率nair，且ndevice≧n1≧nair。更特别的，折射率ndevice的范围是从2.0至2.6。折射率n1的范围是从1.2至2.5。因为第一绝缘层150的折射率n1小于或等于微型发光元件140的折射率ndevice，且第一绝缘层150的折射率n1大于或等于外部介质的折射率nair，所以第一绝缘层150与微型发光元件140的侧表面141之间的接触介面上的全内反射可因此而减少，从而增加了微型发光元件140的光提取效率。此外，因为微型发光元件140至外部介质的折射率逐渐减少，所以微型发光元件140的光提取效率可因而改善。
如图4所示，对向电极160位于微型发光元件140上，且电性连接于微型发光元件140及第二下电极130，其中第一下电极120及第二下电极130是彼此分开且绝缘。在本实施方式中，第一绝缘层150覆盖于微型发光元件140的侧表面141，且也覆盖于第二下电极130的侧表面131。换句话说，第一绝缘层150至少暴露出微型发光元件140的顶部位，且也暴露出第二下电极130的顶部位。对向电极160位于微型发光元件140所暴露出的顶部位上，且位于第二下电极130所暴露出的顶部位上，借此对向电极160电性连接于微型发光元件140及第二下电极130。
如图4所示，包覆层170覆盖于微型发光元件140、第一绝缘层150、第一下电极120、第二下电极130以及对向电极160。微型发光元件140所发出的光可均匀的散布于包覆层170中，借此光会从子像素单元105的发光区域R’来发出。此外，在一些实施方式中，包覆层170可包含分布于其中的光扩散粒子，以至于可加强光的散射。在一些实施方式中，包覆层170直接覆盖第一绝缘层150以及对向电极160。也就是说，接触介面存在于包覆层170与第一绝缘层150之间，且存在于包覆层170与对向电极160之间。在一些实施方式中，包覆层170具有折射率nencap，且ndevice≧n1≧nencap。更具体来说，折射率nencap的范围是从1.0至2.5。因为折射率从微型发光元件140至外部介质(例如，第一绝缘层150及包覆层170)逐渐减少，所以微型发光元件140的光提取效率可因而改善。
如图4所示，保护层180覆盖于包覆层170。在本实施方式中，保护层180被用来保护包含微型发光元件140、第一下电极120、第二下电极130以及对向电极160的整个微型发光封装。在一些实施方式中，保护层180具有折射率nprot，外部介质具有折射率nair，且ndevice≧n1≧nencap≧nprot≧nair。更具体来说，折射率nprot的范围是从1.0至2.5。因为包覆层170的折射率nencap小于或等于第一绝缘层150的折射率n1，且包覆层170的折射率nencap大于或等于保护层180的折射率nprot，所以包覆层170与第一绝缘层150之间的接触介面上的全内反射可因此而减少。此外，因为保护层180的折射率nprot小于或等于包覆层170的折射率nencap，且保护层180的折射率nprot大于或等于外部介质的折射率nair，所以保护层180与包覆层170之间的接触介面上的全内反射可因此而减少。此外，因为折射率从微型发光元件140至外部介质(例如，第一绝缘层150、包覆层170及保护层180)逐渐减少，所以微型发光元件140的光提取效率可因而改善。
应注意到的是，在一些实施方式中，包覆层170也可保护整个微型发光封装，且应理解到保护层180可选择性的包含在实施方式中。
虽然像素电路未绘示在图1至图4中，但应理解到发光二极管显示器10可还包含像素电路在每个子像素单元105中。更具体来说，图5绘示依据本发明的一实施方式所提供相对于子像素单元105的方块示意图。参照图4至图5，子像素单元105(例如，红子像素R)电性连接于像素控制电路210。像素控制电路210可包含工作电路(图未示)。工作电路形成于相对于每个子像素单元105的基板100上。举例而言，基板100可为主动元件矩阵基板，而工作电路可包含薄膜电晶体。像素控制电路210电性连接于每个子像素单元105的扫描驱动电路109、数据驱动电路107以及微型发光元件140，以至于可通过数据信号及扫描信号来驱动微型发光元件140的发光。在一些实施方式中，基板100可为被动矩阵显示器基板。
参照图4，在一些实施方式中，微型发光元件140为垂直式微型发光二极管。微型发光二极管的尺寸小于子像素单元105的尺寸。子像素单元105的尺寸是依据发光二极管显示器10的几何尺寸及解析度而定。此外，垂直式微型发光二极管包含第一型半导体层142、第二型半导体层144以及主动层143。第一型半导体层142电性连接于第一下电极120。第二型半导体层144电性连接于对向电极160。主动层143位于第一型半导体层142与第二型半导体层144之间。当垂直式微型发光二极管为正偏，则电子及电洞会在主动层143中重新结合，进而主动层143会因而发光。在图4绘示的实施方式中，第一绝缘层150也覆盖于主动层143的侧表面145，而第一绝缘层150的折射率n1小于或等于主动层143的折射率，且第一绝缘层150的折射率n1大于或等于包覆层170的折射率nencap。因此，当光线从主动层143所发出，第一绝缘层150与主动层143之间的接触介面上的全内反射可因而被减少，从而增加了微型发光元件140的光提取效率。
此外，在一些实施方式中，第一型半导体层142是N型半导体层，而第二型半导体层144是P型半导体层。电性连接于第一型半导体层142的第一下电极120是共同电极，而电性连接于第二型半导体层144的第二下电极130是数据电极。像素控制电路210(如图5所示)电性连接于第一下电极120及第二下电极130，以至于可驱动微型发光元件140来发光。
在一些其他实施方式中，第一型半导体层142是P型半导体层，第二型半导体层144是N型半导体层。电性连接于第一型半导体层142的第一下电极120是数据电极，而电性连接于第二型半导体层144的第二下电极130是共同电极。同样地，像素控制电路210(如图5所示)电性连接于第一下电极120及第二下电极130，以至于可驱动微型发光元件140来发光。
图6绘示依据本发明实施方式二的图2的剖面结构示意图，其中剖面的位置与图4相同。图7绘示依据本发明的一实施方式的图4及图6的光路径。如图6所示，本实施方式与实施方式一之间的差别在于，图6所示的包覆层170具有凸状弧形表面。更具体来说，包覆层170在剖面结构示意图中的外形约为半圆形或半椭圆形。如图7所示，此凸状弧形表面可帮助光朝着特定的方向来发出，且也可改善光提取效率。换句话说，图6所示的包覆层170可作为准直器或微透镜，从而增加了发光二极管显示器10的光强度(luminanceintensity)。
图8绘示依据本发明实施方式三的图2的剖面结构示意图，其中剖面的位置与图4相同。如图8所示，本实施方式与实施方式一之间的差别在于，图8所示的发光二极管显示器10还包含第二绝缘层200。第二绝缘层200位于包覆层170与对向电极160之间。此外，第二绝缘层200在基板100上的正交投影重叠于微型发光元件140在基板100上的正交投影。在本实施方式中，第二绝缘层200至少部分覆盖于第一绝缘层150上。第二绝缘层200具有折射率n2。第二绝缘层200的折射率n2小于或等于第一绝缘层150的折射率n1，第二绝缘层200的折射率n2大于或等于包覆层170的折射率nencap。因此，第一绝缘层150与第二绝缘层200之间的接触介面上的全内反射可因而被减少，从而增加了微型发光元件140的光提取效率。
更具体而言，在图8的实施方式中，包覆层170覆盖于第二绝缘层200。包覆层170的折射率nencap小于或等于第二绝缘层200的折射率n2，包覆层170的折射率nencap大于或等于保护层180的折射率nprot。因此，第二绝缘层200与包覆层170之间的接触介面上的全内反射可因而被减少。此外，在图8的实施方式中，因为折射率从微型发光元件140至外部介质(例如，第一绝缘层150、第二绝缘层200、包覆层170及保护层180)逐渐减少，所以微型发光元件140的光提取效率可因而改善。简言之，折射率从微型发光元件140至外部介质具有ndevice≧n1≧n2≧nencap≧nprot≧nair的关系。因此，相邻两层之间的全内反射可因此而减少，所以微型发光元件140的光提取效率可因而改善。
图9绘示依据本发明实施方式四的图2的剖面结构示意图，其中剖面的位置与图4相同。如图9所示，本实施方式与实施方式三之间的差别在于，图9所示的第二绝缘层200覆盖于第一绝缘层150，且也覆盖于微型发光元件140的侧表面141。更具体来说，第二绝缘层200直接地覆盖于第一绝缘层150，而间接地覆盖于微型发光元件140的侧表面141。换句话说，直接地覆盖于微型发光元件140的侧表面141的第一绝缘层150的部位也直接地被第二绝缘层200所覆盖。此外，折射率从微型发光元件140至包覆层170具有ndevice≧n1≧n2≧nencap的关系。因此，因为第二绝缘层200位于第一绝缘层150与包覆层170之间、具有大于包覆层170的折射率nencap的折射率n2以及具有小于第一绝缘层150的折射率n1的折射率n2，所以本实施方式相较于图4的实施方式，全内反射可进一步被减少，其中图4绘示并不具有位于第一绝缘层150与包覆层170之间的第二绝缘层200。
虽然可具有凸状弧形表面的包覆层170未绘示于图8至图9中，但应理解到包覆层170可具有凸状弧形表面以朝特定方向发出光，以至于增加了发光二极管显示器10的光强度。此外，因为包覆层170也可保护整个微型发光封装，所以保护层180可选择性的包含于实施方式中。
图10绘示依据本发明另一实施方式的图1的局部结构放大示意图。本实施方式与图2的实施方式之间的差别在于，图10所示的包覆层170覆盖于多个子像素单元105，而图2所示的包覆层170仅覆盖于一个子像素单元105。换句话说，在图10中，红子像素R、绿子像素G以及蓝子像素B是被同一包覆层170所覆盖。然而，在图2中，红子像素R、绿子像素G以及蓝子像素B是分别被三个分离的包覆层170所覆盖。因此，因为红子像素R、绿子像素G以及蓝子像素B共用了同一包覆层170，所以图10的实施方式可具有优选的混合光效果。此外，图10所示的包覆层170可包含分布于其中的光扩散粒子，以至于可增强于像素单元103中光的混合效果。
图11A绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11A所示，微型发光元件140还包含电流控制层146。电流控制层146具有至少一个开口146a。电流控制层146连接于第一型半导体层142。导电层190是部分连接于电流控制层146，且通过电流控制层146的开口146a电性耦接于第一型半导体层142所暴露的一部位。电流控制层146的开口146a定义位于导电层190与第一型半导体层142之间的接触区域。当微型发光元件140为正偏，则电荷载子会从接触区域流至第一型半导体层142与第二型半导体层144的接面(例如，主动层143)，其中接触区域位于导电层190与第一型半导体层142之间。
在本实施方式中，微型发光元件140利用电流控制层146以限制微型发光元件140的发光区域。因为电流控制层146限制电流流进微型发光元件140的区域，所以于微型发光元件140的发光区域中的电流密度可因此增加且为均匀的，从而增加微型发光元件140的操作稳定性及效率。
此外，因为电流控制层146的开口146a可使得微型发光元件140的发光区域小于微型发光元件140的尺寸，所以在制造过程中当维持微型发光元件140的尺寸时，可更容易对微型发光元件140的发光区域进行缩小化。
图11B绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11B所示，本实施方式的微型发光元件140与图11A所示的微型发光元件140的差别在于，图11B所示的电流控制层146是位于第二型半导体层144远离导电层190的一侧。也就是说，图11B所示的电流控制层146的开口146a背离基板100。其他图11B所示的微型发光元件140的相关细节相同于图11A所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
图11C绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11C所示，本实施方式的微型发光元件140与图11A所示的微型发光元件140的差别在于，图11C所示的微型发光元件140还包含电流控制层147。电流控制层147位于第二型半导体层144远离导电层190的一侧。电流控制层147具有至少一个开口147a，且对向电极160延伸通过电流控制层147的开口147a，以电性耦接于第二型半导体层144。也就是说，图11C所示的电流控制层147的开口147a背离基板100。其他图11C所示的微型发光元件140的相关细节相同于图11A所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
图11D绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11D所示，本实施方式的微型发光元件140与图11A所示的微型发光元件140的差别在于，图11D所示的电流控制层146位于第一型半导体层142与主动层143之间，且电流控制层146接触主动层143。其他图11D所示的微型发光元件140的相关细节相同于图11A所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
图11E绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11E所示，本实施方式的微型发光元件140与图11D所示的微型发光元件140的差别在于，图11E所示的电流控制层146位于第一型半导体层142中，且不接触主动层143。在此结构配置下，当制造电流控制层146的过程中，第一型半导体层142可保护主动层143。其他图11E所示的微型发光元件140的相关细节相同于图11D所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
图11F绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11F所示，本实施方式的微型发光元件140与图11A所示的微型发光元件140的差别在于，图11F所示的电流控制层146位于主动层143与第二型半导体层144之间，且电流控制层146接触主动层143。其他图11F所示的微型发光元件140的相关细节相同于图11A所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
图11G绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11G所示，本实施方式的微型发光元件140与图11F所示的微型发光元件140的差别在于，图11G所示的电流控制层146位于第二型半导体层144中，且不接触主动层143。其他图11G所示的微型发光元件140的相关细节相同于图11F所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
图11H绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11H所示，本实施方式的微型发光元件140与图11D所示的微型发光元件140的差别在于，图11H所示的微型发光元件140还包含电流控制层147。电流控制层147具有至少一个开口147a。电流控制层147位于主动层143与之间第二型半导体层144。也就是说，电流控制层146及147是分别位于主动层143的相对的两侧。其他图11H所示的微型发光元件140的相关细节相同于图11D所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
图11I绘示依据本发明的一实施方式的图4的微型发光元件140的剖面结构放大示意图。如图11I所示，本实施方式的微型发光元件140与图11H所示的微型发光元件140的差别在于，图11I所示的电流控制层146位于第一型半导体层142中，且不接触主动层143。此外，具有至少一个如图11I所示的开口147a的电流控制层147位于第二型半导体层144，且不接触主动层143。在此结构配置下，当制造电流控制层146的过程中，第一型半导体层142可保护主动层143。其他图11I所示的微型发光元件140的相关细节相同于图11H所示的微型发光元件140，因此，可参照前述相关说明，在此不再赘述。
在一些实施方式中，电流控制层146及147的其中一个是形成以接触主动层143，而另一个是形成而不接触主动层143。
图12绘示依据本发明的一实施方式的主动矩阵显示器(active matrixdisplay)中具有2T1C电路的子像素单元的电路示意图。在此实施例中，电路可被利用于图4、图6、图8或图9所示的基板100中，借此使得基板100可为主动矩阵(active matrix)显示器基板。前述电路包含开关电晶体T1、驱动电晶体T2、储能电容Cs以及微型发光元件140。开关电晶体T1及驱动电晶体T2可为任何电晶体型式，例如可为薄膜电晶体。举例而言，开关电晶体T1可为n型金属氧化物半导体(n-type metal-oxide semiconductor,NMOS)电晶体，而驱动电晶体T2可为p型金属氧化物半导体(p-type metal-oxide semiconductor,PMOS)电晶体。开关电晶体T1具有闸极以及第一源/汲极。开关电晶体T1的闸极连接至扫描线Vselect，且开关电晶体T1的第一源/汲极连接至数据线Vdata。驱动电晶体T2具有闸极以及第一源/汲极。驱动电晶体T2的闸极连接至开关电晶体T1的第二源/汲极，且驱动电晶体T2的第一源/汲极连接至电源Vdd。储能电容Cs连接于驱动电晶体T2的闸极与驱动电晶体T2的第一源极/汲极之间。微型发光元件140具有阳极以及阴极。微型发光元件140的阳极连接至驱动电晶体T2的第二源/汲极，且微型发光元件140的阴极连接至地线Vss。
在操作时，电压电平扫描信号(voltage level scan signal)开启开关电晶体T1，使得数据信号对储能电容Cs充电。储存于储能电容Cs的电压电位决定流过驱动电晶体T2的电流的大小，因此微型发光元件140可基于此电流发光。应当理解的是，前述2T1C电路仅为示例。其他形式的电路或典型的2T1C电路的改良皆可根据本发明的实施方式而设想到。举例来说，为了补偿分配至驱动电晶体与微型元件的电流或它们的不稳定性，还可使用更复杂的电路。
图13绘示依据本发明的一实施方式的子像素单元的电路示意图。在此实施方式中，在基板100中所使用的电路可让基板100为被动矩阵显示器基板。
接着，发光二极管显示器10的制造方法公开于以下的实施方式中。发光二极管显示器10的制造方法可包含以下步骤：
步骤1：提供基板100；
步骤2：在基板100上形成第一下电极120及第二下电极130；
步骤3：在第一下电极120上设置微型发光元件140；
步骤4：形成具有接触孔的第一绝缘层150；
步骤5：在微型发光元件140及第二下电极130上形成对向电极160；以及
步骤6：形成包覆层170。
参照图4至图7。在步骤1中，基板100的材质可为，但不限于，塑胶或玻璃。
在步骤2中，下电极可称为图4至图7所示的第一下电极120及/或第二下电极130。此外，在一些实施方式中，第一下电极120及第二下电极130是利用相同的工艺来形成的。第一下电极120及第二下电极130可包含金属薄膜或金属粒子。
在步骤3中，微型发光元件140可通过导电层190而连接于第一下电极120上。在微型发光元件140设置于第一下电极120上之前，导电层190可包覆于第一下电极120或微型发光元件140上。在一实施例中，导电层190的材质可为，但不限于，导电粘合材料或金属合金。此外，微型发光元件140可为垂直式微型发光二极管，但本发明不以此为限。
在步骤4中，第一绝缘层150覆盖于微型发光元件140的至少一个侧表面141。在一实施例中，第一绝缘层150的材质可为，但不限于，复合聚合物(例如，具有高折射率材料(如二氧化钛或氧化锆的奈米粒子)的聚合物基体)。此外，第一绝缘层150可具有折射率n1，此折射率n1的范围是从1.2至2.5，而微型发光元件140可具有折射率ndevice，此折射率ndevice的范围是从2.0至2.6。第一绝缘层150的折射率n1小于或等于微型发光元件140的折射率ndevice，且第一绝缘层150的折射率n1大于或等于外部层(例如，包覆层170)的折射率，以至于第一绝缘层150与微型发光元件140的侧表面141之间的接触介面上的全内反射可因而被减少。
在步骤5中，对向电极160的材质可为透明导电材料。此透明导电材料可包含透明导电氧化物(transparent conductive oxides,TCO)，例如，铟锡氧化物(indium-tin-oxide,ITO)以及铟锌氧化物(indium-zinc-oxide,IZO)。如图4至图7所示，对向电极160也可位于第二下电极130上，借此使得对向电极160电性连接于微型发光元件140与第二下电极130之间。
在步骤6中，包覆层170可至少覆盖于微型发光元件140及第一绝缘层150。在一实施例中，包覆层170的材质可为，但不限于，聚甲基丙烯酸甲酯(Polymethylmethacrylate,PMMA)、环氧树脂(epoxy)或复合聚合物(compositepolymer)。此外，包覆层170可具有折射率nencap，此折射率nencap的范围是从1.0至2.5。因为微型发光元件140至第一绝缘层150及包覆层170的折射率逐渐减少，所以微型发光元件140的光提取效率可因而改善。
在一些实施方式中，包覆层170可应用热回流(thermal reflowing)以形成凸状弧形表面，借此本实施方式的包覆层170可作为准直器或微透镜，从而增加了发光二极管显示器10的光强度。
在一些实施方式中，在形成包覆层170以前，发光二极管显示器10的制造方法可还包含：
步骤5.5：形成第二绝缘层200。
此外，第二绝缘层200至少覆盖于第一绝缘层150及微型发光元件140的侧表面141。更具体来说，第二绝缘层200是在对向电极160形成之后而形成。第二绝缘层200位于包覆层170与对向电极160之间。在一实施例中，第二绝缘层200的材质可为，但不限于复合聚合物(例如，具有高折射率材料奈米粒子的聚合物)。此外，第二绝缘层200的折射率n2的范围是从1.0至2.5。因为第二绝缘层200的折射率n2小于或等于第一绝缘层150的折射率n1，且第二绝缘层200的折射率n2大于或等于包覆层170的折射率nencap，所以第一绝缘层150与第二绝缘层200之间的接触介面上的全内反射可因此而减少。此外，折射率从微型发光元件140至第二绝缘层200具有ndevice≧n1≧n2≧nencap的关系，因此，相邻两层之间的全内反射可因此而减少，所以微型发光元件140的光提取效率可因而改善。
最后应说明的是，以上各实施例仅用以说明本发明的技术手段，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术手段进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术手段的本质脱离本发明各实施例技术手段的范围。

Claims (20)

1.一种发光二极管显示器，其特征在于，所述发光二极管显示器包含：
基板；
第一下电极及第二下电极，其设置于所述基板上；
微型发光元件，其设置于所述第一下电极上，且电性连接于所述第一下电极；
第一绝缘层，其至少部分覆盖于所述微型发光元件的侧表面，其中所述第一绝缘层具有折射率n1，所述微型发光元件具有折射率ndevice，且ndevice≧n1；
对向电极，其设置于所述微型发光元件上，且电性连接于所述微型发光元件及所述第二下电极；以及
包覆层，其至少覆盖于所述微型发光元件及所述第一绝缘层。
2.如权利要求1所述的发光二极管显示器，其特征在于，所述包覆层具有折射率nencap，且ndevice≧n1≧nencap。
3.如权利要求1所述的发光二极管显示器，其特征在于，所述包覆层具有凸状弧形表面。
4.如权利要求1所述的发光二极管显示器，其特征在于，所述发光二极管显示器还包含：
第二绝缘层，其设置于所述包覆层与所述对向电极之间，且所述第二绝缘层在所述基板上的正交投影重叠于所述微型发光元件在所述基板上的正交投影，其中所述第二绝缘层具有折射率n2，且ndevice≧n1≧n2≧nencap。
5.如权利要求1所述的发光二极管显示器，其特征在于，所述包覆层包含光扩散粒子分布于其中。
6.如权利要求4所述的发光二极管显示器，其特征在于，所述发光二极管显示器还包含：
保护层，其覆盖于所述包覆层，其中所述保护层具有折射率nprot，且ndevice≧n1≧n2≧nencap≧nprot。
7.如权利要求4所述的发光二极管显示器，其特征在于，所述第二绝缘层至少部分覆盖于所述第一绝缘层以及所述微型发光元件的所述侧表面。
8.如权利要求1所述的发光二极管显示器，其特征在于，所述基板包含至少一个像素单元，所述像素单元包含多个子像素，所述微型发光元件设置于所述多个子像素的其中一个之中，且所述包覆层覆盖于所述多个子像素的至少其中一个。
9.如权利要求1所述的发光二极管显示器，其特征在于，所述基板包含至少一个像素单元，所述像素单元包含多个子像素，所述微型发光元件设置于所述多个子像素的其中一个之中，且所述包覆层覆盖于所述多个子像素。
10.如权利要求1所述的发光二极管显示器，其特征在于，所述发光二极管显示器还包含：
第一型半导体层，其电性连接于所述第一下电极；
第二型半导体层，其电性连接于所述对向电极；以及
主动层，其位于所述第一型半导体层与所述第二型半导体层之间，其中所述第一绝缘层覆盖于所述主动层的侧表面。
11.如权利要求10所述的发光二极管显示器，其特征在于，所述微型发光元件还包含：
电流控制层，其具有至少一个开口于其中，且连接于所述第一型半导体层及所述第二型半导体层的其中一个。
12.如权利要求10所述的发光二极管显示器，其特征在于，所述发光二极管显示器还包含：
导电层，其设置于所述微型发光元件与所述第一下电极之间，且电性耦接于所述第一型半导体层及所述第一下电极。
13.如权利要求12所述的发光二极管显示器，其特征在于，所述导电层是金属层或导电粘合层。
14.如权利要求1所述的发光二极管显示器，其特征在于，所述第一下电极是数据电极，所述第二下电极是共同电极，且所述第一下电极及所述第二下电极电性连接于像素控制电路。
15.如权利要求1所述的发光二极管显示器，其特征在于，所述第一下电极是共同电极，所述第二下电极是数据电极，且所述第一下电极及所述第二下电极电性连接于像素控制电路。
16.如权利要求1所述的发光二极管显示器，其特征在于，所述基板是主动矩阵显示器基板。
17.如权利要求1所述的发光二极管显示器，其特征在于，所述基板是被动矩阵显示器基板。
18.一种发光二极管显示器的制造方法，其特征在于，所述发光二极管显示器的制造方法包含：
提供基板；
在所述基板上形成第一下电极及第二下电极；
在所述第一下电极上设置微型发光元件，其中所述微型发光元件电性连接于所述第一下电极；
形成第一绝缘层，其中所述第一绝缘层覆盖于至少所述微型发光元件的至少一个侧表面，所述第一绝缘层具有折射率n1，所述微型发光元件具有折射率ndevice，且ndevice≧n1；
在所述微型发光元件上形成对向电极，其中所述对向电极电性连接于所述微型发光元件及所述第二下电极；以及
形成包覆层，其中所述包覆层至少覆盖于所述微型发光元件及所述第一绝缘层。
19.如权利要求18所述的发光二极管显示器的制造方法，其特征在于，所述第一绝缘层形成于所述对向电极形成以前。
20.如权利要求18所述的发光二极管显示器的制造方法，其特征在于，所述发光二极管显示器的制造方法还包含：
在所述包覆层形成以前，形成第二绝缘层，其中所述第二绝缘层至少部分覆盖于所述第一绝缘层及所述微型发光元件的所述侧表面。
CN201610296674.XA 2015-09-07 2016-05-05 发光二极管显示器及其制造方法 Pending CN106505070A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/846,842 2015-09-07
US14/846,842 US9443904B1 (en) 2015-09-07 2015-09-07 Light-emitting diode display and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN106505070A true CN106505070A (zh) 2017-03-15

Family

ID=56880843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610296674.XA Pending CN106505070A (zh) 2015-09-07 2016-05-05 发光二极管显示器及其制造方法

Country Status (2)

Country Link
US (1) US9443904B1 (zh)
CN (1) CN106505070A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695425A (zh) * 2017-04-12 2018-10-23 联京光电股份有限公司 光电封装体
CN109037268A (zh) * 2018-06-06 2018-12-18 友达光电股份有限公司 微型发光二极管显示器、微型发光二极管元件及其制法
CN110136594A (zh) * 2017-06-19 2019-08-16 友达光电股份有限公司 显示面板
CN111599831A (zh) * 2019-02-20 2020-08-28 日亚化学工业株式会社 显示装置以及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105976725B (zh) * 2016-06-20 2019-04-02 深圳市华星光电技术有限公司 微发光二极管显示面板
KR102605339B1 (ko) * 2018-07-18 2023-11-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
WO2020075935A1 (ko) * 2018-10-11 2020-04-16 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200041430A (ko) * 2018-10-11 2020-04-22 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20210143350A (ko) * 2020-05-19 2021-11-29 삼성디스플레이 주식회사 표시 장치
KR20210148536A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024720A1 (en) * 2009-08-03 2011-02-03 Forward Electronics Co., Ltd. High-efficiency LED
CN102037577A (zh) * 2008-03-19 2011-04-27 克里公司 Led装置中的低折射率间隔层
CN102074641A (zh) * 2010-07-23 2011-05-25 宁波市瑞康光电有限公司 一种led封装方法、led和led照明装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160056351A1 (en) * 2014-08-22 2016-02-25 Epistar Corporation Light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037577A (zh) * 2008-03-19 2011-04-27 克里公司 Led装置中的低折射率间隔层
US20110024720A1 (en) * 2009-08-03 2011-02-03 Forward Electronics Co., Ltd. High-efficiency LED
CN102074641A (zh) * 2010-07-23 2011-05-25 宁波市瑞康光电有限公司 一种led封装方法、led和led照明装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695425A (zh) * 2017-04-12 2018-10-23 联京光电股份有限公司 光电封装体
CN110136594A (zh) * 2017-06-19 2019-08-16 友达光电股份有限公司 显示面板
CN109037268A (zh) * 2018-06-06 2018-12-18 友达光电股份有限公司 微型发光二极管显示器、微型发光二极管元件及其制法
CN109037268B (zh) * 2018-06-06 2020-10-23 友达光电股份有限公司 微型发光二极管显示器、微型发光二极管元件及其制法
CN111599831A (zh) * 2019-02-20 2020-08-28 日亚化学工业株式会社 显示装置以及其制造方法

Also Published As

Publication number Publication date
US9443904B1 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
CN106505070A (zh) 发光二极管显示器及其制造方法
CN106486523B (zh) 有机发光二极管显示装置
KR102633079B1 (ko) 발광 다이오드 디스플레이 장치
US10720558B2 (en) Light emitting diode chip and apparatus with reduced screen defect
US10608054B2 (en) Organic light-emitting diode (OLED) display and method of manufacturing the same
US10886489B2 (en) Flexible electroluminescence display
CN104241538B (zh) 电光学装置、电光学装置的制造方法以及电子设备
KR102656146B1 (ko) 전계 발광 표시 장치
JP2018125295A (ja) 有機発光表示装置及びその製造方法
CN105453159A (zh) 多面板显示器中的边框像素层
KR102328085B1 (ko) 전계발광 표시장치
TWI730991B (zh) 有機ｅｌ裝置、有機ｅｌ裝置之製造方法、電子機器
KR102626690B1 (ko) 표시장치, 그의 제조방법, 및 그를 포함한 헤드 장착형 디스플레이
CN108258014A (zh) 有机发光显示装置以及形成发光显示装置的方法
CN109428004A (zh) 电致发光显示装置
KR20160114798A (ko) 유기 발광 표시 장치
US11183550B2 (en) Light-emitting device and electronic apparatus
JP4901088B2 (ja) 有機ｅｌ表示装置
US20220158129A1 (en) Display device
KR20220077307A (ko) 표시 장치
KR20170020670A (ko) 유기 발광 표시 장치
CN218827217U (zh) 颜色转换衬底和包括其的显示设备
US20220005897A1 (en) Light Emitting Display Device And Method Of Manufacturing The Same
US20220158132A1 (en) Electroluminescent Display Device and Head Mounted Display Device
KR102413199B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170315