CN106504793A - 一种为flash存储器芯片提供编程电压的升压电路 - Google Patents

一种为flash存储器芯片提供编程电压的升压电路 Download PDF

Info

Publication number
CN106504793A
CN106504793A CN201610953518.6A CN201610953518A CN106504793A CN 106504793 A CN106504793 A CN 106504793A CN 201610953518 A CN201610953518 A CN 201610953518A CN 106504793 A CN106504793 A CN 106504793A
Authority
CN
China
Prior art keywords
pmos
level
poles
outfan
compress cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610953518.6A
Other languages
English (en)
Other versions
CN106504793B (zh
Inventor
赵宏建
周刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 4 Research Institute
Original Assignee
CETC 4 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 4 Research Institute filed Critical CETC 4 Research Institute
Priority to CN201610953518.6A priority Critical patent/CN106504793B/zh
Publication of CN106504793A publication Critical patent/CN106504793A/zh
Application granted granted Critical
Publication of CN106504793B publication Critical patent/CN106504793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及一种为FLASH存储器芯片提供编程电压的升压电路，包括顺序连接的N级升压电路单元、辅助级电路和输出级电路。本发明可以利用N级升压单元，一个辅助级和一个稳压输出级提供FLASH存储器高于电源电压的编程电压，保证了FLASH存储单元在编程操作时具有较高的可靠性，使FLASH存储器能够高效稳定地工作，提高了整个电路系统的性能。

Description

一种为FLASH存储器芯片提供编程电压的升压电路
技术领域
本发明属于存储器领域，具体说是一种为FLASH存储器芯片提供编程电压的升压电路。
背景技术
FPGA(现场可编程门阵列)是现代通信技术、电子技术、计算机技术、自动化技术中广泛采用的重要工具。FLASH存储器是一种新型不挥发性半导体存储器，它结合了其它存储器的优点，具有高密度、低成本和高可靠性的特点。而基于FLASH的FPGA芯片，则将二者有机地结合起来，从而实现了高密度存储和传输功能。由于这种芯片具有低成本、存储密度大的特点，已经广泛应用于各个领域，包括PC及外设、电信交换机、网络互连设备、仪器仪表、汽车电子，同时还包括新兴的语音、图像、数据存储类产品。
基于FLASH单元的FPGA芯片中主要以FLASH存储器为基础，因此其性能主要取决于FLASH存储器的性能。现有设计中FLASH存储器的性能主要体现在它的编程、读出、擦除操作功能和速度上面，而每一种操作进行时，都需要快速、准确地给FLASH存储单元的字线提供一种电压状态，从而使整个系统具有较高的可靠性。
发明内容
本发明目的是提供一种FLASH存储器编程电压的升压电路，可以提供高于电源电压的编程电压。
本发明为实现上述目的所采用的技术方案是：一种为FLASH存储器芯片提供编程电压的升压电路，包括顺序连接的N级升压电路、辅助级电路和输出级电路；
N级升压电路，用于利用内部产生的高压来控制动态的控制电荷传输管的栅极，输出端Net_N节点输出的电压值至辅助级电路；
辅助级电路，用于给输出级和N级升压电路中的第N-1级增压单元、第N级增压单元提供偏置电压；
输出级电路，用于将N级升压电路的输出电压Vnet_N输出用于提供编程电压。
所述N级升压电路单元包括N级增压单元；从第一级增压单元开始每3个相邻的增压单元作为一个升压模块；
每个升压模块中的第一个增压单元的输入端与电源连接，反向时钟输入端和本级第二输出端用于接收反相时钟信号，本级第一输出端与第二个增压单元的输入端连接；
每个升压模块中的第二个增压单元的反向时钟输入端和本级第二输出端用于连接时钟信号，本级第一输出端与第三个增压单元的输入端连接，输入端与第三个增压单元的反向时钟输入端连接；
每个升压模块中的第三个增压单元的本级第一输出端、本级第二输出端分别与下一个升压模块中的第一个增压单元的输入端、反向时钟输入端连接。
所述辅助级电路包括增压单元和PMOS管Ma4；
增压单元的输入端与N级升压电路单元中第N级增压单元的本级第一输出端即Net_N节点连接，反向时钟输入端与第N级增压单元的输入端、输出级电路的反向时钟输入端连接，增压单元的本级第一输出端与PMOS管Ma4的S极连接，PMOS管Ma4的G极、D极连接后、与第N级增压单元的电荷传输管的衬底、增压单元的电荷传输管衬底、输出级的电荷传输管的衬底连接；一级增压单元的本级第二输入端用于连接时钟信号。
增压单元包括电荷传输管即PMOS管Mi1、NMOS管Mi2、PMOS管Mi3和耦合电容Ci；
PMOS管Mi1的D极、NMOS管Mi2的G极、PMOS管Mi3的G极连接后作为输入端，PMOS管Mi1的G极与NMOS管Mi2的D极、PMOS管Mi3的D极连接，NMOS管Mi2的S极作为反向时钟输入端，PMOS管Mi3的S极与PMOS管Mi1的S极连接后作为本级第一输出端；本级第一输出端连接耦合电容Ci后作为本级第二输出端。
所述输出级电路包括PMOS管Mo1、NMOS管Mo2、PMOS管Mo3o；
PMOS管Mo1的D极、NMOS管Mo2的G极、PMOS管Mo3的G极连接后作为输入端，PMOS管Mo1的G极与NMOS管Mo2的D极、PMOS管Mo3的D极连接，NMOS管Mo2的S极作为反向时钟输入端，PMOS管Mo3的S极与PMOS管Mo1的S极连接后作为输出端用于提供编程电压，该输出端还通过电容CL接地。
本发明具有以下有益效果及优点：
1.本发明提供了一种新型的FLASH存储器编程电压的升压电路，可以利用N级升压单元，一个辅助级和一个稳压输出级提供FLASH存储器高于电源电压的编程电压，保证了FLASH存储单元在编程操作时具有较高的可靠性，使FLASH存储器能够高效稳定地工作，提高了整个电路系统的性能。
2.N级升压单元采用了PMOS和NMOS辅助管，减小了电荷在传输管上导通电压的损失。
附图说明
图1是本发明的FLASH存储器编程电压的升压电路原理框图；
图2是本发明的电路图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
本发明提供了一种为FLASH存储器芯片提供编程电压的升压电路的设计，包括N级升压单元，一个辅助级和一个稳压输出级。该升压电路为低功耗设计的FLASH存储器芯片编程操作时提供所需的电压，升压电路用于产生比芯片电源电压高，或者比芯片接地电压更低的电压。升压电路被广泛使用与各种FLASH的存储器，用来产生远比芯片电源电压高的编程电压，用于向浮栅注入/擦除电子。最大限度地满足多种FLASH存储器芯片的编程操作时所需的电压，具有结构简单、使用方便等优点。
本发明提供的FLASH存储器编程电压的升压电路包括：N级升压单元；一个辅助级；一个稳压输出级。
N级升压电路单元，利用内部产生的高压来动态的控制电荷传输管的栅级，因此可以减小电荷在传输管上的导通电压损失，这个过程主要是通过PMOS和NMOS辅助管完成。
辅助级，给第N-1级增压单元，第N级增压单元和输出级提供偏置电压，由于辅助级不用于输出电流，因此其耦合电容比增压单元的耦合电容小很多。
输出级，主要用于隔离电荷泵内部节点和输出节点，用于减小输出电压的纹波，使得升压电路输出电压Vout近似等于节点N的高电平电压。
在一些实施方式中，N级升压电路单元采用了一个电荷传输管Mi1，一个辅助NMOS管Mi2，一个辅助PMOS管Mi3和一个耦合电容Ci。
在一些实施方式中，其中所述辅助级，采用了两个传输管Ma1和Ma4，一个辅助NMOS管Ma2，一个辅助PMOS管Ma3和一个耦合电容Ca，给第N-1级增压单元，第N级增压单元和输出级提供偏置电压。
在一些实施方式中，输出级，采用了一个电荷传输管Mo1，一个辅助NMOS管Mo2，一个辅助PMOS管Mo3，用于隔离电荷泵内部节点和输出节点，用于减小输出电压的纹波，使得升压电路输出电压Vout近似等于节点N的高电平电压。图1是本发明一实施方式的FLASH存储器编程电压的升压电路原理框图。
如图1所示，该驱动电路包括N级升压单元1，一个辅助级2和一个稳压输出级3。
图2示具体地显示了图1所示电路框图中FLASH存储器编程电压的升压电路的电路原理。
如图2所示，根据一种实施方式，以第i级为例来解释电荷传输过程，当节点i-1的电压值高于节点的电压值时，Mi2导通，Mi3截止，Mi1的栅极将通过Mi2与节点i-2连通。此时，由于电荷传输的原因，前级节点i-2的电压将比节点i-1的电压低许多。电荷传输管Mi1将工作在深线性区，电荷将会通过电荷传输管Mi1从节点i-1传输至节点i，直到节点i-1和节点i的电压相等时，电荷停止传输。当时钟clk变为高电平时，由于电容Ci的充电作用和电容Ci-1的放电作用，节点i-1的电压将低于节点i的电压时，Mi2截止，Mi3导通，使得电荷传输管Mi1的工作状态如一个反向偏置的二极管，以阻止电荷反向传输。
由于电荷传输管是采用PMOS管设计的。因此，PMOS管的P+源扩散区，n阱和p型衬底上会构成了一个寄生的三极管。此时，若寄生三极管的集电结是反偏，三极管将进入放大区，电荷将会流向衬底，从而会减小能量转换效率。为了减小传输管上的衬底漏电流，在第i级(1<i<N)增压单元中利用了第(i+2)级的输出节点来偏置电荷传输管的衬底N阱。这样可以将寄生三极管的基极-发射极反偏，使三极管处于截止状态。虽然采用这种偏置方法会使得因衬偏效应引起电荷传输管的阈值电压增大。但由于电荷传输管采用了栅极动态偏置的方法，在不考虑寄生电容和输出电流的影响条件下，假设时钟的电压摆幅为VDD，则当电荷传输管导通时，源栅电压差约为2VDD，只要这个电压比传输管的阈值电压超出一定的值，衬偏效应的影响就很小，这是比较容易实现的。由于第一级增压单元的传输管在导通时源栅电压差约为VDD，为了减小衬偏效应的影响，没有将其衬底接到第三级增压单元的输出节点上。
辅助级的作用是给第N-1级增压单元，第N级增压单元和输出级提供偏置电压，由于辅助级不用于输出电流，因此其耦合电容比增压单元的耦合电容小很多。输出级主要用于隔离电荷泵内部节点和输出节点，用于减小输出电压的纹波，使得电荷泵输出电压Vout近似等于节点N的高电平电压。
根据上述实施方式，将电源电压通过N级升压电路上到所需的编程电压值。
以上所述仅为本发明的实施例，并非因此限定本发明的专利保护范围，本发明还可以对上述各种模块进行附加地改进，或者是采用技术等同物进行替换，例如：增加进一步优化的其他模块等等。故凡运用本发明的说明书及图示内容所作的等效结构变化，或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖的范围内。

Claims (5)

1.一种为FLASH存储器芯片提供编程电压的升压电路，其特征在于包括顺序连接的N级升压电路、辅助级电路和输出级电路；
N级升压电路，用于利用内部产生的高压来控制动态的控制电荷传输管的栅极，输出端Net_N节点输出的电压值至辅助级电路；
辅助级电路，用于给输出级和N级升压电路中的第N-1级增压单元、第N级增压单元提供偏置电压；
输出级电路，用于将N级升压电路的输出电压Vnet_N输出用于提供编程电压。
2.根据权利要求1所述的一种为FLASH存储器芯片提供编程电压的升压电路，其特征在于所述N级升压电路单元包括N级增压单元；从第一级增压单元开始每3个相邻的增压单元作为一个升压模块；
每个升压模块中的第一个增压单元的输入端与电源连接，反向时钟输入端和本级第二输出端用于接收反相时钟信号，本级第一输出端与第二个增压单元的输入端连接；
每个升压模块中的第二个增压单元的反向时钟输入端和本级第二输出端用于连接时钟信号，本级第一输出端与第三个增压单元的输入端连接，输入端与第三个增压单元的反向时钟输入端连接；
每个升压模块中的第三个增压单元的本级第一输出端、本级第二输出端分别与下一个升压模块中的第一个增压单元的输入端、反向时钟输入端连接。
3.根据权利要求1所述的一种为FLASH存储器芯片提供编程电压的升压电路，其特征在于所述辅助级电路包括增压单元和PMOS管Ma4；
增压单元的输入端与N级升压电路单元中第N级增压单元的本级第一输出端即Net_N节点连接，反向时钟输入端与第N级增压单元的输入端、输出级电路的反向时钟输入端连接，增压单元的本级第一输出端与PMOS管Ma4的S极连接，PMOS管Ma4的G极、D极连接后、与第N级增压单元的电荷传输管的衬底、增压单元的电荷传输管衬底、输出级的电荷传输管的衬底连接；一级增压单元的本级第二输入端用于连接时钟信号。
4.根据权利要求2或3所述的一种为FLASH存储器芯片提供编程电压的升压电路，其特征在于：增压单元包括电荷传输管即PMOS管Mi1、NMOS管Mi2、PMOS管Mi3和耦合电容Ci；
PMOS管Mi1的D极、NMOS管Mi2的G极、PMOS管Mi3的G极连接后作为输入端，PMOS管Mi1的G极与NMOS管Mi2的D极、PMOS管Mi3的D极连接，NMOS管Mi2的S极作为反向时钟输入端，PMOS管Mi3的S极与PMOS管Mi1的S极连接后作为本级第一输出端；本级第一输出端连接耦合电容Ci后作为本级第二输出端。
5.根据权利要求1所述的一种为FLASH存储器芯片提供编程电压的升压电路，其特征在于所述输出级电路包括PMOS管Mo1、NMOS管Mo2、PMOS管Mo3o；PMOS管Mo1的D极、NMOS管Mo2的G极、PMOS管Mo3的G极连接后作为输入端，PMOS管Mo1的G极与NMOS管Mo2的D极、PMOS管Mo3的D极连接，NMOS管Mo2的S极作为反向时钟输入端，PMOS管Mo3的S极与PMOS管Mo1的S极连接后作为输出端用于提供编程电压，该输出端还通过电容CL接地。
CN201610953518.6A 2016-11-03 2016-11-03 一种为flash存储器芯片提供编程电压的升压电路 Active CN106504793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610953518.6A CN106504793B (zh) 2016-11-03 2016-11-03 一种为flash存储器芯片提供编程电压的升压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610953518.6A CN106504793B (zh) 2016-11-03 2016-11-03 一种为flash存储器芯片提供编程电压的升压电路

Publications (2)

Publication Number Publication Date
CN106504793A true CN106504793A (zh) 2017-03-15
CN106504793B CN106504793B (zh) 2020-01-24

Family

ID=58322274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610953518.6A Active CN106504793B (zh) 2016-11-03 2016-11-03 一种为flash存储器芯片提供编程电压的升压电路

Country Status (1)

Country Link
CN (1) CN106504793B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005236B (zh) * 2005-12-22 2010-11-10 松下电器产业株式会社 升压电路
CN101149966B (zh) * 2006-09-19 2012-02-15 富士通半导体股份有限公司 半导体存储器件及电子器件
US20130155787A1 (en) * 2011-12-15 2013-06-20 International Business Machines Corporation Digital Voltage Boost Circuit
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005236B (zh) * 2005-12-22 2010-11-10 松下电器产业株式会社 升压电路
CN101149966B (zh) * 2006-09-19 2012-02-15 富士通半导体股份有限公司 半导体存储器件及电子器件
US20130155787A1 (en) * 2011-12-15 2013-06-20 International Business Machines Corporation Digital Voltage Boost Circuit
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路

Also Published As

Publication number Publication date
CN106504793B (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
US7839689B2 (en) Power supplies in flash memory devices and systems
CN104300781B (zh) 电荷泵浦系统
CN101364765B (zh) 电荷泵电路和非易失性存储器
CN104112466B (zh) 一种应用于多次可编程非易失性存储器的灵敏放大器
US7714636B2 (en) Charge pump circuit and cell thereof
CN103312158B (zh) 升压电路
US6888400B2 (en) Charge pump circuit without body effects
CN101640482B (zh) 应用于电源调整器的上电过冲电压抑制装置
CN105632559B (zh) 漏极稳压器
US9881654B2 (en) Power source for memory circuitry
CN1477773B (zh) 基于耦合电容共享的电荷泵电路
CN102487244B (zh) 高电压发生器和产生高电压的方法
CN104882162B (zh) 字线电压转换驱动电路
CN106504793A (zh) 一种为flash存储器芯片提供编程电压的升压电路
CN102723862B (zh) 电荷泵电路和操作电荷泵电路的方法
CN106531218A (zh) 位线电压转换驱动和电流测试电路
CN104091614A (zh) 电荷泵、电荷泵系统及存储器
US6191642B1 (en) Charge pump circuit
CN102890955A (zh) 一种用于大规模快闪存储器的灵敏放大器
US11715502B2 (en) Voltage generation circuits
CN114420175A (zh) 供电电路及非挥发存储器芯片
CN114300022A (zh) 基于主从电荷泵结构的反熔丝编程控制电路
CN107453602B (zh) 电荷泵和存储装置
CN105913875B (zh) 控制电路、存储装置及操作方法
CN103956186A (zh) 一种灵敏放大器和闪存存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant