CN106486413A - 自对准背面深沟槽隔离结构 - Google Patents

自对准背面深沟槽隔离结构 Download PDF

Info

Publication number
CN106486413A
CN106486413A CN201510770342.6A CN201510770342A CN106486413A CN 106486413 A CN106486413 A CN 106486413A CN 201510770342 A CN201510770342 A CN 201510770342A CN 106486413 A CN106486413 A CN 106486413A
Authority
CN
China
Prior art keywords
back side
isolation structure
deep trench
fleet plough
plough groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510770342.6A
Other languages
English (en)
Other versions
CN106486413B (zh
Inventor
黄益民
施俊吉
亚历山大·卡尔尼茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106486413A publication Critical patent/CN106486413A/zh
Application granted granted Critical
Publication of CN106486413B publication Critical patent/CN106486413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了自对准背面深沟槽隔离结构。公开了一种像素传感器器件。器件包括浅沟槽隔离结构、阱区域和背面隔离结构。阱区域和二极管区域邻近浅沟槽隔离结构。背面隔离结构与浅沟槽隔离结构自对准并且布置在浅沟槽隔离结构上方。背面隔离结构邻近二极管区域。公开了浸没光刻布置以补偿浸没工具漂移。

Description

自对准背面深沟槽隔离结构
技术领域
本发明涉及自对准背面深沟槽隔离结构。
背景技术
半导体器件制造是用于形成集成电路的工艺，集成电路存在于日常的电气和电子设备中。制造工艺是光刻和化学处理步骤的多步序列，在光刻和化学处理步骤期间，电子电路逐渐形成在由半导体材料组成的晶圆上。
电子电路可以通过漏电流或电荷至邻近的器件中而干扰邻近的电路。减轻这样泄漏的一个技术是通过在邻近的器件之间形成隔离结构。通常地，在形成集成电路(诸如晶体管)之前形成隔离结构。
一种隔离结构是浅沟槽隔离(STI)结构。通常地，STI结构通过在硅衬底中形成浅沟槽来形成。用二氧化硅填充沟槽。然后，使用化学机械平坦化工艺以去除过量的二氧化硅。然后，形成诸如晶体管的集成电路并且通过STI结构减轻邻近的电路之间的泄漏。
发明内容
为解决现有技术中的问题，根据本发明的一个方面，提供了一种像素传感器器件，包括：
浅沟槽隔离结构；
二极管区域，至少部分地邻近所述浅沟槽隔离结构；
阱区域，位于所述二极管区域内并且邻近所述浅沟槽隔离结构；以及
背面隔离结构，与所述浅沟槽隔离结构自对准并且布置在所述浅沟槽隔离结构上方，所述背面隔离结构邻近所述二极管区域。
根据本发明的一个实施例，所述背面隔离结构包括背面填充材料。
根据本发明的一个实施例，所述背面填充材料是导电的。
根据本发明的一个实施例，所述背面填充材料是绝缘的。
根据本发明的一个实施例，从包括钨、铝和氧化物的组选择所述背面填充材料。
根据本发明的一个实施例，进一步包括多晶硅区，所述多晶硅区邻近所述阱区域、位于所述背面隔离结构下方和位于所述浅沟槽隔离结构之上。
根据本发明的一个实施例，所述阱区域包括源极/漏极区域。
根据本发明的一个实施例，所述二极管区域的背面与所述背面隔离结构的底部共面。
根据本发明的一个实施例，进一步包括栅极，所述栅极邻近所述阱区域的至少一部分设置并且位于所述阱区域的至少一部分下方。
根据本发明的一个实施例，进一步包括位于所述阱区域下方的层间介电层(ILD)。
根据本发明的一个实施例，进一步包括位于所述阱区域下方的接触蚀刻停止层。
根据本发明的另一方面，提供了一种用于制造像素传感器器件的方法，所述方法包括：
在衬底中形成深沟槽；
用填充材料填充所述深沟槽，形成浅沟槽隔离结构；
在所述衬底中形成二极管区域；
从所述器件的背面去除所述衬底的至少一部分；
暴露出所述深沟槽的背面；
从所述深沟槽去除所述填充材料的一部分；以及
用背面填充材料填充所述深沟槽的所述背面。
根据本发明的一个实施例，填充所述深沟槽的所述背面包括用钨填充所述背面以形成背面深沟槽隔离(BDTI)结构。
根据本发明的一个实施例，进一步包括：在所述二极管区域内形成阱区域。
根据本发明的一个实施例，进一步包括：在所述阱区域内形成源极/漏极区域。
根据本发明的一个实施例，进一步包括：在所述阱区域的至少一部分上方形成栅极。
根据本发明的一个实施例，进一步包括：在所述源极/漏极区域和所述深沟槽上方形成接触蚀刻停止层。
根据本发明的一个实施例，进一步包括：在从所述器件的背面去除所述衬底之前，在所述接触蚀刻停止层上方形成层间介电(ILD)层。
根据本发明的一个实施例，从所述深沟槽去除所述填充材料的一部分包括：使用氢氟酸浸渍以从所述深沟槽的所述背面去除暴露的氧化物。
根据本发明的再一方面，提供了一种像素传感器器件，包括：
浅沟槽隔离结构；
多晶硅区，设置在所述浅沟槽隔离结构之上；
二极管区域，邻近所述浅沟槽隔离结构；
阱区域，邻近所述浅沟槽隔离结构并且位于所述二极管区域内；
源极/漏极区域，邻近所述浅沟槽隔离结构并且位于所述阱区域内；以及
背面隔离结构，与所述浅沟槽隔离结构自对准并且布置在所述浅沟槽隔离结构上方，所述背面隔离结构邻近所述二极管区域并且所述背面隔离结构的底部与衬底的背面共面。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各个部件。实际上，为了清楚地讨论，可以任意地增加或减小各个部件的尺寸。
图1是具有自对准背面深沟槽隔离结构的像素传感器半导体器件的一些实施例的截面图。
图2是示出了形成具有自对准背面深沟槽隔离(BDTI)结构的像素传感器器件的方法的一些实施例的流程图。
图3至图11示出了半导体器件在各个制造阶段的一些实施例的一系列截面图，半导体器件包括背面深沟槽隔离结构。
具体实施方式
下列发明提供了多种用于实现所提供主题的不同特征的不同实施例或实例。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各个实例中重复参考符号和/或字符。这种重复用于简化和清楚的目的，并且其本身不表示所述各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
此外，为了易于描述，本文中可以使用“第一”、“第二”、“第三”等以区分一个或一系列图的不同元件。“第一”、“第二”、“第三”等不旨在为相应的元件的描述。因此，结合第一图描述的“第一介电层”不必对应于结合其他图描述的“第一介电层”。
制造半导体器件以在相对较小的面积中具有包括晶体管在内的许多电子电路。通过使用隔离区或隔离结构减轻电子电路之间的泄漏或干扰。隔离结构包括诸如二氧化硅的介电材料，并且减轻邻近的电子电路之间的泄漏。
一种隔离结构是浅沟槽隔离(STI)结构。通常地，STI结构通过在硅衬底中形成浅沟槽来形成。用二氧化硅填充沟槽。然后，使用化学机械平坦化工艺去除过量的二氧化硅。然后，形成诸如晶体管的集成电路并且通过STI结构减轻邻近的电路之间的泄漏。
另一种隔离结构是深沟槽隔离(DTI)结构。大体地，深沟槽形成在衬底中。用一种或多种介电材料填充深沟槽。然后，工艺去除过量的填充材料。
半导体衬底具有正面和与正面相对的背面，半导体器件形成在正面上。STI和DTI结构通常设置在正面上以便于在正面上的邻近的电子电路之间的隔离。可以在电子器件在其上形成之前形成正面隔离结构。也使用背面隔离结构提供隔离和减轻来自邻近的电子电路的干扰。因此，背面隔离结构用于减轻来自邻近的器件的干扰包括但不限于在邻近的器件之间提供屏蔽、减轻寄生电容和减轻漏电流。背面隔离结构包括背面浅沟槽隔离结构(BSTI)和背面深沟槽隔离(BDTI)结构。
不幸地是，形成背面隔离结构可能有问题。通常在形成电子器件之后形成背面隔离结构。结果，由于制造工艺可能使已经形成的电路退化或影响已经形成的电路，所以更难形成深或浅沟槽。此外，用隔离材料填充沟槽也可能有问题。
鉴于上述，本发明针对自对准背面深沟槽隔离(BDTI)结构。在去除衬底之后形成BDTI结构同时减轻现有电子电路的退化。使用没有光刻或其它可能损坏现有电子电路的相似工艺的合适的选择性去除工艺形成深沟槽。深沟槽与正面深沟槽隔离结构自对准以便于正面和背面隔离。选择性地填充和平坦化深沟槽而不损坏现有的电子电路。结果，在背面上形成BDTI结构以向背面电路提供合适的隔离。此外，BDTI结构可以提供与掩埋层等的电连接。
图1是具有自对准背面深沟槽隔离结构的像素传感器半导体器件100的截面图。提供此图作为实例和用于说明的目的。应该理解，各个层中的变化是可以想到的。
像素传感器器件100可以用于光或辐射测量或检测。像素传感器器件100通常是在一段集成时间测量光或辐射强度的像素阵列或像素组的部分。来自像素组的图像数据聚集以重建图像的数字版本。
在一个实例中，器件100包括晶体管105，设置在诸如块状硅衬底或绝缘体上硅(SOI)衬底的半导体衬底111上。晶体管105允许电荷选择性读出。晶体管105设置在掺杂区110(又称为光电二极管区域)上方，掺杂区110在半导体衬底111中具有第一掺杂型(例如，n型)。通过栅极电介质117与衬底111隔离的导电栅电极116布置在源极/漏极区域114和阱区域112之间。源极/漏极区域114(又称为浮置节点(FD))具有第一掺杂型(例如，n型)。阱区域112位于源极/漏极区域114下方并且具有第二掺杂型(例如，p型)。通过隔离增强了像素传感器的性能，隔离包括屏蔽、减轻的寄生电容、减轻的邻近的传感器之间的漏电流等。尽管阱区域112示出为具有第二掺杂型的单一连续区，应该理解，区112中不同的区域可以具有不同的浓度。例如，阱区域112可以包括栅电极侧壁间隔件下方的轻掺杂区，并且也可以包括向下延伸至衬底中的另一阱区域。此外，阱区域112通常比掺杂区110浅。在一个实例中，阱区域112位于源极/漏极区域114下方几百个纳米处。
器件100包括形成在浅沟槽结构(STI)108上方的背面深沟槽隔离(BDTI)结构128。BDTI结构128为像素传感器提供屏蔽。在BDTI结构128和STI结构108之间形成聚合层或其它合适的层106。
层106、结构108和结构128的组合影响像素传感器的性能。接触蚀刻停止层118形成在阱区域112、栅极116、源极/漏极区域114和隔离结构108下方。在一个实例中，接触蚀刻停止层118由氮化硅(Si3N4)组成。
接触件CT形成在第一层间介电(ILD)层120内。接触件CT是导电的并且由诸如钨、铝或铜的合适的材料组成。接触件CT位于源极/漏极区域114和栅电极116上方。第一ILD层120形成在接触蚀刻停止层118上方并且通常是低k电介质。第一ILD层120将接触件CT彼此分隔开。
栅电极116通过一个层间介电(ILD)层接触件CT与一个金属线124电连通。同样地，源极/漏极区域114通过第二个ILD层接触件CT与另一个金属线124电连通。金属线124形成在第二ILD层122内，第二ILD层122通常是低k电介质。第二ILD层122将邻近的金属线彼此分隔开。第二ILD层122保护器件100免受支撑结构等的损坏并且也称为后段制程(BEOL)层。
BDTI结构128邻近掺杂区110和光电二极管区域125，并且提供隔离。BDTI结构128包括填充材料。通常地但也不必须，填充材料是导电的，诸如钨。
BDTI结构128为像素传感器提供隔离，包括屏蔽、减轻的寄生电容、减轻的漏电流。BDTI结构128具有合适的深度以提供隔离，诸如，例如约2.3微米。结构128的侧壁与STI结构108的侧壁自对准。此外，BDTI结构128具有与衬底111和/或二极管区域110的底部齐平或基本上共面的底面。
提供的隔离也减轻了来自邻近的像素传感器的干扰。这样的干扰改变由像素传感器100记录的光强度并且使产生的图像的数字版本退化。
图2是示出了形成具有自对准背面深沟槽隔离(BDTI)结构的像素传感器器件的方法200的流程图。
在框202，提供了半导体衬底并且深沟槽形成在衬底中。衬底由诸如硅的半导体材料组成。使用光刻工艺形成深沟槽以选择衬底的部分用于蚀刻。实施蚀刻工艺以去除选择的部分至选择的深度以形成深沟槽。沟槽的侧壁掺杂有P型材料，诸如硼。此外，可以在深沟槽的侧壁和底部上形成内衬氧化物。在一个实例中，蚀刻深沟槽至约2.3微米的深度，但是可以想到其它深度。
在框204，用填充材料填充深沟槽以形成浅沟槽隔离(STI)结构。填充材料可以包括一种或多种不同的材料，包括二氧化硅(氧化物)、多晶硅等。在一个实例中，用氧化物完全地填充深沟槽，随后进行诸如化学机械平坦化的平坦化工艺，从而产生由氧化物填充的深沟槽。在另一实例中，深沟槽由氧化物部分地填充，回蚀刻以去除非沟槽区域的过量的氧化物，并且接着进行外延生长和随后的额外的氧化物填充。在又另一实例中，用氧化物部分地填充深沟槽并且回蚀刻。然后，多晶硅形成在氧化物填充物上方。然后，额外的氧化物形成在多晶硅上方。平坦化工艺去除深沟槽之上的过量的氧化物。
在框206，阱区域和掺杂区形成在衬底中。掺杂区(又称为光电二极管或二极管区域)通过用诸如磷或砷的n型材料掺杂半导体衬底形成。可以使用合适的扩散或离子注入工艺来形成掺杂区。在一个实例中，阱区域可以通过用相反的掺杂剂类型掺杂二极管区域的选择的部分形成，相反的掺杂剂类型在本实例中是诸如硼的p型材料。通常地，阱区域比掺杂/二极管区域浅。
在框208，源极/漏极区域(又称为浮置节点(FD))形成在阱区域内。通过施加合适的掺杂剂形成漏极区以在掺杂区内形成浅漏极区。在实例中，实施n型材料的多次注入。
在框210，在源极/漏极区域的部分和阱区域上方形成栅极。在实例中，栅极由多晶硅和侧壁形成。栅极介电层形成在栅极与源极/漏极区域和阱区域之间。氮化硅层形成在器件上方。层间介电层形成在氮化硅层上方。至源极/漏极区域和栅极的层间接触件形成在层间介电层内。后段制程层(BEOL)形成在层间介电层上方。形成金属焊盘与层间接触件接触。
在框212，器件的背面处理起始于通过抛光或研磨背面去除衬底的最低部分以暴露出104的背面表面。半导体器件通常物理地旋转以便于背面处理。当半导体器件由卡盘或其他组件支撑时，BEOL层保护104的暴露的部分。通过抛光或研磨背面去除半导体衬底以基本上去除剩余的半导体衬底。
在框214，通过从深沟槽的暴露的氧化物区去除氧化物形成背面沟槽结构。在一个实例中，背面经过平坦化工艺暴露出氧化物区。使用诸如氢氟酸浸渍的合适的工艺从深沟槽中的暴露的氧化物去除氧化物。
在框216，用背面填充材料填充背面沟槽以形成背面隔离结构或区域。可以使用合适的填充材料以限制掺杂区或二极管区域中的入射光。在一个实例中，用诸如钨、铝等的导电材料填充深沟槽的暴露的背面。导电材料额外地允许包括阱区域和掺杂区的层的电连通并且允许将要施加的偏置。此外，导电材料能够便于屏蔽等。
在另一实例中，用诸如氧化物等的绝缘材料填充深沟槽的暴露背面。在本实例中，绝缘材料额外地减轻邻近的器件等之间的漏电流。
背面隔离结构形成在深沟槽的背面上，而浅沟槽隔离结构形成在深沟槽的正面上。结果，背面隔离结构与浅沟槽隔离结构自对准。此外，背面隔离结构通常与衬底的底面或与阱区域和掺杂区共面。
虽然所公开的方法(例如，通过图2描述的方法)在此示出和描述为一系列的步骤或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，一些步骤可以以不同顺序发生和/或与不同于本文所示和/或描述的那些步骤的其他步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施本文中描述的一个或多个方面或实施例都是必需的，并且可以在一个或多个单独的步骤和/或阶段中进行本文中示出的一个或多个步骤。
参考图3至图11，提供了半导体器件在各个制造阶段的一些实施例的截面图以示出图2的方法。尽管关于该方法描述了图3至图11，但是应该理解，图3至图11公开的结构不限制于本方法，而是可以作为独立于本方法的结构单独存在。同样地，尽管关于图3至图11描述了该方法，但是应该理解，方法不限制于图3至图11中所示的结构，而是可以独立于图3至图11中公开的结构单独存在。
图3示出了对应于框202的一些实施例的截面图300。如图所示，提供了半导体衬底102。衬底102由诸如硅的合适的半导体材料组成。通过选择性地去除衬底102的部分在衬底102中形成深沟槽302。内衬氧化物304可以可选择地沿着深沟槽302的侧壁和底部共形地形成。可以使用热氧化工艺或其他合适的工艺形成内衬氧化物。
图4是示出了对应于框204的一些实施例的截面图400。图3中的可选择的内衬氧化物304未在本示出的实施例中示出，但是应该理解，在可选实施例中可以包括可选择的内衬氧化物304。如图所示，深沟槽302由填充材料402填充。填充材料402可以包括一种或多种的材料，包括但不限制于二氧化硅、多晶硅等。
在一个实例中，第一氧化物104形成在深沟槽中。在一个实例中，使用可流动氧化物沉积，用氧化物填充深沟槽302。在一个实例中，湿蚀刻或干蚀刻去除氧化物至衬底102的顶面下方约1至2微米处以形成第一氧化物104。多晶硅层106形成在沟槽中的第一氧化物104上方。在一个实例中，多晶硅沉积完全地填充深沟槽302。然后，在一个实例中，实施多晶回蚀刻至衬底102的顶面下方约1000埃处。第二氧化物层108通过在沟槽上方形成额外的氧化物形成在多晶硅层106上方。第二氧化物层108也用作浅沟槽隔离(STI)结构。诸如化学机械平坦化的平坦化工艺从器件去除过量的氧化物。
在另一实例中，通过在深沟槽中形成氧化物层来形成填充材料402以完全地填充沟槽。例如，可流动氧化物沉积用氧化物完全地填充深沟槽并且也覆盖衬底102的部分。结果，层104、106和108由氧化物组成。实施平坦化工艺从器件去除过量的氧化物。
在又另一实例中，通过在深沟槽中沉积氧化物形成填充材料402以部分地填充深沟槽302。实施湿回蚀刻或干回蚀刻以去除小部分形成的氧化物，并且使用外延生长工艺在氧化物层之上形成外延层以填充深沟槽。在一个实例中，外延层是硼掺杂的p型硅外延，其向第二氧化物层108的侧壁提供硼。实施回蚀刻或CMP工艺以去除过量的外延层。可以在外延层106上方形成第二氧化物层108。可选地，外延层106可以延伸至深沟槽302的上表面。
应该理解，可以想到深沟槽的填充中的合适的变化。
图5是示出了对应于框206的一些实施例的截面图500。掺杂区112(又称为二极管区域或光电二极管)通过用诸如磷或砷的n型掺杂剂掺杂衬底102形成在衬底102内。在一个实例中，使用光刻工艺在衬底上方形成掩模，并且在掩模形成之后，通过掩模中的开口选择性地将磷注入至衬底中以形成掺杂区110。通过用p型掺杂剂(诸如硼)选择性地掺杂二极管区域110在掺杂区/二极管区域110内形成阱区域112。在一个实例中，使用光刻工艺选择性地注入硼以形成阱区域112。尽管图5将衬底的位于沟槽外侧的外围区域示出为未被注入，但是应该理解，在其他实施例中，也可以用离子注入这些外围区域以建立像素传感器的阵列。
图6是示出了对应于框208的一些实施例的截面图600。通过选择性地掺杂n型掺杂剂在阱区域112中形成源极/漏极区域114。在一个实例中，通过使用光刻多次注入磷形成源极/漏极区域114。源极/漏极区域114和掺杂区110用作光电二极管。
图7是示出了对应于方法200的框210的一些实施例的另一截面图700。基本上完成半导体器件的正面制造。栅极116选择性地形成在源极/漏极区域114的部分、掺杂区110和阱区域112的部分上方。在一个实例中，栅极116由多晶硅组成并且包括两个侧壁部分。在一个实例中，通过沉积多晶硅和图案化沉积的多晶硅以去除选择的部分而留下栅极116来形成栅极116。栅极电介质117位于栅极116和其它区域之间，其它区域包括阱区域112、掺杂区110和源极/漏极区域114。栅极116可以用作传输栅极。
接触蚀刻停止层118形成在半导体器件上方，半导体器件包括栅极116、阱区域112和掺杂区110。在一个实例中，接触蚀刻停止层118由氮化硅组成。第一层间介电(ILD)层120形成在接触蚀刻停止层118上方。第一ILD层由合适的材料(通常地，低k介电材料)组成。接触件(示出为CT)形成在ILD层120中并且穿过接触蚀刻停止层118以提供至栅极116和源极/漏极区域114的电连通。第一ILD层120将接触件CT彼此分隔开。
金属线124形成在第二ILD层122内的ILD接触件CT上方。第二ILD层122形成在第一ILD层120上方。第二ILD层122将金属线124彼此分隔开并且可以保护和包封金属线124和下部的层。第二ILD层122又称为后段制程(BEOL)层。
图8是示出了对应于框212的一些实施例的截面图800。如同所示旋转半导体器件从而使得衬底102位于顶部。第二ILD层122可以位于诸如卡盘或其他组件的支撑件上。第二ILD层122提供保护免受支撑件和其他组件的影响。
在背面上启用研磨或抛光工艺802以去除衬底102的部分。选择性的控制研磨工艺以减薄器件而不损坏包括阱区域112和掺杂区110的器件。
图9是示出了在已经执行框212的研磨或抛光之后的一些实施例的截面图900。如图9所示，研磨工艺802从器件已经去除衬底102的部分。通过时间或其他合适的机制控制研磨工艺802以去除衬底而不去除掺杂区110和阱区域112的重要部分。此外，研磨工艺802可以通过去除其上方的衬底102来暴露出第一氧化物104。
图10是示出了对应于框214的一些实施例的截面图1000。使用平坦化工艺以暴露出或更充分地暴露出深沟槽的第一氧化物104。可能仍有衬底102的残余物存在在第一氧化物104上方或第一氧化物104上。通过去除暴露的第一氧化物104而基本上不去除多晶硅层106来形成背面沟槽1004或深沟槽的背面部分。
使用合适的氧化物去除工艺来去除暴露的氧化物区104。在一个实例中，使用氢氟酸浸渍来去除暴露的氧化物区104。
由于去除暴露的第一氧化物，背面沟槽104可以具有角度或锥形侧壁1008。角度(示出为θ2)可以从0变化至其它合适的角度。
图11是示出了对应于方法200的框216的一些实施例的截面图1100。用背面填充物或隔离材料填充深沟槽1004的背面来形成背面隔离结构128或区域。
背面填充材料可以是绝缘的或导电的。在一个实例中，背面隔离材料是钨，在另一实例中，背面隔离材料是氮化硅。对背面填充/隔离材料使用合适的填充工艺来填充背面沟槽1004。在一个实例中，填充工艺使用高k介电(HK)沉积。HK沉积沉积介电常数大于SiO2的介电常数的材料。在一个实例中，背面填充材料沉积在器件上方至合适的深度(诸如约200埃至500埃)并且填充背面沟槽1004。然后，使用平坦化或回蚀刻工艺将背面填充材料仅保留在背面沟槽1004，从而形成背面隔离结构128。背面填充材料的其他实例包括钨、铝、氧化物等。背面填充材料有助于限制掺杂区或二极管区域110中的入射光。
在另一实例中，更薄的氧化物(诸如20至50埃)形成在包括背面沟槽1004的背面的侧壁和底部的器件上方。高k内衬(诸如200埃-500埃)形成在该更薄的氧化物上方。然后，形成或沉积背面填充材料以完全地填充背面沟槽1004。随后地，可以使用化学机械平坦化或回蚀刻以从非沟槽区去除背面填充材料。
背面隔离区128自身，或背面隔离区128与多晶硅区106和第一氧化物108结合配置为背面深沟槽隔离(BDTI)结构或区域。由于形成工艺，背面隔离结构128与诸如第一氧化物108的正面浅沟槽隔离结构自对准。
如可以从以上理解的，本发明提供了一种像素传感器器件。器件包括浅沟槽隔离结构、二极管区域、阱区域和背面隔离结构。二极管区域至少部分地邻近浅沟槽隔离结构。阱区域位于二极管区域内并且邻近浅沟槽隔离结构。背面隔离结构与浅沟槽隔离结构自对准并且布置在浅沟槽隔离结构上方。背面隔离结构与浅沟槽隔离结构自对准并且布置在浅沟槽隔离结构上方以及邻近二极管区域。
在一个实例中，背面隔离结构包括背面填充材料。在实例中，背面填充材料是导电的。在另一实例中，背面填充材料是绝缘的。
公开了一种用于制造像素传感器器件的方法。深沟槽形成在衬底中。用填充材料填充深沟槽形成浅沟槽隔离结构。二极管区域形成在衬底中。从器件的背面去除衬底的至少部分。暴露出深沟槽的背面。从深沟槽去除填充材料的部分。用背面填充材料填充深沟槽的背面。
在一个实例中，背面填充材料是钨并且形成BDTI结构。
在方法的另一实例中，在二极管区域内形成阱区域。
在方法的另一实例中，源极/漏极区域形成在阱区域内。
本发明提供另一像素传感器器件。器件包括浅沟槽隔离结构、多晶硅区、阱区域、源极/漏极区域和背面隔离结构。多晶硅区设置在浅沟槽隔离结构之上。阱区域邻近浅沟槽隔离结构。源极/漏极区域邻近浅沟槽隔离结构。背面隔离结构与浅沟槽隔离结构自对准。此外，背面隔离结构位于浅沟槽隔离结构上方和邻近阱区域，并且背面隔离结构的底部与衬底的背面共面。
上面论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域的技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域的技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、更换以及改变。

Claims (10)

1.一种像素传感器器件，包括：
浅沟槽隔离结构；
二极管区域，至少部分地邻近所述浅沟槽隔离结构；
阱区域，位于所述二极管区域内并且邻近所述浅沟槽隔离结构；以及
背面隔离结构，与所述浅沟槽隔离结构自对准并且布置在所述浅沟槽隔离结构上方，所述背面隔离结构邻近所述二极管区域。
2.根据权利要求1所述的器件，其中，所述背面隔离结构包括背面填充材料。
3.根据权利要求2所述的器件，其中，所述背面填充材料是导电的。
4.根据权利要求2所述的器件，其中，所述背面填充材料是绝缘的。
5.根据权利要求2所述的器件，其中，从包括钨、铝和氧化物的组选择所述背面填充材料。
6.根据权利要求1所述的器件，进一步包括多晶硅区，所述多晶硅区邻近所述阱区域、位于所述背面隔离结构下方和位于所述浅沟槽隔离结构之上。
7.根据权利要求1所述的器件，其中，所述阱区域包括源极/漏极区域。
8.一种用于制造像素传感器器件的方法，所述方法包括：
在衬底中形成深沟槽；
用填充材料填充所述深沟槽，形成浅沟槽隔离结构；
在所述衬底中形成二极管区域；
从所述器件的背面去除所述衬底的至少一部分；
暴露出所述深沟槽的背面；
从所述深沟槽去除所述填充材料的一部分；以及
用背面填充材料填充所述深沟槽的所述背面。
9.根据权利要求8所述的方法，其中，填充所述深沟槽的所述背面包括用钨填充所述背面以形成背面深沟槽隔离(BDTI)结构。
10.一种像素传感器器件，包括：
浅沟槽隔离结构；
多晶硅区，设置在所述浅沟槽隔离结构之上；
二极管区域，邻近所述浅沟槽隔离结构；
阱区域，邻近所述浅沟槽隔离结构并且位于所述二极管区域内；
源极/漏极区域，邻近所述浅沟槽隔离结构并且位于所述阱区域内；以及
背面隔离结构，与所述浅沟槽隔离结构自对准并且布置在所述浅沟槽隔离结构上方，所述背面隔离结构邻近所述二极管区域并且所述背面隔离结构的底部与衬底的背面共面。
CN201510770342.6A 2015-08-26 2015-11-12 自对准背面深沟槽隔离结构 Active CN106486413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/836,019 US9768218B2 (en) 2015-08-26 2015-08-26 Self-aligned back side deep trench isolation structure
US14/836,019 2015-08-26

Publications (2)

Publication Number Publication Date
CN106486413A true CN106486413A (zh) 2017-03-08
CN106486413B CN106486413B (zh) 2019-12-10

Family

ID=58095850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510770342.6A Active CN106486413B (zh) 2015-08-26 2015-11-12 自对准背面深沟槽隔离结构

Country Status (2)

Country Link
US (2) US9768218B2 (zh)
CN (1) CN106486413B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073377A (zh) * 2022-11-23 2024-05-24 武汉新芯集成电路制造有限公司 垂直电荷转移成像传感器及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3043250A1 (fr) 2015-10-30 2017-05-05 St Microelectronics Crolles 2 Sas Capteur d'image
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
US9917126B1 (en) * 2016-09-13 2018-03-13 Stmicroelectronics (Crolles 2) Sas Metal shield trenches and metal substrate contacts supported within the premetallization dielectric (PMD) layer of an integrated circuit using a middle end of line (MEOL) process
CN108573881A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
KR20190011977A (ko) * 2017-07-26 2019-02-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US10461109B2 (en) 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
CN108281436A (zh) * 2018-01-15 2018-07-13 德淮半导体有限公司 Cmos图像传感器及其形成方法
US20220359583A1 (en) * 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation for cross-talk reduction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181634A1 (en) * 2009-01-21 2010-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for reducing cross-talk in image sensor devices
KR20110079337A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 후면수광 이미지센서 및 그 제조방법
US20120025199A1 (en) * 2010-07-27 2012-02-02 Taiwan Semiconductor Manufacturing Company, Ltd Image Sensor with Deep Trench Isolation Structure
CN104425526A (zh) * 2013-09-03 2015-03-18 台湾积体电路制造股份有限公司 形成具有深沟槽隔离结构的图像传感器件的机制

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
US8129822B2 (en) * 2006-10-09 2012-03-06 Solexel, Inc. Template for three-dimensional thin-film solar cell manufacturing and methods of use
US20060276014A1 (en) * 2005-06-07 2006-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned high-energy implantation for deep junction structure
US7768085B2 (en) * 2005-10-11 2010-08-03 Icemos Technology Ltd. Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes
US7800184B2 (en) * 2006-01-09 2010-09-21 International Business Machines Corporation Integrated circuit structures with silicon germanium film incorporated as local interconnect and/or contact
US7800192B2 (en) * 2008-02-08 2010-09-21 Omnivision Technologies, Inc. Backside illuminated image sensor having deep light reflective trenches
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP5915628B2 (ja) 2013-11-26 2016-05-11 コニカミノルタ株式会社 画像形成装置、テキストデータの埋め込み方法及び埋め込みプログラム
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9748299B2 (en) * 2014-08-06 2017-08-29 Samsung Electronics Co., Ltd. Pixel, image sensor including the same, and portable electronic device including the image sensor
US9728573B2 (en) * 2015-01-20 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
US9431452B1 (en) * 2015-05-13 2016-08-30 Omnivision Technologies, Inc. Back side illuminated image sensor pixel with dielectric layer reflecting ring
US9443899B1 (en) * 2015-11-04 2016-09-13 Omnivision Technologies, Inc. BSI CMOS image sensor with improved phase detecting pixel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181634A1 (en) * 2009-01-21 2010-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for reducing cross-talk in image sensor devices
KR20110079337A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 후면수광 이미지센서 및 그 제조방법
US20120025199A1 (en) * 2010-07-27 2012-02-02 Taiwan Semiconductor Manufacturing Company, Ltd Image Sensor with Deep Trench Isolation Structure
CN104425526A (zh) * 2013-09-03 2015-03-18 台湾积体电路制造股份有限公司 形成具有深沟槽隔离结构的图像传感器件的机制

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118073377A (zh) * 2022-11-23 2024-05-24 武汉新芯集成电路制造有限公司 垂直电荷转移成像传感器及其制作方法
WO2024109379A1 (zh) * 2022-11-23 2024-05-30 武汉新芯集成电路制造有限公司 垂直电荷转移成像传感器及其制作方法

Also Published As

Publication number Publication date
CN106486413B (zh) 2019-12-10
US20170062495A1 (en) 2017-03-02
US9768218B2 (en) 2017-09-19
US10128293B2 (en) 2018-11-13
US20170323913A1 (en) 2017-11-09

Similar Documents

Publication Publication Date Title
CN106486413A (zh) 自对准背面深沟槽隔离结构
KR101434089B1 (ko) 다이오드, 바이폴라 접합 트랜지스터（ＢＪＴ）, 및 핀 전계 효과 트랜지스터（ＦｉｎＦＥＴ）디바이스에서 하나 이상의 다이오드들을 형성하는 방법
US7667270B2 (en) Double trench for isolation of semiconductor devices
US6245636B1 (en) Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
CN206022365U (zh) 一种像素
US20120261804A1 (en) Vertical substrate diode, method of manufacture and design structure
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製
CN102891169A (zh) 具有新型结构的高压(hv)器件端接及其制备方法
US7544582B2 (en) Semiconductor device and method for fabricating the same
US9230861B2 (en) Method of forming a backside contact structure having selective side-wall isolation
US10720426B2 (en) Three dimensional memory device and method for fabricating the same
US11594605B2 (en) Method of preparing semiconductor device with crystalline overlayer
US10109638B1 (en) Embedded non-volatile memory (NVM) on fully depleted silicon-on-insulator (FD-SOI) substrate
TWI680533B (zh) 藉由裝置隔離結構之後單一層轉移製造所形成的裝置及方法
US20140147985A1 (en) Methods for the fabrication of semiconductor devices including sub-isolation buried layers
US8970004B2 (en) Electrostatic discharge devices for integrated circuits
CN114335179A (zh) 三栅极mos晶体管及此类晶体管的制造方法
US10475901B1 (en) Cap removal for gate electrode structures with reduced complexity
US20090026536A1 (en) Trench gate semiconductor device and method for fabricating the same
CN106952901A (zh) 静电放电保护结构及其形成方法
EP2264753A2 (en) Integrated device with both SOI insulation and junction insulation and manufacturing method
US7666755B2 (en) Method of forming device isolation film of semiconductor device
US20080305613A1 (en) Method for fabricating an soi defined semiconductor device
TWI455246B (zh) 隔離區的形成方法及其結構
CN117497539A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant