CN106470017B - 一种预失真系数处理方法和装置 - Google Patents

一种预失真系数处理方法和装置 Download PDF

Info

Publication number
CN106470017B
CN106470017B CN201510516311.8A CN201510516311A CN106470017B CN 106470017 B CN106470017 B CN 106470017B CN 201510516311 A CN201510516311 A CN 201510516311A CN 106470017 B CN106470017 B CN 106470017B
Authority
CN
China
Prior art keywords
predistortion coefficient
data
predistortion
processing
transmission link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510516311.8A
Other languages
English (en)
Other versions
CN106470017A (zh
Inventor
胡安稳
杨丽宁
龚晓亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201510516311.8A priority Critical patent/CN106470017B/zh
Priority to PCT/CN2016/074138 priority patent/WO2017028515A1/zh
Publication of CN106470017A publication Critical patent/CN106470017A/zh
Application granted granted Critical
Publication of CN106470017B publication Critical patent/CN106470017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Complex Calculations (AREA)

Abstract

本发明实施例公开了一种预失真系数处理方法，能够降低开销，降低生产成本，极大地提升了产品的竞争力。该方法包括：将得到的所述预失真系数存储在片外缓存器中；当进行数据过表处理时，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至硬件逻辑的存储资源中。本发明实施例还同时公开了一种预失真系数处理装置。

Description

一种预失真系数处理方法和装置
技术领域
本发明涉及无线通信领域中预失真系数过表的技术，尤其涉及一种预失真系数处理方法和装置。
背景技术
在无线通信系统中，多采用线性调制和多载波调制方案来提高频谱利用率，但是，只有射频功放的输出具有较高的线性度，才能提高功放的输出效率并降低成本。因为预失真处理的原理简单易实现，同时还可以跟踪补偿功率放大器由于温度、湿度等环境因素改变而造成的误差，因此提高线性度的有效手段是对功放的输入信号进行预失真处理。目前，广泛应用的一种自适应预失真处理结构是记忆多项式模型。
采用记忆多项式模型的数字预失真处理装置中，为了提高记忆多项式模型的精度及功放效率，会根据发射信号的实时功率进行分档，每个档位的数据对应有各自的预失真系数。其中，预失真系数的提取及训练是由数字信号处理器(Digital Signal Processor，DSP)完成。同时，对于提取训练完成的预失真系数，硬件需要相应的随机存取存储器(Random Access Memory，RAM)资源来存储各档位表格的预失真系数。对于多项式阶数较多或者分档的档位较多的数字预失真处理装置，需要存储预失真系数表格的存储RAM的开销会很大，使得设计成本较高，导致产品竞争力较低。
发明内容
为解决上述技术问题，本发明实施例期望提供一种预失真系数处理方法和装置，能够降低开销，降低生产成本，极大地提升了产品的竞争力。
本发明的技术方案是这样实现的：
一种预失真系数处理方法，所述方法包括：
将得到的预失真系数存储在片外缓存器中；
当进行数据过表处理时，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至硬件逻辑的存储资源中；其中，所述数据过表为对数据进行算法运算。
可选的，所述方法还包括：
获取所述预失真系数的查询地址；
进行延时处理，并根据所述查询地址，对所述查询地址对应的预失真系数对应的数据进行数字预失真过表处理。
可选的，所述获取所述预失真系数表格的查询地址，包括：
根据所述发射链路数据，得到所述预失真系数的查询地址。
可选的，所述当进行数据过表处理时，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至硬件逻辑的存储资源中包括：
当进行数据过表处理时，获取更新中断请求；
响应所述更新中断请求，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器中复制至所述硬件逻辑的存储资源中，并形成预失真系数表格。
可选的，所述硬件逻辑的存储资源为随机存取存储器RAM；
所述RAM包括：第一级别数字预失真系数查找表和第二级别数字预失真系数查找表。
可选的，所述响应所述更新中断请求，将所述片外缓存器中与所述发射链路数据对应档位号相同档位的数据的预失真系数复制至所述硬件逻辑的存储资源中，并形成预失真系数表格，包括：
响应所述更新中断请求，将所述片外缓存器中与所述发射链路数据对应档位号相同档位的数据的预失真系数复制至所述第一级别数字预失真系数查找表中；
当有预失真系数需要复制到所述第二级别数字预失真系数查找表中时，进行表格切换并将预失真系数复制到所述第二级别数字预失真系数查找表中。
可选的，所述片外缓存器包括数字信号处理器DSP的双倍速率同步动态随机存储器DDR。
一种预失真系数处理装置，所述装置包括：存储单元和第一处理单元；其中，
所述存储单元，用于将得到的预失真系数存储在片外缓存器中；
所述第一处理单元，用于当进行数据过表处理时，将所述训练单元得到的所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至硬件逻辑的存储资源中；其中，所述数据过表为对数据进行算法运算。
可选的，所述装置还包括：获取单元和第二处理单元，其中：
所述获取单元，用于获取所述预失真系数的查询地址；
所述第二处理单元，用于进行延时处理，并根据所述获取单元得到的所述查询地址，对所述查询地址对应的预失真系数对应的数据进行数字预失真过表处理。
可选的，所述获取单元具体用于：
根据所述发射链路数据，得到所述预失真系数的查询地址。
可选的，所述第一处理单元包括：:获取模块和处理模块，其中：
所述获取模块，用于当进行数据过表处理时，获取更新中断请求；
所述处理模块，用于响应所述更新中断请求，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至所述硬件逻辑的存储资源中，并形成预失真系数表格。
可选的，所述硬件逻辑的存储资源为随机存取存储器RAM；
所述RAM包括：第一级别数字预失真系数查找表和第二级别数字预失真系数查找表。
可选的，所述处理模块具体用于：
响应所述更新中断请求，将所述片外缓存器中与所述发射链路数据对应档位号相同档位的数据的预失真系数复制至所述第一级别数字预失真系数查找表中，并进行延时处理；
当有预失真系数需要复制到所述第二级别数字预失真系数查找表中时，进行表格切换并将预失真系数复制到所述第二级别数字预失真系数查找表中。
可选的，所述片外缓存器包括数字信号处理器DSP的双倍速率同步动态随机存储器。
一种预失真系数处理装置，所述装置包括：数字信号处理器和片外缓存器，其中：
所述数字信号处理器，用于将预失真系数存储在片外缓存器中；
所述片外缓存器，用于存储所述数字信号处理器得到的数字预失真系数；
所述数字信号处理器，还用于当进行数据过表处理时，将发射链路数据对应档位号对应的预失真系数从所述片外缓存器中复制至硬件逻辑的存储资源中；其中，所述数据过表为对数据进行算法运算。
可选的，所述装置还包括：表格控制器和RAM，其中：
所述表格控制器，用于根据所述发射链路数据获取所述预失真系数的查询地址；
所述RAM，用于存储所述数字信号处理器得到的所述预失真系数，并根据所述表格控制器得到的查询地址将所述预失真系数对应的数据进行过表处理。
可选的，所述装置还包括：延时处理器，其中：
所述延时处理器，用于在进行数据过表处理之前进行延时处理，使得过表处数据与功率档位及预失真系数对齐。
本发明实施例提供的预失真系数处理方法和装置，先将获得的预失真系数存储在数字信号处理器的片外缓存器中，然后进行数据过表时将当前时刻发射链路数据对应的功率分档的预失真系数复制到硬件逻辑的存储资源中；如此，本发明实施例硬件逻辑的存储资源中只存储了当前时刻的一个档位的预失真系数，相比于现有技术硬件逻辑的存储资源中需要存储所有档位的预失真系数大大减少了存储空间，从而能够降低开销，降低生产成本，极大地提升了产品的竞争力。
附图说明
图1为本发明实施例提供的一种预失真系数处理方法的流程示意图；
图2为本发明实施例提供的另一种预失真系数处理方法的流程示意图；
图3为本发明实施例提供的又一种预失真系数处理方法的流程示意图；
图4为本发明实施例提供的一种预失真系数处理装置的结构示意图；
图5为本发明实施例提供的另一种预失真系数处理装置的结构示意图；
图6为本发明实施例提供的又一种预失真系数处理装置的结构示意图；
图7为本发明另一实施例提供的一种预失真系数处理装置的结构示意图；
图8为本发明另一实施例提供的另一种预失真系数处理装置的结构示意图；
图9为本发明另一实施例提供的又一种预失真系数处理装置的结构示意图；
图10为本发明实施例提供的一种预失真系数处理装置的实现架构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明的实施例提供一种预失真系数处理方法，该方法可以应用于无线数据发送设备中，参照图1所示，该方法包括以下步骤：
步骤101、将得到的预失真系数存储在片外缓存器中。
这里，本步骤可由预失真系数处理装置实现；可以将有效数据中与发射链路数据对应档位号具有相同档位的有效数据进行预失真系数训练，得到相应有效数据的预失真系数，并将得到的预失真系数存储在片外缓存器中。
步骤102、当进行数据过表处理时，将发射链路数据对应档位号对应的预失真系数从片外缓存器复制至硬件逻辑的存储资源中。
本步骤，具体可由预失真系数处理装置实现；这里，复制至硬件逻辑的存储资源中的预失真系数可以形成预失真系数表格存储。其中，数据过表为对数据进行算法运算，具体可以采用记忆多项式算法进行数据的算法运算。
本发明实施例提供的预失真系数处理方法，将获得的预失真系数存储在数字信号处理器的片外缓存器中，然后获取中断请求将当前时刻发射链路数据对应的功率分档的预失真系数复制到硬件逻辑的存储资源中；如此，本发明实施例硬件逻辑的存储资源中只存储了当前时刻的一个档位的预失真系数，相比于现有技术硬件逻辑的存储资源中需要存储所有档位的预失真系数大大减少了存储空间，从而能够降低开销，降低生产成本，极大地提升了产品的竞争力。
本发明实施例提供一种预失真系数处理方法，参照图2所示，该方法包括以下步骤：
步骤201、预失真系数处理装置将得到的预失真系数存储在片外缓存器中。
其中，在进行步骤201中的预失真系数可以通过以下方式来得到：
a、预失真系数处理装置获取待处理的发射链路数据和发射链路数据经过功率放大的数据。
b、预失真系数处理装置将发射链路数据进行等级划分得到发射链路数据对应档位号。
具体的，预失真系数处理装置可以是设置在无线数据发送设备中，或者为无线数据发送设备自身；对于发射链路数据的等级划分可以是无线数据发送设备根据发射链路数据的功率，按照实际的需求预先设置不同的功率等级，然后根据预先设置的功率阈值将发射链路数据进行功率等级划分，得到发射链路数据对应档位号。
c、预失真系数处理装置获取发射链路数据和发射链路数据经过功率放大的数据中的有效数据。
具体的，根据得到的发射链路数据、发射链路数据经过功率放大的数据的功率和以上这些数据在整个链路中的位置进行筛选，选取与目标功率和目标位置匹配的数据得到有效数据；其中，目标功率和目标位置此处不作唯一的限定，实际应用中可以根据具体的应用场景和需求来确定。
其中，步骤b发射链路数据的等级划分和步骤c获取有效数据在执行顺序上没有先后之后，步骤b和步骤c是可以同时执行的，具体的执行顺序根据实际的实施过程来确定。
d、预失真系数处理装置根据得到的有效数据和发射链路数据对应档位号，对有效数据进行预失真系数训练，得到预失真系数。
预失真系数的训练可以是无线数据发送设备中的数字信号处理器来实现的；数字信号处理器可以将有效数据中与发射链路数据对应档位号具有相同档位的有效数据采用预先设置的算法进行预失真系数训练，得到相应有效数据的预失真系数，并将得到的预失真系数存储在片外缓存器中。
其中，片外缓存器包括DSP的双倍速率同步动态随机存储器，具体的可以为DDR2或者DDR3；因为本发明实施例中首先将形成的预失真系数存储在DSP系统自身的缓存空间DDR2或者DDR3中，不占用额外存储资源的前提下实现了预失真系数的存储。
步骤202、当进行数据过表处理时，预失真系数处理装置将发射链路数据对应档位号对应的预失真系数复制至硬件逻辑的存储资源中。
其中，复制至硬件逻辑的存储资源中的预失真系数可以形成预失真系数表格存储。
步骤203、预失真系数处理装置获取预失真系数的查询地址。
具体的，步骤203获取预失真系数的查询地址可以通过以下方式来实现：
根据发射链路数据，得到预失真系数表格的查询地址。
步骤204、预失真系数处理装置进行延时处理，并根据查询地址，对查询地址对应的预失真系数对应的数据进行数字预失真过表处理。
具体的，可以根据获得的查询地址，在已经得到的预失真系数表格中找到查询地址对应的预失真系数，然后将预失真系数对应的数据进行数字预失真过表处理。
需要说明的是，本实施例中与上述实施例相同步骤的解释可以参照上述实施例中的描述，此处不再赘述。
本发明实施例提供的预失真系数处理方法，将获得的预失真系数存储在数字信号处理器的片外缓存器中，然后获取中断请求将当前时刻发射链路数据对应的功率分档的预失真系数复制到硬件逻辑的存储资源中；如此，本发明实施例硬件逻辑的存储资源中只存储了当前时刻的一个档位的预失真系数，相比于现有技术硬件逻辑的存储资源中需要存储所有档位的预失真系数大大减少了存储空间，从而能够降低开销，降低生产成本，极大地提升了产品的竞争力。进而，降低了实现难度，提高了后续算法的可升级的便捷性。
本发明实施例提供一种预失真系数处理方法，参照图3所示，该方法包括以下步骤：
步骤301、预失真系数处理装置将得到的预失真系数存储在片外缓存器中。
其中，在进行步骤301中的预失真系数很预失真系数的存储可以通过以下方式来得到：
a、预失真系数处理装置获取待处理的发射链路数据和发射链路数据经过功率放大的数据。
b、预失真系数处理装置将发射链路数据进行等级划分得到发射链路数据对应档位号。
c、预失真系数处理装置获取发射链路数据和发射链路数据经过功率放大的数据中的有效数据。
其中，步骤b发射链路数据的等级划分和步骤c获取有效数据在执行顺序上没有先后之后，步骤b和步骤c是可以同时执行的，具体的执行顺序根据实际的实施过程来确定。
d、预失真系数处理装置从有效数据中得到与当前时刻发射链路数据对应档位号具有相同档位的有效数据。
其中，得到的有效数据中标记有该有效数据对应的档位号，以便于后续根据该档位号对预失真系数进行训练。
e、预失真系数处理装置对与当前时刻发射链路数据对应档位号具有相同档位的有效数据进行预失真系数训练。
f、若与当前时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数已经训练完成，则将与当前时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数存储在片外缓存器中。
其中，片外缓存器包括DSP的双倍速率同步动态随机存储器，具体的可以为DDR2或者DDR3；因为本发明实施例中首先将形成的预失真系数存储在DSP系统自身的缓存空间DDR2或者DDR3中，不占用额外存储资源的前提下实现了预失真系数的存储。
g、预失真系数处理装置判断与下一时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数是否训练完成。
h、若与下一时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数已经训练完成，则与下一时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数存储在片外缓存器中。
具体的，本实施例中对预失真系数的训练可以参照上述实施例中的方法进行；发射链路数据每一时刻发送过来的数据是不同的，在对预失真系数进行训练的时可以分别对你每一时刻的发射链路数据中的有效数据进行预失真系数的训练，获得每一时刻发射链路数据中的有效数据的过程与上述实施例中获得有效数据的过程相同；同时，在对与每一时刻发射链路数据对应档位号具有相同档位的有效数据进行预失真系数的训练同样也是通过预先设置的算法实现的，现有技术中任何可以实现预失真系数训练的算法均是可行的，此处不作唯一的限定。
步骤302、当进行数据过表处理时，预失真系数处理装置获取更新中断请求。
需要说明的是，步骤302获取更新中断请求和步骤b对发射链路数据进行功率分档在执行顺序上没有先后之后，是可以同时进行的；在发送发射链路数据的分档号的同时会发送更新中断请求。
步骤303、预失真系数处理装置响应更新中断请求，将发射链路数据对应档位号对应的预失真系数从片外缓存器中复制至硬件逻辑的存储资源中，并形成预失真系数表格。
其中，硬件逻辑的存储资源为RAM，RAM包括：第一级别数字预失真系数查找表和第二级别数字预失真系数查找表。
具体的，步骤303响应更新中断请求，将片外缓存器中与发射链路数据对应档位号相同档位的数据的预失真系数复制至硬件逻辑的存储资源中，并形成预失真系数表格可以通过以下步骤来实现：
步骤302a、预失真系数处理装置响应更新中断请求，将片外缓存器中与发射链路数据对应档位号相同档位的数据的预失真系数复制至第一级别数字预失真系数查找表中。
步骤302b、当有预失真系数需要复制到第二级别数字预失真系数查找表中时，预失真系数处理装置进行表格切换并将预失真系数复制到第二级别数字预失真系数查找表中。
其中，计算得到的预失真系数在在从DDR2或者DDR3复制到RAM中时，实际是复制到RAM中的第一级别数字预失真系数查找表和第二级别数字预失真系数查找表中；具体的，在进行第一次预失真系数的复制时先将得到的预失真系数复制到第一级别数字预失真系数查找表中，然后进行时延处理，保证在得到更新中断请求进行第二次预失真系数的复制的时候可以有足够的时间进行表格切换使得第二次预失真系数复制到第二级别数字预失真系数查找表中。以此类推，以下次预失真系数又会复制到第一级别数字预失真系数查找表。
步骤304、预失真系数处理装置获取预失真系数的查询地址。
具体的，步骤304获取预失真系数的查询地址可以通过以下方式来实现：
根据发射链路数据，得到预失真系数的查询地址。
其中，可以根据得到的预失真系数的查询地址先找到需要查找的预失真系数对应的预失真系数表格，之后在该预失真系数表格中查找得到需要的预失真系数。
步骤305、预失真系数处理装置进行延时处理，并根据查询地址，将查询地址对应的预失真系数对应的数据进行数字预失真过表处理。
其中，本发明中提供的预失真系数处理方法在实施之前会进行初始化处理，即片外缓存器中具有初始化的预失真系数，避免某一档位的预失真系数还未形成就已经得到更新中断请求需要进行预失真系数的复制，影响整个流程的正常进行。
在实施整个操作流程之前需要评估片外缓存器DDR2/3及DSP操作总线间的速率的匹配度，这样可以减少延时单元的逻辑资源。以下通过一个具体的应用实例进行分析：若DSP采用时钟频率为800Mhz、位宽128bit的(Advanced eXtensible Interface，简称AXI)总线，使用DDR3，DDR3选用DDR3-1600，DPD记忆多项式阶数为11阶，预失真系数的个数为128、位宽为32bit。在以上结构中，DSP利用AXI总线复制系数的操作周期为：11*32*128/128＝352cycle，算上其它的控制时间操作周期不超过400cycle,，大约为0.5us。而DSP从DDR3复制一次数据的时间为：128*32*11/(1600*64*0.3)＝0.147us；其中，0.3为DSP中DDR3的占用率，64为DDR3的数据位宽。这样，DSP完成一次数据从DDR3复制至硬件逻辑的存储资源的总时间约为0.5us。此种情况下，延时单元需要的存储数据量为0.5us。如果DDR3或者AXI总线选型不合适，会导致额外的延时单元存储开销，导致整个成本增加。
需要说明的是，本实施例中与上述实施例相同步骤的解释可以参照上述实施例中的描述，此处不再赘述。
本发明实施例提供的预失真系数处理方法，将获得的预失真系数存储在数字信号处理器的片外缓存器中，然后获取中断请求将当前时刻发射链路数据对应的功率分档的预失真系数复制到硬件逻辑的存储资源中；如此，本发明实施例硬件逻辑的存储资源中只存储了当前时刻的一个档位的预失真系数，相比于现有技术硬件逻辑的存储资源中需要存储所有档位的预失真系数大大减少了存储空间，从而能够降低开销，降低生产成本，极大地提升了产品的竞争力。进而，降低了实现难度，提高了后续算法的可升级的便捷性。
本发明的实施例提供一种预失真系数处理装置，可以应用于图1～3对应的实施例提供的一种预失真系数处理方法中，参照图4所示，该装置包括：存储单元41和第一处理单元42，其中：
存储单元41，用于将得到的预失真系数存储在片外缓存器中。
第一处理单元42，用于当进行数据过表处理时，将存储单元41得到的发射链路数据对应档位号对应的预失真系数从片外缓存器复制至硬件逻辑的存储资源中。
其中，数据过表为对数据进行算法运算，具体可以采用记忆多项式算法进行数据的算法运算。
本发明的实施例提供的预失真系数处理装置，先将获得的预失真系数存储在数字信号处理器的片外缓存器中，然后获取中断请求将当前时刻发射链路数据对应的功率分档的预失真系数复制到硬件逻辑的存储资源中；如此，本发明实施例硬件逻辑的存储资源中只存储了当前时刻的一个档位的预失真系数，相比于现有技术硬件逻辑的存储资源中需要存储所有档位的预失真系数大大减少了存储空间，从而能够降低开销，降低生产成本，极大地提升了产品的竞争力。
进一步的，存储单元41中的预失真系数和预失真次数的存储可以通过以下方式来实现：
获取待处理的发射链路数据和发射链路数据经过功率放大的数据。
将得到的发射链路数据进行等级划分得到发射链路数据对应档位号。
获取发射链路数据和发射链路数据经过功率放大的数据中的有效数据。
从有效数据中得到与当前时刻发射链路数据对应档位号具有相同档位号的有效数据。
对得到的与当前时刻发射链路数据对应档位号具有相同档位号的有效数据进行预失真系数训练。
若与当前时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数已经训练完成，则将与当前时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数存储在片外缓存器中。
判断与下一时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数是否训练完成。
用于若与下一时刻发射链路数据对应档位号具有相同档位的有效数据的预失真系数已经训练完成，则将与下一时刻发射链路数据对应档位号的档位的预失真系数存储在片外缓存器中。
进一步的，参照图5所示，该装置还包括：获取单元43和第二处理单元44，其中：
获取单元43，用于获取预失真系数的查询地址。
第二处理单元44，用于进行延时处理，并根据获取单元43得到的查询地址，对该查询地址对应的预失真系数对应的数据进行数字预失真过表处理。
具体的，获取单元43，具体用于根据发射链路数据，得到预失真系数的查询地址。
具体的，参照图6所示，第一处理单元42包括：获取模块421和处理模块422，其中：
获取模块421，用于当进行数据过表处理时，获取更新中断请求。
处理模块422，用于响应更新中断请求，将发射链路数据对应档位号对应的预失真系数从片外缓存器复制至硬件逻辑的存储资源中，并形成预失真系数表格。
其中，硬件逻辑的存储资源为随机存取存储器RAM，RAM包括第一级别数字预失真系数查找表和第二级别数字预失真系数查找表。
具体的，处理模块422具体用于执行以下步骤：
响应更新中断请求，将片外缓存器中与发射链路数据对应档位号相同档位的数据的预失真系数复制至第一级别数字预失真系数查找表中，并进行延时处理。
当有预失真系数需要复制到第二级别数字预失真系数查找表中时，进行表格切换并将预失真系数复制到第二级别数字预失真系数查找表中。
其中，片外缓存器包括数字信号处理器DSP的双倍速率同步动态随机存储器。
需要说明的是，本实施例中各个单元之间的交互过程可以参照图1～3对应的实施例提供的一种预失真系数处理方法中的交互过程，此处不再赘述。
本发明的实施例提供的预失真系数处理装置，将获得的预失真系数存储在数字信号处理器的片外缓存器中，然后获取中断请求将当前时刻发射链路数据对应的功率分档的预失真系数复制到硬件逻辑的存储资源中；如此，本发明实施例硬件逻辑的存储资源中只存储了当前时刻的一个档位的预失真系数，相比于现有技术硬件逻辑的存储资源中需要存储所有档位的预失真系数大大减少了存储空间，从而能够降低开销，降低生产成本，极大地提升了产品的竞争力。进而，降低了实现难度，提高了后续算法的可升级的便捷性。
本发明的实施例提供一种预失真系数处理装置，参照图7所示，该装置包括：数字信号处理器51和片外缓存器52，其中：
数字信号处理器51，用于将预失真系数存储在片外缓存器中。
具体的，预失真系数和预失真系数的存储可以通过以下方式来实现：
采集待处理的发射链路数据和发射链路数据经过功率放大的数据，并筛选出有效数据。
对得到的发射链路数据进行等级划分得到发射链路数据对应档位号。
其中，不同档位的数据对应不同的预失真系数。
片外缓存器52，用于存储数字信号处理器51得到的数字预失真系数。
数字信号处理器51，还用于当进行数据过表处理时，将发射链路数据对应档位号对应的档位的预失真系数从片外缓存器中复制至硬件逻辑的存储资源中，形成预失真系数表格。
进一步，参照图8所示，该装置还包括：表格控制器53和RAM54，其中：
表格控制器53，用于根据发射链路数据获取预失真系数的查询地址。
RAM54，用于存储数字信号处理器51得到的预失真系数，并根据表格控制器53得到的查询地址将预失真系数对应的数据进行过表处理。
其中，RAM54中包括：第一级别数字预失真系数查找表和第二级别数字预失真系数查找表。
进一步的，参照图9所示，该装置还包括：延时处理器55，其中：
延时处理器55，用于在进行数据过表处理之前进行延时处理，使得过表处数据与功率档位及预失真系数对齐。
具体的，数字信号处理器51，还用于根据得到的更新中断请求，将对应档位的预失真系数复制至硬件逻辑的存储资源中，形成预失真系数表格。
其中，本实施例中提供的预失真系数处理装置应用于图10中所示的具体结构框架图中。
本发明实施例提供的预失真系数处理装置，先将获得的预失真系数存储在数字信号处理器的片外缓存器中，然后获取中断请求将当前时刻发射链路数据对应的功率分档的预失真系数复制到硬件逻辑的存储资源中；如此，本发明实施例硬件逻辑的存储资源中只存储了当前时刻的一个档位的预失真系数，相比于现有技术硬件逻辑的存储资源中需要存储所有档位的预失真系数大大减少了存储空间，从而能够降低开销，降低生产成本，极大地提升了产品的竞争力。进而，降低了实现难度，提高了后续算法的可升级的便捷性。
在实际应用中，所述存储单元41、第一处理单元42、获取单元43和第二处理单元44均可由位于无线数据发送设备中的中央处理器(Central Processing Unit，CPU)、微处理器(Micro Processor Unit，MPU)、数字信号处理器(Digital Signal Processor，DSP)或现场可编程门阵列(Field Programmable Gate Array，FPGA)等实现。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (14)

1.一种预失真系数处理方法，其特征在于，所述方法包括：
将得到的预失真系数存储在片外缓存器中；
当进行数据过表处理时，将发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至硬件逻辑的存储资源中；其中，所述数据过表为对数据进行算法运算；
获取所述预失真系数的查询地址；
进行延时处理，并根据所述查询地址，对所述查询地址对应的预失真系数对应的数据进行数字预失真过表处理。
2.根据权利要求1所述的方法，其特征在于，所述获取所述预失真系数的查询地址，包括：
根据所述发射链路数据，得到所述预失真系数的查询地址。
3.根据权利要求1所述的方法，其特征在于，所述当进行数据过表处理时，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至硬件逻辑的存储资源中包括：
当进行数据过表处理时，获取更新中断请求；
响应所述更新中断请求，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器中复制至所述硬件逻辑的存储资源中，并形成预失真系数表格。
4.根据权利要求3所述的方法，其特征在于，所述硬件逻辑的存储资源为随机存取存储器RAM；
所述RAM包括：第一级别数字预失真系数查找表和第二级别数字预失真系数查找表。
5.根据权利要求4所述的方法，其特征在于，所述响应所述更新中断请求，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器中复制至所述硬件逻辑的存储资源中，并形成预失真系数表格，包括：
响应所述更新中断请求，将所述片外缓存器中与所述发射链路数据对应档位号相同档位的数据的预失真系数复制至所述第一级别数字预失真系数查找表中；
当有预失真系数需要复制到所述第二级别数字预失真系数查找表中时，进行表格切换并将预失真系数复制到所述第二级别数字预失真系数查找表中。
6.根据权利要求1所述的方法，其特征在于，所述片外缓存器包括数字信号处理器DSP的双倍速率同步动态随机存储器DDR。
7.一种预失真系数处理装置，其特征在于，所述装置包括：存储单元、第一处理单元、获取单元和第二处理单元；其中，
所述存储单元，用于将得到的预失真系数存储在片外缓存器中；
所述第一处理单元，用于当进行数据过表处理时，将训练单元得到的发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至硬件逻辑的存储资源中；其中，所述数据过表为对数据进行算法运算；
所述获取单元，用于获取所述预失真系数的查询地址；
所述第二处理单元，用于进行延时处理，并根据所述获取单元得到的所述查询地址，对所述查询地址对应的预失真系数对应的数据进行数字预失真过表处理。
8.根据权利要求7所述的装置，其特征在于，所述获取单元具体用于：
根据所述发射链路数据，得到所述预失真系数的查询地址。
9.根据权利要求7所述的装置，其特征在于，所述第一处理单元包括：获取模块和处理模块，其中：
所述获取模块，用于当进行数据过表处理时，获取更新中断请求；
所述处理模块，用于响应所述更新中断请求，将所述发射链路数据对应档位号对应的预失真系数从所述片外缓存器复制至所述硬件逻辑的存储资源中，并形成预失真系数表格。
10.根据权利要求9所述的装置，其特征在于，所述硬件逻辑的存储资源为随机存取存储器RAM；
所述RAM包括：第一级别数字预失真系数查找表和第二级别数字预失真系数查找表。
11.根据权利要求10所述的装置，其特征在于，所述处理模块具体用于：
响应所述更新中断请求，将所述片外缓存器中与所述发射链路数据对应档位号相同档位的数据的预失真系数复制至所述第一级别数字预失真系数查找表中，并进行延时处理；
当有预失真系数需要复制到所述第二级别数字预失真系数查找表中时，进行表格切换并将预失真系数复制到所述第二级别数字预失真系数查找表中。
12.根据权利要求7所述的装置，其特征在于，所述片外缓存器包括数字信号处理器DSP的双倍速率同步动态随机存储器。
13.一种预失真系数处理装置，其特征在于，所述装置包括：数字信号处理器、片外缓存器和延时处理器，其中：
所述数字信号处理器，用于将预失真系数存储在片外缓存器中；
所述片外缓存器，用于存储所述数字信号处理器得到的数字预失真系数；
所述数字信号处理器，还用于当进行数据过表处理时，将发射链路数据对应档位号对应的预失真系数从所述片外缓存器中复制至硬件逻辑的存储资源中；其中，所述数据过表为对数据进行算法运算；
所述延时处理器，用于在进行数据过表处理之前进行延时处理，使得过表处数据与功率档位及预失真系数对齐。
14.根据权利要求13所述的装置，其特征在于，所述装置还包括：表格控制器和RAM，其中：
所述表格控制器，用于根据所述发射链路数据获取所述预失真系数的查询地址；
所述RAM，用于当需要进行过表处理时，根据所述表格控制器得到的所述查询地址，存储所述数字信号处理器得到的所述预失真系数。
CN201510516311.8A 2015-08-20 2015-08-20 一种预失真系数处理方法和装置 Active CN106470017B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510516311.8A CN106470017B (zh) 2015-08-20 2015-08-20 一种预失真系数处理方法和装置
PCT/CN2016/074138 WO2017028515A1 (zh) 2015-08-20 2016-02-19 一种预失真系数处理方法和装置、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510516311.8A CN106470017B (zh) 2015-08-20 2015-08-20 一种预失真系数处理方法和装置

Publications (2)

Publication Number Publication Date
CN106470017A CN106470017A (zh) 2017-03-01
CN106470017B true CN106470017B (zh) 2020-04-03

Family

ID=58051918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510516311.8A Active CN106470017B (zh) 2015-08-20 2015-08-20 一种预失真系数处理方法和装置

Country Status (2)

Country Link
CN (1) CN106470017B (zh)
WO (1) WO2017028515A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408902A (zh) * 2008-10-06 2009-04-15 南京大学 基于fpga和usb总线的高速数据采集与传输方法
CN103379066A (zh) * 2012-04-25 2013-10-30 中兴通讯股份有限公司 基站和基于该基站进行预失真处理的方法
CN103685110A (zh) * 2013-12-17 2014-03-26 京信通信系统（中国）有限公司 一种预失真处理的方法、系统及预失真系数运算器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203247B2 (en) * 2001-07-23 2007-04-10 Agere Systems Inc. Digital predistortion technique for WCDMA wireless communication system and method of operation thereof
CN102480450B (zh) * 2010-11-30 2014-12-10 富士通株式会社 预失真器控制装置和方法、功率控制状态检测方法
CN104301268B (zh) * 2013-07-19 2019-05-21 中兴通讯股份有限公司 多通道预失真方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408902A (zh) * 2008-10-06 2009-04-15 南京大学 基于fpga和usb总线的高速数据采集与传输方法
CN103379066A (zh) * 2012-04-25 2013-10-30 中兴通讯股份有限公司 基站和基于该基站进行预失真处理的方法
CN103685110A (zh) * 2013-12-17 2014-03-26 京信通信系统（中国）有限公司 一种预失真处理的方法、系统及预失真系数运算器

Also Published As

Publication number Publication date
CN106470017A (zh) 2017-03-01
WO2017028515A1 (zh) 2017-02-23

Similar Documents

Publication Publication Date Title
WO2016206563A1 (zh) 一种dpd系统
CN103227623A (zh) 可变步长的lms自适应滤波算法及滤波器
US20220253668A1 (en) Data processing method and device, storage medium and electronic device
US9754063B2 (en) Reducing dynamic clock skew and/or slew in an electronic circuit
CN110020727B (zh) 一种基于mpi多进程的单量子逻辑门实现方法
CN103841210B (zh) 可调节主备系数据同步方法
CN106470017B (zh) 一种预失真系数处理方法和装置
CN104348479A (zh) 现场可编程逻辑门阵列芯片布局优化方法
CN113779499A (zh) 一种基于高层次综合工具的快速傅里叶算法优化方法及系统
CN105824934A (zh) 查找分布式etl中慢节点的方法和装置
CN106796505A (zh) 指令执行的方法及处理器
Özgül et al. Software-programmable digital pre-distortion on the Zynq SoC
CN103941674B (zh) 一种多通道管控工艺流程的设计方法
CN103888394A (zh) 数字预失真处理方法和装置
US10566998B2 (en) Data conversion apparatus
US9275758B2 (en) Error detection circuit and semiconductor integrated circuit using the same
US9430421B2 (en) Interrupt signal arbitration
Li et al. Design and implementation of a GPU-based digital predistortion linearizer for RF power amplifiers
CN102158225B (zh) 混频方法及数字控制震荡器
CN110856195A (zh) 射频组件的配置系统及方法
CN104639606A (zh) 一种差异化对比分块的优化方法
CN103957064A (zh) 用于短波信道模拟的方法、装置和处理器
US9847776B2 (en) Multi-rate clock buffer
CN106033231B (zh) 一种信息处理方法、时钟分频装置及信息处理系统
CN113127695B (zh) 一种查找表lut的更新方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant