CN106452059A - 一种驱动电路和电荷泵电路 - Google Patents
一种驱动电路和电荷泵电路 Download PDFInfo
- Publication number
- CN106452059A CN106452059A CN201610877896.0A CN201610877896A CN106452059A CN 106452059 A CN106452059 A CN 106452059A CN 201610877896 A CN201610877896 A CN 201610877896A CN 106452059 A CN106452059 A CN 106452059A
- Authority
- CN
- China
- Prior art keywords
- control signal
- pmos
- nmos tube
- drain terminal
- generation module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 81
- 230000007704 transition Effects 0.000 claims description 47
- 230000005611 electricity Effects 0.000 claims description 14
- 210000001367 artery Anatomy 0.000 claims description 4
- 210000003462 vein Anatomy 0.000 claims description 4
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 16
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 16
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 16
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 16
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 14
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000002699 waste material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 4
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 4
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提供了一种驱动电路和电荷泵电路，驱动电路包括：控制信号产生模块，用于产生相同周期的第一控制信号、第二控制信号和第三控制信号；驱动信号产生模块，与控制信号产生模块相连，第一控制信号、第二控制信号和第三控制信号控制驱动信号产生模块产生驱动脉冲信号；当第一控制信号从低电平跳变为高电平后，第二控制信号先从高电平跳变为低电平，第三控制信号再从低电平跳变为高电平，以及当第三控制信号从高电平跳变为低电平后，第二控制信号先从低电平跳变为高电平，第一控制信号再从高电平跳变为低电平。本发明的驱动电路不会产生导通电流，且当驱动电荷泵时，可以提高电荷泵的有效电荷传输时间。
Description
技术领域
本发明涉及电路技术领域，特别是涉及一种驱动电路和一种电荷泵电路。
背景技术
现有技术中，电荷泵的驱动电路中输出级驱动电路的尺寸最大，大部分功耗被该输出级驱动电路消耗。参照图1，该输出级驱动电路包括一PMOS管P1’和一NMOS管N1’，PMOS管P1’和NMOS管N1’通过同一控制信号例如图2中信号CLK1’或信号CLK2’驱动，其中，当PMOS管P1’和NMOS管N1’通过信号CLK1’驱动时，输出信号为CLKa’，当PMOS管P1’和NMOS管N1’通过信号CLK2’驱动时，输出信号为CLKb’。
现有技术中输出级驱动电路存在以下缺陷：在信号CLK1’或信号CLK2’翻转的过程中，PMOS管P1’和NMOS管N1’中存在同时开启而出现短暂导通电流的现象，该导通电流在浪费电流的同时，还增加了翻转过程中驱动电路的峰值电流，对电源系统冲击较大。
发明内容
鉴于上述问题，本发明实施例的目的在于提供一种驱动电路和一种电荷泵电路，以解决现有技术中输出级驱动电路在信号CLK1’或信号CLK2’翻转的过程中，PMOS管和NMOS管中存在短暂导通电流的问题。
为了解决上述问题，本发明实施例公开了一种驱动电路，包括：控制信号产生模块，所述控制信号产生模块用于产生相同周期的第一控制信号、第二控制信号和第三控制信号；驱动信号产生模块，所述驱动信号产生模块与所述控制信号产生模块相连，所述第一控制信号、所述第二控制信号和所述第三控制信号控制所述驱动信号产生模块产生驱动脉冲信号；其中，当所述第一控制信号从低电平跳变为高电平后，所述第二控制信号先从高电平跳变为低电平，所述第三控制信号再从低电平跳变为高电平，以及当所述第三控制信号从高电平跳变为低电平后，所述第二控制信号先从低电平跳变为高电平，所述第一控制信号再从高电平跳变为低电平。
可选地，所述驱动信号产生模块包括：第一PMOS管，所述第一PMOS管的源端与预设电源相连，所述第一PMOS管的栅端接收所述第一控制信号；第二PMOS管，所述第二PMOS管的源端与所述预设电源相连，所述第二PMOS管的栅端接收所述第二控制信号；第一NMOS管，所述第一NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第一NMOS管的栅端接收所述第三控制信号，所述第一NMOS管的源端接地；第二NMOS管，所述第二NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第二NMOS管的栅端接收所述第二控制信号，所述第二NMOS管的源端接地，所述第一NMOS管的漏端、所述第二NMOS管的漏端、所述第一PMOS管的漏端和所述第二PMOS管的漏端之间具有节点，所述节点作为所述驱动电路的输出端。
本发明实施例的驱动电路包括以下优点：通过控制信号产生模块产生相同周期的第一控制信号、第二控制信号和第三控制信号，第一控制信号、第二控制信号和第三控制信号具有如下特点：当第一控制信号从低电平跳变为高电平后，第二控制信号先从高电平跳变为低电平，第三控制信号再从低电平跳变为高电平，以及当第三控制信号从高电平跳变为低电平后，第二控制信号先从低电平跳变为高电平，第一控制信号再从高电平跳变为低电平。这样，在第一控制信号和第三控制信号跳变时，不仅可以确保驱动信号产生模块不会产生导通电流，避免了浪费电流，增大了电流效率，降低了驱动电路的峰值电流和功耗，有效减小了对电源系统的冲击，同时当驱动脉冲信号驱动电荷泵时，可以将电荷泵的有效电荷传输时间提高为第二控制信号的半个时钟周期，便于减小各控制信号的时钟周期，提高电荷泵能力。
为了解决上述问题，本发明实施例还公开了一种电荷泵电路，包括第一驱动电路、第二驱动电路和电荷泵，其中，所述第一驱动电路包括：第一控制信号产生模块，所述第一控制信号产生模块用于产生相同周期的第一控制信号、第二控制信号和第三控制信号；第一驱动信号产生模块，所述第一驱动信号产生模块与所述第一控制信号产生模块相连，所述第一控制信号、所述第二控制信号和所述第三控制信号控制所述第一驱动信号产生模块产生第一驱动脉冲信号；其中，当所述第一控制信号从低电平跳变为高电平后，所述第二控制信号先从高电平跳变为低电平，所述第三控制信号再从低电平跳变为高电平，以及当所述第三控制信号从高电平跳变为低电平后，所述第二控制信号先从低电平跳变为高电平，所述第一控制信号再从高电平跳变为低电平；所述第二驱动电路包括：第二控制信号产生模块，所述第二控制信号产生模块用于产生相同周期的第四控制信号、第五控制信号和第六控制信号；第二驱动信号产生模块，所述第二驱动信号产生模块与所述第二控制信号产生模块相连，所述第四控制信号、所述第五控制信号和所述第六控制信号控制所述第二驱动信号产生模块产生第二驱动脉冲信号；其中，当所述第四控制信号从低电平跳变为高电平后，所述第五控制信号先从高电平跳变为低电平，所述第六控制信号再从低电平跳变为高电平，以及当所述第六控制信号从高电平跳变为低电平后，所述第五控制信号先从低电平跳变为高电平，所述第四控制信号再从高电平跳变为低电平；所述电荷泵分别与所述第一驱动电路和所述第二驱动电路相连，所述第一驱动脉冲信号和所述第二驱动脉冲信号驱动所述电荷泵。
可选地，所述第一驱动信号产生模块包括：第一PMOS管，所述第一PMOS管的源端与预设电源相连，所述第一PMOS管的栅端接收所述第一控制信号；第二PMOS管，所述第二PMOS管的源端与所述预设电源相连，所述第二PMOS管的栅端接收所述第二控制信号；第一NMOS管，所述第一NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第一NMOS管的栅端接收所述第三控制信号，所述第一NMOS管的源端接地；第二NMOS管，所述第二NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第二NMOS管的栅端接收所述第二控制信号，所述第二NMOS管的源端接地，所述第一NMOS管的漏端、所述第二NMOS管的漏端、所述第一PMOS管的漏端和所述第二PMOS管的漏端之间具有第一节点，所述第一节点作为所述第一驱动电路的输出端。
可选地，所述第二驱动信号产生模块包括：第三PMOS管，所述第三PMOS管的源端与预设电源相连，所述第三PMOS管的栅端接收所述第四控制信号；第四PMOS管，所述第四PMOS管的源端与所述预设电源相连，所述第四PMOS管的栅端接收所述第五控制信号；第三NMOS管，所述第三NMOS管的漏端分别与所述第三PMOS管的漏端和所述第四PMOS管的漏端相连，所述第三NMOS管的栅端接收所述第六控制信号，所述第三NMOS管的源端接地；第四NMOS管，所述第四NMOS管的漏端分别与所述第三PMOS管的漏端和所述第四PMOS管的漏端相连，所述第四NMOS管的栅端接收所述第五控制信号，所述第四NMOS管的源端接地，所述第三NMOS管的漏端、所述第四NMOS管的漏端、所述第三PMOS管的漏端和所述第四PMOS管的漏端之间具有第二节点，所述第二节点作为所述第二驱动电路的输出端。
本发明实施例的电荷泵电路包括以下优点：通过第一控制信号产生模块产生相同周期的第一控制信号、第二控制信号和第三控制信号，第一控制信号、第二控制信号和第三控制信号具有如下特点：当第一控制信号从低电平跳变为高电平后，第二控制信号先从高电平跳变为低电平，第三控制信号再从低电平跳变为高电平，以及当第三控制信号从高电平跳变为低电平后，第二控制信号先从低电平跳变为高电平，第一控制信号再从高电平跳变为低电平，并通过第一控制信号、第二控制信号和第三控制信号控制第一驱动信号产生模块产生第一驱动脉冲信号，同时通过第二控制信号产生模块产生相同周期的第四控制信号、第五控制信号和第六控制信号，第四控制信号、第五控制信号和第六控制信号具有如下特点：当第四控制信号从低电平跳变为高电平后，第五控制信号先从高电平跳变为低电平，第六控制信号再从低电平跳变为高电平，以及当第六控制信号从高电平跳变为低电平后，第五控制信号先从低电平跳变为高电平，第四控制信号再从高电平跳变为低电平，并通过第四控制信号、第五控制信号和第六控制信号控制第二驱动信号产生模块产生第二驱动脉冲信号。这样，在实现驱动电荷泵的过程中，第一控制信号和第三控制信号跳变时，确保第一驱动信号产生模块不会产生导通电流，以及在第四控制信号和第六控制信号时，确保第二驱动信号产生模块不会产生导通电流，不仅避免了浪费电流，增大了电流效率，降低了各驱动电路的峰值电流和功耗，有效减小了对电源系统的冲击，同时将电荷泵的有效电荷传输时间提高为第二控制信号或第五控制信号的半个时钟周期，便于减小各控制信号的时钟周期，提高电荷泵能力。
附图说明
图1是现有技术中电荷泵的驱动电路中输出级驱动电路的结构示意图；
图2是现有技术中电荷泵的驱动电路中输出级驱动电路的信号示意图；
图3是本发明的一种驱动电路实施例的结构框图；
图4是本发明的一种驱动电路实施例的结构示意图；
图5是本发明的一种驱动电路实施例的信号示意图；
图6是本发明的一种电荷泵电路实施例的结构框图；
图7是本发明的一种电荷泵电路实施例中电荷泵的结构示意图；
图8是本发明的一种电荷泵电路实施例中第一驱动信号产生模块的结构示意图；
图9是本发明的一种电荷泵电路实施例中第二驱动信号产生模块的结构示意图；
图10是本发明的一种电荷泵电路实施例的信号示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图3，示出了本发明的一种驱动电路实施例的结构框图，具体可以包括：控制信号产生模块1，控制信号产生模块1用于产生相同周期的第一控制信号CLK1、第二控制信号CLK2和第三控制信号CLK3；驱动信号产生模块2，驱动信号产生模块2与控制信号产生模块1相连，第一控制信号CLK1、第二控制信号CLK2和第三控制信号CLK3控制驱动信号产生模块2产生驱动脉冲信号CLKa；其中，当第一控制信号CLK1从低电平跳变为高电平后，第二控制信号CLK2先从高电平跳变为低电平，第三控制信号CLK3再从低电平跳变为高电平，以及当第三控制信号CLK3从高电平跳变为低电平后，第二控制信号CLK2先从低电平跳变为高电平，第一控制信号CLK1再从高电平跳变为低电平。
需要说明的是，当没有第二控制信号CLK2，仅通过第一控制信号CLK1和第三控制信号CLK3控制驱动信号产生模块2产生驱动脉冲信号CLKa驱动电荷泵时，电荷泵的有效电荷传输时间为第三控制信号CLK3处于高电平的时间t0。而当通过第一控制信号CLK1、第二控制信号CLK2和第三控制信号CLK3控制驱动信号产生模块2产生驱动脉冲信号CLKa驱动电荷泵时，电荷泵的有效电荷传输时间为第二控制信号CLK2的半个时钟周期T/2。由于第二控制信号CLK2的半个时钟周期T/2大于第三控制信号CLK3处于高电平的时间t0，因此，本发明实施例可以提高电荷泵的有效电荷传输时间，便于减小各控制信号的时钟周期，提高电荷泵能力。
由于当第一控制信号CLK1从低电平跳变为高电平后，第三控制信号CLK3从低电平跳变为高电平，以及当第三控制信号CLK3从高电平跳变为低电平后，第一控制信号CLK1从高电平跳变为低电平。这样，在第一控制信号CLK1和第三控制信号CLK3跳变时，可以确保驱动信号产生模块2不会产生导通电流，避免了浪费电流，增大了电流效率，降低了驱动电路的峰值电流和功耗，有效减小了对电源系统的冲击。
可选地，第一控制信号CLK1、第二控制信号CLK2和第三控制信号CLK3的摆幅可以相等或不相等。
可选地，参照图4，驱动信号产生模块2可以包括：第一PMOS管P1，第一PMOS管P1的源端与预设电源V1相连，第一PMOS管P1的栅端接收第一控制信号CLK1；第二PMOS管P2，第二PMOS管P2的源端与预设电源V1相连，第二PMOS管P2的栅端接收第二控制信号CLK2；第一NMOS管N1，第一NMOS管N1的漏端分别与第一PMOS管P1的漏端和第二PMOS管P2的漏端相连，第一NMOS管N1的栅端接收第三控制信号CLK3，第一NMOS管N1的源端接地；第二NMOS管N2，第二NMOS管N2的漏端分别与第一PMOS管P1的漏端和第二PMOS管P2的漏端相连，第二NMOS管N2的栅端接收第二控制信号CLK2，第二NMOS管N2的源端接地，第一NMOS管N1的漏端、第二NMOS管N2的漏端、第一PMOS管P1的漏端和第二PMOS管P2的漏端之间具有节点J，节点J作为驱动电路的输出端。在本发明的一个实施例中，第一控制信号CLK1、第二控制信号CLK2、第三控制信号CLK3和驱动脉冲信号CLKa如图5所示。
实际应用中，可以根据应用需求对第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2的尺寸进行调节。
本发明实施例的驱动电路包括以下优点：通过控制信号产生模块产生相同周期的第一控制信号、第二控制信号和第三控制信号，第一控制信号、第二控制信号和第三控制信号具有如下特点：当第一控制信号从低电平跳变为高电平后，第二控制信号先从高电平跳变为低电平，第三控制信号再从低电平跳变为高电平，以及当第三控制信号从高电平跳变为低电平后，第二控制信号先从低电平跳变为高电平，第一控制信号再从高电平跳变为低电平。这样，在第一控制信号和第三控制信号跳变时，不仅可以确保驱动信号产生模块不会产生导通电流，避免了浪费电流，增大了电流效率，降低了驱动电路的峰值电流和功耗，有效减小了对电源系统的冲击，同时当驱动脉冲信号驱动电荷泵时，可以将电荷泵的有效电荷传输时间提高为第二控制信号的半个时钟周期，便于减小各控制信号的时钟周期，提高电荷泵能力。
参照图6，示出了本发明的一种电荷泵电路实施例的结构框图，具体可以包括第一驱动电路10、第二驱动电路20和电荷泵30。其中，第一驱动电路10包括：第一控制信号产生模块11，第一控制信号产生模块11用于产生相同周期的第一控制信号CLK10、第二控制信号CLK20和第三控制信号CLK30；第一驱动信号产生模块12，第一驱动信号产生模块12与第一控制信号产生模块11相连，第一控制信号CLK10、第二控制信号CLK20和第三控制信号CLK30控制第一驱动信号产生模块12产生第一驱动脉冲信号CLKb；其中，当第一控制信号CLK10从低电平跳变为高电平后，第二控制信号CLK20先从高电平跳变为低电平，第三控制信号CLK30再从低电平跳变为高电平，以及当第三控制信号CLK30从高电平跳变为低电平后，第二控制信号CLK20先从低电平跳变为高电平，第一控制信号CLK10再从高电平跳变为低电平；第二驱动电路20包括：第二控制信号产生模块21，第二控制信号产生模块21用于产生相同周期的第四控制信号CLK40、第五控制信号CLK50和第六控制信号CLK60；第二驱动信号产生模块22，第二驱动信号产生模块22与第二控制信号产生模块21相连，第四控制信号CLK40、第五控制信号CLK50和第六控制信号CLK60控制第二驱动信号产生模块22产生第二驱动脉冲信号CLKc；其中，当第四控制信号CLK40从低电平跳变为高电平后，第五控制信号CLK50先从高电平跳变为低电平，第六控制信号CLK60再从低电平跳变为高电平，以及当第六控制信号CLK60从高电平跳变为低电平后，第五控制信号CLK50先从低电平跳变为高电平，第四控制信号CLK40再从高电平跳变为低电平；电荷泵30分别与第一驱动电路10和第二驱动电路20相连，第一驱动脉冲信号CLKb和第二驱动脉冲信号CLKc驱动电荷泵30。
需要说明的是，当没有第二控制信号CLK20，仅通过第一控制信号CLK10和第三控制信号CLK30控制第一驱动信号产生模块12产生第一驱动脉冲信号CLKb驱动电荷泵，和没有第五控制信号CLK50，仅通过第四控制信号CLK40和第六控制信号CLK60控制第二驱动信号产生模块22产生第二驱动脉冲信号CLKc驱动电荷泵时，电荷泵的有效电荷传输时间为第三控制信号CLK30或第六控制信号CLK60处于高电平的时间。
而当通过第一控制信号CLK10、第二控制信号CLK20和第三控制信号CLK30控制第一驱动信号产生模块12产生第一驱动脉冲信号CLKb驱动电荷泵，和通过第四控制信号CLK40、第五控制信号CLK50和第六控制信号CLK60控制第二驱动信号产生模块22产生第二驱动脉冲信号CLKc驱动电荷泵时，电荷泵的有效电荷传输时间为第二控制信号CLK20或第五控制信号CLK50的半个时钟周期T10/2。其中，第二控制信号CLK20的半个时钟周期T10/2大于第三控制信号CLK30处于高电平的时间，第五控制信号CLK50的半个时钟周期T10/2大于第六控制信号CLK60处于高电平的时间。因此，本发明实施例可以提高电荷泵的有效电荷传输时间，便于减小各控制信号的时钟周期，提高电荷泵30的能力。
由于当第一控制信号CLK10从低电平跳变为高电平后，第三控制信号CLK30从低电平跳变为高电平，以及当第三控制信号CLK30从高电平跳变为低电平后，第一控制信号CLK10从高电平跳变为低电平。这样，在第一控制信号CLK10和第三控制信号CLK30跳变时，可以确保第一驱动信号产生模块12不会产生导通电流。另外，当第四控制信号CLK40从低电平跳变为高电平后，第六控制信号CLK60从低电平跳变为高电平，以及当第六控制信号CLK60从高电平跳变为低电平后，第四控制信号CLK40从高电平跳变为低电平。这样，在第四控制信号CLK40和第六控制信号CLK60跳变时，可以确保第二驱动信号产生模块22不会产生导通电流。以上改进避免了浪费电流，增大了电流效率，降低了各驱动电路的峰值电流和功耗，有效减小了对电源系统的冲击。
本发明实施例中，电荷泵30可以为任意结构的电荷泵，例如电荷泵30可以为图7所示结构的串联的四级电荷泵，图7中电荷泵30包括二极管D0、二极管D1、二极管D2、二极管D3、电容C0、电容C1、电容C2和电容C3，其中，电容C0和电容C2接收第一驱动脉冲信号CLKb，电容C1和电容C3接收第二驱动脉冲信号CLKc。
可选地，第一控制信号CLK10、第二控制信号CLK20、第三控制信号CLK30、第四控制信号CLK40、第五控制信号CLK50和第六控制信号CLK60的摆幅可以相等或不相等。
可选地，参照图8，第一驱动信号产生模块12可以包括：第一PMOS管P10，第一PMOS管P10的源端与预设电源V10相连，第一PMOS管P10的栅端接收第一控制信号CLK10；第二PMOS管P20，第二PMOS管P20的源端与预设电源V10相连，第二PMOS管P20的栅端接收第二控制信号CLK20；第一NMOS管N10，第一NMOS管N10的漏端分别与第一PMOS管P10的漏端和第二PMOS管P20的漏端相连，第一NMOS管N10的栅端接收第三控制信号CLK30，第一NMOS管N10的源端接地；第二NMOS管N20，第二NMOS管N20的漏端分别与第一PMOS管P10的漏端和第二PMOS管P20的漏端相连，第二NMOS管N20的栅端接收第二控制信号CLK20，第二NMOS管N20的源端接地，第一NMOS管N10的漏端、第二NMOS管N20的漏端、第一PMOS管P10的漏端和第二PMOS管P20的漏端之间具有第一节点J1，第一节点J1作为第一驱动电路10的输出端。
实际应用中，可以根据应用需求对第一PMOS管P10、第二PMOS管P20、第一NMOS管N10、第二NMOS管N20的尺寸进行调节。
可选地，参照图9，第二驱动信号产生模块22可以包括：第三PMOS管P30，第三PMOS管P30的源端与预设电源V10相连，第三PMOS管P30的栅端接收第四控制信号CLK40；第四PMOS管P40，第四PMOS管P40的源端与预设电源V10相连，第四PMOS管P40的栅端接收第五控制信号CLK50；第三NMOS管N30，第三NMOS管N30的漏端分别与第三PMOS管P30的漏端和第四PMOS管P40的漏端相连，第三NMOS管N30的栅端接收第六控制信号CLK60，第三NMOS管N30的源端接地；第四NMOS管N40，第四NMOS管N40的漏端分别与第三PMOS管P30的漏端和第四PMOS管P40的漏端相连，第四NMOS管N40的栅端接收第五控制信号CLK50，第四NMOS管N40的源端接地，第三NMOS管N30的漏端、第四NMOS管N40的漏端、第三PMOS管P30的漏端和第四PMOS管P40的漏端之间具有第二节点J2，第二节点J2作为第二驱动电路20的输出端。
在本发明的一个实施例中，第一控制信号CLK10、第二控制信号CLK20、第三控制信号CLK30、第一驱动脉冲信号CLKb、第四控制信号CLK40、第五控制信号CLK50、第六控制信号CLK60和第二驱动脉冲信号CLKc如图10所示。
实际应用中，可以根据应用需求对第三PMOS管P30、第四PMOS管P40、第三NMOS管N30、第四NMOS管N40的尺寸进行调节。
本发明实施例的电荷泵电路包括以下优点：通过第一控制信号产生模块产生相同周期的第一控制信号、第二控制信号和第三控制信号，第一控制信号、第二控制信号和第三控制信号具有如下特点：当第一控制信号从低电平跳变为高电平后，第二控制信号先从高电平跳变为低电平，第三控制信号再从低电平跳变为高电平，以及当第三控制信号从高电平跳变为低电平后，第二控制信号先从低电平跳变为高电平，第一控制信号再从高电平跳变为低电平，并通过第一控制信号、第二控制信号和第三控制信号控制第一驱动信号产生模块产生第一驱动脉冲信号，同时通过第二控制信号产生模块产生相同周期的第四控制信号、第五控制信号和第六控制信号，第四控制信号、第五控制信号和第六控制信号具有如下特点：当第四控制信号从低电平跳变为高电平后，第五控制信号先从高电平跳变为低电平，第六控制信号再从低电平跳变为高电平，以及当第六控制信号从高电平跳变为低电平后，第五控制信号先从低电平跳变为高电平，第四控制信号再从高电平跳变为低电平，并通过第四控制信号、第五控制信号和第六控制信号控制第二驱动信号产生模块产生第二驱动脉冲信号。这样，在实现驱动电荷泵的过程中，第一控制信号、第二控制信号和第三控制信号跳变时，确保第一驱动信号产生模块不会产生导通电流，以及在第四控制信号、第五控制信号和第六控制信号时，确保第二驱动信号产生模块不会产生导通电流，不仅避免了浪费电流，增大了电流效率，降低了各驱动电路的峰值电流和功耗，有效减小了对电源系统的冲击，同时将电荷泵的有效电荷传输时间提高为第二控制信号或第五控制信号的半个时钟周期，便于减小各控制信号的时钟周期，提高电荷泵能力。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种驱动电路和一种电荷泵电路，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (5)
1.一种驱动电路，其特征在于，包括：
控制信号产生模块，所述控制信号产生模块用于产生相同周期的第一控制信号、第二控制信号和第三控制信号；
驱动信号产生模块，所述驱动信号产生模块与所述控制信号产生模块相连，所述第一控制信号、所述第二控制信号和所述第三控制信号控制所述驱动信号产生模块产生驱动脉冲信号；其中，当所述第一控制信号从低电平跳变为高电平后，所述第二控制信号先从高电平跳变为低电平，所述第三控制信号再从低电平跳变为高电平，以及当所述第三控制信号从高电平跳变为低电平后，所述第二控制信号先从低电平跳变为高电平，所述第一控制信号再从高电平跳变为低电平。
2.根据权利要求1所述的驱动电路，其特征在于，所述驱动信号产生模块包括：
第一PMOS管，所述第一PMOS管的源端与预设电源相连，所述第一PMOS管的栅端接收所述第一控制信号；
第二PMOS管，所述第二PMOS管的源端与所述预设电源相连，所述第二PMOS管的栅端接收所述第二控制信号；
第一NMOS管，所述第一NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第一NMOS管的栅端接收所述第三控制信号，所述第一NMOS管的源端接地；
第二NMOS管，所述第二NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第二NMOS管的栅端接收所述第二控制信号，所述第二NMOS管的源端接地，所述第一NMOS管的漏端、所述第二NMOS管的漏端、所述第一PMOS管的漏端和所述第二PMOS管的漏端之间具有节点，所述节点作为所述驱动电路的输出端。
3.一种电荷泵电路，其特征在于，包括第一驱动电路、第二驱动电路和电荷泵，其中，
所述第一驱动电路包括：
第一控制信号产生模块，所述第一控制信号产生模块用于产生相同周期的第一控制信号、第二控制信号和第三控制信号；
第一驱动信号产生模块，所述第一驱动信号产生模块与所述第一控制信号产生模块相连，所述第一控制信号、所述第二控制信号和所述第三控制信号控制所述第一驱动信号产生模块产生第一驱动脉冲信号；其中，当所述第一控制信号从低电平跳变为高电平后，所述第二控制信号先从高电平跳变为低电平，所述第三控制信号再从低电平跳变为高电平，以及当所述第三控制信号从高电平跳变为低电平后，所述第二控制信号先从低电平跳变为高电平，所述第一控制信号再从高电平跳变为低电平；
所述第二驱动电路包括：
第二控制信号产生模块，所述第二控制信号产生模块用于产生相同周期的第四控制信号、第五控制信号和第六控制信号；
第二驱动信号产生模块，所述第二驱动信号产生模块与所述第二控制信号产生模块相连，所述第四控制信号、所述第五控制信号和所述第六控制信号控制所述第二驱动信号产生模块产生第二驱动脉冲信号；其中，当所述第四控制信号从低电平跳变为高电平后，所述第五控制信号先从高电平跳变为低电平，所述第六控制信号再从低电平跳变为高电平，以及当所述第六控制信号从高电平跳变为低电平后，所述第五控制信号先从低电平跳变为高电平，所述第四控制信号再从高电平跳变为低电平；
所述电荷泵分别与所述第一驱动电路和所述第二驱动电路相连，所述第一驱动脉冲信号和所述第二驱动脉冲信号驱动所述电荷泵。
4.根据权利要求3所述的电荷泵电路，其特征在于，所述第一驱动信号产生模块包括：
第一PMOS管，所述第一PMOS管的源端与预设电源相连，所述第一PMOS管的栅端接收所述第一控制信号；
第二PMOS管，所述第二PMOS管的源端与所述预设电源相连，所述第二PMOS管的栅端接收所述第二控制信号；
第一NMOS管，所述第一NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第一NMOS管的栅端接收所述第三控制信号，所述第一NMOS管的源端接地；
第二NMOS管，所述第二NMOS管的漏端分别与所述第一PMOS管的漏端和所述第二PMOS管的漏端相连，所述第二NMOS管的栅端接收所述第二控制信号，所述第二NMOS管的源端接地，所述第一NMOS管的漏端、所述第二NMOS管的漏端、所述第一PMOS管的漏端和所述第二PMOS管的漏端之间具有第一节点，所述第一节点作为所述第一驱动电路的输出端。
5.根据权利要求3所述的电荷泵电路，其特征在于，所述第二驱动信号产生模块包括：
第三PMOS管，所述第三PMOS管的源端与预设电源相连，所述第三PMOS管的栅端接收所述第四控制信号；
第四PMOS管，所述第四PMOS管的源端与所述预设电源相连，所述第四PMOS管的栅端接收所述第五控制信号；
第三NMOS管，所述第三NMOS管的漏端分别与所述第三PMOS管的漏端和所述第四PMOS管的漏端相连，所述第三NMOS管的栅端接收所述第六控制信号，所述第三NMOS管的源端接地；
第四NMOS管，所述第四NMOS管的漏端分别与所述第三PMOS管的漏端和所述第四PMOS管的漏端相连，所述第四NMOS管的栅端接收所述第五控制信号，所述第四NMOS管的源端接地，所述第三NMOS管的漏端、所述第四NMOS管的漏端、所述第三PMOS管的漏端和所述第四PMOS管的漏端之间具有第二节点，所述第二节点作为所述第二驱动电路的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610877896.0A CN106452059B (zh) | 2016-09-30 | 2016-09-30 | 一种驱动电路和电荷泵电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610877896.0A CN106452059B (zh) | 2016-09-30 | 2016-09-30 | 一种驱动电路和电荷泵电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106452059A true CN106452059A (zh) | 2017-02-22 |
| CN106452059B CN106452059B (zh) | 2019-02-01 |
Family
ID=58172209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610877896.0A Active CN106452059B (zh) | 2016-09-30 | 2016-09-30 | 一种驱动电路和电荷泵电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106452059B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108233799A (zh) * | 2018-02-27 | 2018-06-29 | 上海灿瑞科技股份有限公司 | 一种控制直流马达输出稳定fg信号的电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060049866A1 (en) * | 2004-09-08 | 2006-03-09 | Toshimasa Namekawa | Semiconductor device |
| JP2006340497A (ja) * | 2005-06-01 | 2006-12-14 | Sharp Corp | 降圧回路および電子機器 |
| CN1972129A (zh) * | 2005-11-14 | 2007-05-30 | 三星电子株式会社 | 电荷泵电路及其方法 |
| US20110050328A1 (en) * | 2009-09-01 | 2011-03-03 | Aptus Power Semiconductor | Methods and Circuits for a Low Input Voltage Charge Pump |
| CN102629822A (zh) * | 2012-03-30 | 2012-08-08 | 格科微电子（上海）有限公司 | 电荷泵及液晶显示屏驱动芯片 |
| CN203942443U (zh) * | 2014-06-28 | 2014-11-12 | 嘉兴禾润电子科技有限公司 | 用于步进电机的电荷泵驱动电路系统 |
-
2016
- 2016-09-30 CN CN201610877896.0A patent/CN106452059B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060049866A1 (en) * | 2004-09-08 | 2006-03-09 | Toshimasa Namekawa | Semiconductor device |
| JP2006340497A (ja) * | 2005-06-01 | 2006-12-14 | Sharp Corp | 降圧回路および電子機器 |
| CN1972129A (zh) * | 2005-11-14 | 2007-05-30 | 三星电子株式会社 | 电荷泵电路及其方法 |
| US20110050328A1 (en) * | 2009-09-01 | 2011-03-03 | Aptus Power Semiconductor | Methods and Circuits for a Low Input Voltage Charge Pump |
| CN102629822A (zh) * | 2012-03-30 | 2012-08-08 | 格科微电子（上海）有限公司 | 电荷泵及液晶显示屏驱动芯片 |
| CN203942443U (zh) * | 2014-06-28 | 2014-11-12 | 嘉兴禾润电子科技有限公司 | 用于步进电机的电荷泵驱动电路系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108233799A (zh) * | 2018-02-27 | 2018-06-29 | 上海灿瑞科技股份有限公司 | 一种控制直流马达输出稳定fg信号的电路 |
| CN108233799B (zh) * | 2018-02-27 | 2024-02-09 | 上海灿瑞科技股份有限公司 | 一种控制直流马达输出稳定fg信号的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106452059B (zh) | 2019-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Li et al. | Development of rectangle-pulse Marx generator based on PFN | |
| CN101304247B (zh) | 多周期随机数字脉宽调制电路及方法 | |
| CN102545680B (zh) | 一种基于fpga驱动发生的级联型多电平变频器 | |
| CN106452059A (zh) | 一种驱动电路和电荷泵电路 | |
| CN107317471A (zh) | 一种适用于固态变压器启动的方法 | |
| CN101621288B (zh) | 一种pwm输出模式转化为pfm输出模式的电路 | |
| CN110045372A (zh) | 超宽带脉冲信号发射装置及超宽带脉冲雷达系统 | |
| CN206041784U (zh) | 触发晶闸管的脉冲调制电路 | |
| CN105391371A (zh) | 基于六个功率开关管的两相三电平逆变驱动电路 | |
| CN102437773A (zh) | 一种脉冲发生器 | |
| CN106452058A (zh) | 一种驱动电路和电荷泵电路 | |
| CN206727900U (zh) | 一种自激推挽式变换器 | |
| CN105529917A (zh) | 一种高效率快速电压发生电路 | |
| CN109175556A (zh) | 一种线切割机床控制装置 | |
| Reddy et al. | Advanced modulating techniques for multilevel inverters by using FPGA | |
| CN102263543A (zh) | 电荷泵时钟产生电路 | |
| CN103684032B (zh) | 一种复合脉冲发生电路 | |
| CN209545548U (zh) | 一种信号传输电路 | |
| CN206340329U (zh) | 一种集成于mcu中的低功耗高驱动lcd偏压驱动电路 | |
| CN203278775U (zh) | 一种可编程的非交叠时钟产生电路 | |
| CN105305790A (zh) | 自举电路控制方法和控制系统 | |
| CN110323960A (zh) | 伪随机编码磁性源脉冲发射机及其电流产生方法 | |
| CN206117489U (zh) | 一种数控与模拟混合驱动电路结构 | |
| CN205017223U (zh) | 四分之一周期稳流谐振型升压电路 | |
| CN216491144U (zh) | 一种对emi具有较强抑制能力的led驱动芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Address before: 12th Floor, Block A, Tiangong Building, Science and Technology University, No. 30 Xueyuan Road, Haidian District, Beijing, 100083 Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. |