CN106341948A - 一种pcb设计方法及pcb - Google Patents

Abstract

本发明提供了一种PCB设计方法及PCB，其中，方法包括：确定目标PCB中至少两个叠层与至少一个参考层的位置关系，每一个叠层的叠层厚度以及每一个叠层上的信号线的类型；根据所述位置关系以及每一个所述叠层分别对应的叠层厚度，确定当前叠层上的差分线对的走线规则；根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型，确定当前叠层上每一个差分线对中AC耦合电容的设计间距；根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。通过本发明的技术方案，可提高差分线对传输的信号的完整性。

Description

一种PCB设计方法及PCB

技术领域

本发明涉及PCB(Printed Circuit Board，印制电路板)技术领域，特别涉及一种PCB设计方法及PCB。

背景技术

随着PCB设计中高速化信号的设计需求逐渐增强，为了使高速信号有更强的抗干扰能力，通常采用差分走线的方式，利用差分线对来传输差分信号，差分信号中交流部分是有用的信号；因差分线对传输的两个差分信号中共模分量可能并不一样，即差分线对中两条信号线上分别对应的直流分量并不一样，需要在每一条信号线上分别设置一个AC耦合电容以去除其直流分量。

目前，由于AC耦合电容与信号线的连接处阻抗偏低，为了增大AC耦合电容连接处的阻抗值，通常需要针对AC耦合电容连接处对应的参考层平面进行挖空处理以使信号线以及其与AC耦合电容的连接处阻抗一致。

但是，在包括多个信号层的PCB中，多个信号层可能需要共用同一个参考层，在参考层进行挖空处理时，可能影响其他信号层中差分线对传输的信号的完整性。

发明内容

本发明实施例提供了一种PCB设计方法及PCB，可提高差分线对传输的信号的完整性。

第一方面，本发明提供了一种PCB设计方法，包括：

S1：确定目标PCB中至少两个叠层与至少一个参考层的位置关系，每一个所述叠层分别对应的叠层厚度以及每一个所述叠层上的信号线的类型；

S2：根据所述位置关系以及每一个所述叠层分别对应的叠层厚度，确定当前叠层上的差分线对的走线规则；

S3：根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型，确定当前叠层上每一个差分线对中AC耦合电容的设计间距；

S4：根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。

优选地，

所述确定当前叠层上的差分线对的走线规则，包括：

确定设置在当前叠层上的差分线对中信号线的走线宽度、走线厚度以及同一个差分线对中的两条信号线之间的走线间距。

优选地，

在当前叠层上的信号线的类型为带状线时，所述确定当前叠层上每一个差分线对中AC耦合电容设计间距，包括：

通过如下公式计算当前叠层中信号线的特征阻抗值：

$Z_1=\frac{60}{\sqrt{\mathrm{\ϵ}}}*ln\left(\frac{1.9H}{0.8W+T}\right)$

其中，Z₁表征信号线的特征阻抗；H表征当前叠层的厚度；W表征当前叠层上的每一个差分线对中信号线的走线宽度；T表征当前叠层上的每一个差分线对中信号线的走线厚度；ε表征当前叠层的介电常数；

通过如下公式计算当前叠层上每一个差分线对中AC耦合电容设计间距：

$S=\frac{H}{2.9}*ln\left(\frac{2Z_1-Z_d}{0.694Z_1}\right)$

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗。

优选地，

在当前叠层上的信号线的类型为微带线时，所述确定当前叠层上每一个差分线对中AC耦合电容的设计间距，包括：

通过如下公式计算当前叠层中信号线的特征阻抗值：

$Z_2=\frac{87}{\sqrt{\mathrm{\ϵ}+1.41}}*ln\left(\frac{5.98H}{0.8W+T}\right)$

其中，Z₂表征信号线的特征阻抗；H表征当前叠层的厚度；W表征当前叠层上的每一个差分线对中信号线的走线宽度；T表征当前叠层上的每一个差分线对中信号线的走线厚度；ε表征当前叠层的介电常数；

通过如下公式计算当前叠层上每一个差分线对中AC耦合电容的设计间距：

$S=\frac{H}{0.96}*ln\left(\frac{2Z_2-Z_d}{0.96Z_2}\right)$

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗。

第二方面，本发明实施例提供了一种PCB，包括：

至少两个叠层、至少一个参考层、至少一个差分线对以及至少一对AC耦合电容；其中，

所述至少两个叠层和所述至少一个参考层间隔设置；

所述至少一个差分线对分别根据设定的走线规则设置在所述至少两个叠层上；

所述至少一对AC耦合电容分别根据设定的设计间距设置在所述至少一个差分线对上。

优选地，

所述设定的走线规则包括：信号线的走线宽度、走线厚度以及同一个差分线对中的两条信号线之间的走线间距。

优选地，

所述信号线的类型包括带状线；

所述至少两个叠层上每一个差分线对中AC耦合电容的设计间距可通过如下公式确定：

$S=\frac{H}{2.9}*ln\left(\frac{2Z_1-Z_d}{0.694Z_1}\right)$

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗；Z₁表征当前差分线对中信号线的特征阻抗。

优选地，

所述信号线的类型包括微带线；

所述至少两个叠层上每一个差分线对中AC耦合电容的设计间距可通过如下公式确定：

$S=\frac{H}{0.96}*ln\left(\frac{2Z_2-Z_d}{0.96Z_2}\right)$

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗；Z₂表征当前差分线对中信号线的特征阻抗。

本发明实施例提供了一种PCB设计方法及PCB，在设计目标PCB的过程中，根据待设计的目标PCB中各个叠层与各个参考层的位置关系以及每一个叠层分别对应的叠层厚度，可确定每一个叠层上分别需要设置的差分线对的走线规则(比如，差分线对中信号线的走线宽度、走线间距以及走线厚度等)；相应的，即可根据差分线对中信号线的走线规则以及信号线类型，确定每一个差分线对上分别需要设置的一对AC耦合电容之间的间距，进而设计出目标PCB板；如此，不再需要对AC耦合电容处对应的参考层进行挖空处理，即可使设计出目标PCB中，目标PCB各个叠层上的铲分线对中，当前差分线对内的每一条信号线与对应的AC耦合电容的连接处的阻抗具备一致性，且各个叠层中差分线对分别传输的信号不会相互干扰，可提高差分线对传输的信号的完整性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的一种差分线对的设计方法的流程图；

图2是本发明一实施例提供的另一种差分线对的设计方法的流程图；

图3是本发明一实施例提供的一种PCB的结构示意图。。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种PCB设计方法，包括：

S1：确定目标PCB中至少两个叠层与至少一个参考层的位置关系，每一个所述叠层分别对应的叠层厚度以及每一个所述叠层上的信号线的类型；

S2：根据所述位置关系以及每一个所述叠层分别对应的叠层厚度，确定当前叠层上的差分线对的走线规则；

S3：根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型，确定当前叠层上每一个差分线对中AC耦合电容的设计间距；

S4：根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。

本发明上述实施例中，在设计目标PCB的过程中，根据待设计的目标PCB中各个叠层与各个参考层的位置关系以及每一个叠层分别对应的叠层厚度，可确定每一个叠层上分别需要设置的差分线对的走线规则(比如，差分线对中信号线的走线宽度、走线间距以及走线厚度等)；相应的，即可根据差分线对中信号线的走线规则以及信号线类型，确定每一个差分线对上分别需要设置的一对AC耦合电容之间的间距，进而设计出目标PCB板；如此，不再需要对AC耦合电容处对应的参考层进行挖空处理，即可使设计出目标PCB中，目标PCB各个叠层上的铲分线对中，当前差分线对内的每一条信号线与对应的AC耦合电容的连接处的阻抗具备一致性，且各个叠层中差分线对分别传输的信号不会相互干扰，可提高差分线对传输的信号的完整性。

具体地，本发明一个优选实施例中，所述确定当前叠层上的差分线对的走线规则，包括：

确定设置在当前叠层上的差分线对中信号线的走线宽度、走线厚度以及同一个差分线对中的两条信号线之间的走线间距。

本发明上述实施例中，在确定需要设置在当前叠层上的每一个差分线对中信号线的类型之后，还可以根据当前叠层的厚度，结合实际业务需求确定需要设置在当前叠层上的差分线对中信号线的走线宽度、走线厚度以及同一个差分线对中的两条信号线之间的走线间距；相应的，即可根据需要设置在当前叠层上的信号线的类型、信号线的走线宽度、走线厚度以及当前叠层的厚度(即设置在当前叠层的信号线到与当前叠层相对应的参考层的距离)，确定出设置在当前叠层上的信号线的类型。

具体地，本发明一个优选实施例中，在当前叠层上的信号线的类型为带状线时，所述确定当前叠层上每一个差分线对中AC耦合电容设计间距，包括：

通过如下公式计算当前叠层中信号线的特征阻抗值：

$Z_1=\frac{60}{\sqrt{\mathrm{\ϵ}}}*ln\left(\frac{1.9H}{0.8W+T}\right)$

其中，Z₁表征信号线的特征阻抗；H表征当前叠层的厚度；W表征当前叠层上的每一个差分线对中信号线的走线宽度；T表征当前叠层上的每一个差分线对中信号线的走线厚度；ε表征当前叠层的介电常数；

通过如下公式计算当前叠层上每一个差分线对中AC耦合电容设计间距：

$S=\frac{H}{2.9}*ln\left(\frac{2Z_1-Z_d}{0.694Z_1}\right)$

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗。

相应的，本发明一个优选实施例中，在当前叠层上的信号线的类型为微带线时，所述确定当前叠层上每一个差分线对中AC耦合电容的设计间距，包括：

通过如下公式计算当前叠层中信号线的特征阻抗值：

$Z_2=\frac{87}{\sqrt{\mathrm{\ϵ}+1.41}}*ln\left(\frac{5.98H}{0.8W+T}\right)$

其中，Z₂表征信号线的特征阻抗；H表征当前叠层的厚度；W表征当前叠层上的每一个差分线对中信号线的走线宽度；T表征当前叠层上的每一个差分线对中信号线的走线厚度；ε表征当前叠层的介电常数；

通过如下公式计算当前叠层上每一个差分线对中AC耦合电容的设计间距：

$S=\frac{H}{0.96}*ln\left(\frac{2Z_2-Z_d}{0.96Z_2}\right)$

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗。

如图2所示，本发明实施例提供了一种PCB设计方法，以设置包括两个叠层和一个参考层的目标PCB为例，可以包括如下各个步骤：

步骤201，确定待设计的目标PCB中叠层A和叠层B与参考层C之间的位置关系。

本发明实施例中，仅以设计包括两个叠层和一个参考层的目标PCB为例，参考层C应位于叠层A和叠层B之间，即叠层A和叠层B共用一个参考层C；应当理解的是，目标PCB也可以包括多个叠层和多个参考层，多个参考层和多个叠层可以呈间隔设置，相邻两个叠层可以共用一个参考层，也可以是多个叠层与多个参考层一一对应。

步骤202，确定叠层A和叠层B分别对应的叠层厚度以及叠层A和叠层B上需要设置的差分线对中，信号线的类型。

本发明实施例中，每一个A和叠层B分别对应的叠层厚度，即设置在叠层A上的信号线到参考层C之间的距离，以及设置在叠层B上的信号线到参考层C之间的距离；差分线对中信号线的类型可以包括带状线和微带线，本发明实施例中以设置在叠层A上的信号线的类型是带状线，设置在叠层B上的信号线的类型是微带线为例。

步骤203，根据叠层A、叠层B与参考层C之间的位置关系以及叠层A和叠层B分别对应的叠层厚度，确定叠层A和叠层B上分别对应的差分线对的走线规则。

本发明实施例中，可结合实际业务需求以及叠层A、叠层B与参考层C之间的位置关系、叠层A和叠层B分别对应的叠层厚度合理设置叠层A和叠层B上分别对应的差分线对的走线规则；走线规则包括信号线的走线宽度、走线高度以及同一个差分线对中两条信号线之间的走线间距。

步骤204，计算叠层A和叠层B上的差分线对中信号线的特征阻抗。

步骤204中，可通过如下公式计算叠层A上的差分线对中信号线的特征阻抗Z_a：

$Z_a=\frac{60}{\sqrt{{\mathrm{\ϵ}}_a}}*ln\left(\frac{1.9H_a}{0.8W_a+T_a}\right)$

其中，Z_a表征信号线的特征阻抗；H_a表征叠层A的厚度；W_a表征叠层A上的每一个差分线对中信号线的走线宽度；T_a表征叠层A上的每一个差分线对中信号线的走线厚度；ε_a表征叠层A的介电常数；

可通过如下公式计算叠层B上的差分线对中信号线的特征阻抗Z₂：

$Z_b=\frac{87}{\sqrt{{\mathrm{\ϵ}}_b+1.41}}*ln\left(\frac{5.98H_b}{0.8W_b+T_b}\right)$

其中，Z_b表征信号线的特征阻抗；H_b表征叠层B的厚度；W_b表征叠层B上的每一个差分线对中信号线的走线宽度；T_b表征叠层B上的每一个差分线对中信号线的走线厚度；ε_b表征叠层B的介电常数。

步骤205，分别计算叠层A和叠层B上的每一个差分线对中AC耦合电容的设计间距。

步骤205中，可通过如下公式计算叠层A上的每一个差分线对中AC耦合电容的设计间距：

$S_a=\frac{H_a}{2.9}*ln\left(\frac{2Z_a-Z_d}{0.694Z_a}\right)$

其中，S_a表征一个差分对中的两个AC耦合电容的设计间距；Z_d表征AC耦合电容的特征阻抗；

可通过如下公式计算叠层B上的每一个差分线对中AV耦合电容的设计间距：

$S_b=\frac{H_b}{0.96}*ln\left(\frac{2Z_b-Z_d}{0.96Z_b}\right)$

其中，S_b表征一个差分对中的两个AC耦合电容的设计间距；Z_d表征AC耦合电容的特征阻抗。

步骤206，根据叠层A、叠层B与参考层C的位置关系、叠层A和叠层B分别对应的叠层厚度、叠层A上差分线对的走线规则、叠层B上差分线对的走线规则、叠层A上和叠层B上的差分线对中信号线的类型、叠层A上的每一个差分线对中AC耦合电容的设计间距以及叠层B上的每一个差分线对中AC耦合电容的设计间距设计目标PCB。

如图3所示，本发明实施例提供了一种PCB，包括：

至少两个叠层301、至少一个参考层302、至少一个差分线对303以及至少一对AC耦合电容304；其中，

所述至少两个叠层301和所述至少一个参考层302间隔设置；

所述至少一个差分线对303分别根据设定的走线规则设置在所述至少两个叠层301上；

所述至少一对AC耦合电容304分别根据设定的设计间距设置在所述至少一个差分线对303上。

本发明上述实施例中，至少一对AC耦合电容分别根据设定的设计间距设置在至少一个差分线对上，使得AC耦合电容在能够滤除信号线上的直流分量的前提下，不必针对各个叠层分别对应的参考层进行挖空处理，避免在相邻两个叠层共用一个参考层时，因参考层被挖空而导致相邻两个叠层中差分线对传输的信号相互干扰，可提高差分信号传输的信号的完整性。

举例来说，本发明实施例提供了一种PCB，可以包括：叠层A、叠层B和参考层C；其中，叠层A和叠层B上分别设置有差分线对；每一个差分线对中的两条信号线上分别设置有对应AC耦合电容；叠层A上的差分线对中信号线的类型可以为带状线；叠层B上的差分线对中信号线的类型可以为微带线；设置在一个差分线对中的两个AC耦合电容之间的间距可以大于当前差分线对中两条信号线的走线间距。

本发明一个优选实施例中，所述设定的走线规则包括：信号线的走线宽度、走线厚度以及同一个差分线对303中的两条信号线之间的走线间距。

本发明一个优选实施例中，所述信号线的类型包括带状线；

所述至少两个叠层301上每一个差分线对303中AC耦合电容的设计间距可通过如下公式确定：

$S=\frac{H}{2.9}*ln\left(\frac{2Z_1-Z_d}{0.694Z_1}\right)$

其中，S表征当前差分对303中AC耦合电容的设计间距；H表征当前叠层301的厚度；Z_d表征AC耦合电容的特征阻抗；Z₁表征当前差分线对303中信号线的特征阻抗。

本发明一个优选实施例中，所述信号线的类型包括微带线；

所述至少两个叠层301上每一个差分线对中AC耦合电容的设计间距可通过如下公式确定：

$S=\frac{H}{0.96}*ln\left(\frac{2Z_2-Z_d}{0.96Z_2}\right)$

其中，S表征当前差分对303中AC耦合电容的设计间距；H表征当前叠层301的厚度；Z_d表征AC耦合电容的特征阻抗；Z₂表征当前差分线对303中信号线的特征阻抗。

本发明各个实施例至少具有如下有益效果：

1、本发明一实施例中，在设计目标PCB的过程中，根据待设计的目标PCB中各个叠层与各个参考层的位置关系以及每一个叠层分别对应的叠层厚度，可确定每一个叠层上分别需要设置的差分线对的走线规则(比如，差分线对中信号线的走线宽度、走线间距以及走线厚度等)；相应的，即可根据差分线对中信号线的走线规则以及信号线类型，确定每一个差分线对上分别需要设置的一对AC耦合电容之间的间距，进而设计出目标PCB板；如此，不再需要对AC耦合电容处对应的参考层进行挖空处理，即可使设计出目标PCB中，目标PCB各个叠层上的铲分线对中，当前差分线对内的每一条信号线与对应的AC耦合电容的连接处的阻抗具备一致性，且各个叠层中差分线对分别传输的信号不会相互干扰，可提高差分线对传输的信号的完整性。

2、本发明一实施例提供的PCB中，设置在当前叠层上的一个差分线对上的一对AC耦合电容之间的间距大于当前差分线对中两条信号线的走线间距，使得当前差分线对中的两条信号线分别与对应的AC耦合电容的连接处的阻抗具备一致性，在提高当前差分线对传输的信号的完整性的前提下，不必针对AC耦合电容与信号线连接处对应在参考层上的区域进行挖空处理，避免影响与当前叠层共用同一个参考层的其他叠层上的差分线对传输的信号的完整性。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (8)

1.一种印制电路板PCB设计方法，其特征在于，包括：

确定目标PCB中至少两个叠层与至少一个参考层的位置关系，每一个所述叠层分别对应的叠层厚度以及每一个所述叠层上的信号线的类型；

根据所述位置关系以及每一个所述叠层分别对应的叠层厚度，确定当前叠层上的差分线对的走线规则；

根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型，确定当前叠层上每一个差分线对中AC耦合电容的设计间距；

根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。

2.根据权利要求1所述的PCB设计方法，其特征在于，

所述确定当前叠层上的差分线对的走线规则，包括：

确定设置在当前叠层上的差分线对中信号线的走线宽度、走线厚度以及同一个差分线对中的两条信号线之间的走线间距。

3.根据权利要求2所述的PCB设计方法，其特征在于，

在当前叠层上的信号线的类型为带状线时，所述确定当前叠层上每一个差分线对中AC耦合电容设计间距，包括：

通过如下公式计算当前叠层中信号线的特征阻抗值：

其中，Z₁表征信号线的特征阻抗；H表征当前叠层的厚度；W表征当前叠层上的每一个差分线对中信号线的走线宽度；T表征当前叠层上的每一个差分线对中信号线的走线厚度；ε表征当前叠层的介电常数；

通过如下公式计算当前叠层上每一个差分线对中AC耦合电容设计间距：

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗。

4.根据权利要求2所述的PCB设计方法，其特征在于，

在当前叠层上的信号线的类型为微带线时，所述确定当前叠层上每一个差分线对中AC耦合电容的设计间距，包括：

通过如下公式计算当前叠层中信号线的特征阻抗值：

其中，Z₂表征信号线的特征阻抗；H表征当前叠层的厚度；W表征当前叠层上的每一个差分线对中信号线的走线宽度；T表征当前叠层上的每一个差分线对中信号线的走线厚度；ε表征当前叠层的介电常数；

通过如下公式计算当前叠层上每一个差分线对中AC耦合电容的设计间距：

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗。

5.一种印制电路板PCB，其特征在于，包括：

至少两个叠层、至少一个参考层、至少一个差分线对以及至少一对AC耦合电容；其中，

所述至少两个叠层和所述至少一个参考层间隔设置；

所述至少一个差分线对分别根据设定的走线规则设置在所述至少两个叠层上；

所述至少一对AC耦合电容分别根据设定的设计间距设置在所述至少一个差分线对上。

6.根据权利要求5所述的PCB，其特征在于，

所述设定的走线规则包括：信号线的走线宽度、走线厚度以及同一个差分线对中的两条信号线之间的走线间距。

7.根据权利要求6所述的PCB，其特征在于，

所述信号线的类型包括带状线；

所述至少两个叠层上每一个差分线对中AC耦合电容的设计间距可通过如下公式确定：

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗；Z₁表征当前差分线对中信号线的特征阻抗。

8.根据权利要求6所述的PCB，其特征在于，

所述信号线的类型包括微带线；

所述至少两个叠层上每一个差分线对中AC耦合电容的设计间距可通过如下公式确定：

其中，S表征当前差分对中AC耦合电容的设计间距；H表征当前叠层的厚度；Z_d表征AC耦合电容的特征阻抗；Z₂表征当前差分线对中信号线的特征阻抗。