CN106328546A - 一种半导体器件及其制造方法、电子装置 - Google Patents

一种半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN106328546A
CN106328546A CN201510401759.5A CN201510401759A CN106328546A CN 106328546 A CN106328546 A CN 106328546A CN 201510401759 A CN201510401759 A CN 201510401759A CN 106328546 A CN106328546 A CN 106328546A
Authority
CN
China
Prior art keywords
wafer
implemented
upper wafer
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510401759.5A
Other languages
English (en)
Other versions
CN106328546B (zh
Inventor
李友溪
伏广才
张先明
严峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510401759.5A priority Critical patent/CN106328546B/zh
Publication of CN106328546A publication Critical patent/CN106328546A/zh
Application granted granted Critical
Publication of CN106328546B publication Critical patent/CN106328546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：对两个晶圆实施晶圆键合，其中，下晶圆上形成有焊盘，上晶圆上形成有与所述焊盘的位置相对应的键合材料；对上晶圆依次实施切边处理和磨削减薄处理；对所述晶圆实施湿法清洗，以去除残留于所述晶圆表面的杂质；对上晶圆实施灰化处理，以形成氧化表面；对上晶圆实施化学机械研磨处理，以降低整个晶圆表面的厚度差异。根据本发明，使整片晶圆的厚度差异值小于0.15微米的同时，维持理想的每小时处理晶圆的数量。

Description

一种半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
在实施半导体器件前端制造工艺之后，需要执行晶圆切割以获得晶粒。在执行晶圆切割之前，需要实施晶圆之间的键合。现有的晶圆键合工艺通常属于共晶键合，例如铟-金键合、锡-金键合、金-金键合等，上述键合方式需要在实施晶圆键合的两个晶圆中的一个晶圆上形成由铅、铟或金等构成的焊盘，另一个晶圆上形成于所述焊盘的位置相对应的键合材料。如图1A所示，对第一晶圆100和第二晶圆101实施键合之后，第一晶圆100上的焊盘102和第二晶圆101上的键合材料103融合在一起形成腔室104，在焊盘102与第一晶圆100的边缘之间以及键合材料103与第二晶圆101的边缘之间形成洗晶边105，以用于后续实施晶圆清洗。为了便于后续对晶圆进行封装处理，需要对键合后的晶圆实施磨削减薄处理，经过磨削减薄处理的晶圆的边缘会出现如图1B所示的裂痕106，甚至会出现较为严重的大片脱落现象。为了解决上述问题，现有技术通常在实施磨削减薄处理之前对键合后的晶圆实施如图1C所示的切边处理107。
对键合后的晶圆实施磨削减薄处理之后，需要执行一湿法清洗步骤以去除残留于晶圆表面的杂质，所述湿法清洗也会去除部分第二晶圆101以降低第二晶圆101的厚度。然后，需要实施一化学机械研磨步骤以降低通过背透成像(BSI)得到的整片晶圆的厚度差异值(TTV)，使TTV小于0.15微米。为了达到这一要求，需要执行两次研磨过程，进而造成每小时处理晶圆数量(WPH)的减小。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：对两个晶圆实施晶圆键合，其中，下晶圆上形成有焊盘，上晶圆上形成有与所述焊盘的位置相对应的键合材料；对所述上晶圆依次实施切边处理和磨削减薄处理；对所述晶圆实施湿法清洗，以去除残留于所述晶圆表面的杂质；对所述上晶圆实施灰化处理，以形成氧化表面；对所述上晶圆实施化学机械研磨处理，以降低整个晶圆表面的厚度差异。
在一个示例中，所述湿法清洗的清洗液为硝酸、醋酸和氢氟酸的混合液。
在一个示例中，所述灰化处理的气源为O2和CF4的混合物。
在一个示例中，所述灰化处理使用的O2和CF4的流量比不小于4，压力为1Torr-3Torr，功率为2000W-4000W，温度为270℃-500℃。
在一个示例中，所述化学机械研磨的研磨液对所述上晶圆的表面材料具有高选择性。
在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
根据本发明，使整片晶圆的厚度差异值小于0.15微米的同时，维持理想的每小时处理晶圆的数量。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为根据现有技术实施晶圆键合之后所获得的器件的示意性剖面图；
图1B为对图1A所示的器件实施磨削减薄处理之后的示意性剖面图；
图1C为对图1A所示的器件实施切边处理之后的示意性剖面图；
图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例一]
参照图2，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，以达到使整片晶圆的厚度差异值小于0.15微米的同时，维持理想的每小时处理晶圆的数量的目的。
在步骤201中，对两个晶圆实施晶圆键合。通常采用共晶键合工艺执行晶圆键合，例如铟-金键合、锡-金键合、金-金键合等，上述键合方式需要在实施晶圆键合的两个晶圆中的一个晶圆(称为下晶圆)上形成由铅、铟或金等构成的焊盘，另一个晶圆(称为上晶圆)上形成与所述焊盘的位置相对应的键合材料。
在步骤202中，对所述上晶圆依次实施切边处理和磨削减薄处理。上述处理过程为本领域技术人员所熟习，在此不再赘述。
在步骤203中，对晶圆实施湿法清洗，以去除残留于晶圆表面的杂质。作为示例，所述湿法清洗的清洗液为硝酸、醋酸和氢氟酸的混合液。
在步骤204中，对所述上晶圆实施灰化处理，以形成氧化表面。作为示例，所述灰化处理的气源为O2和CF4的混合物，O2和CF4的流量比不小于4，压力为1Torr-3Torr，功率为2000W-4000W，温度为270℃-500℃。由于氧化表面位于上晶圆表面的凸起部分的厚度比位于上晶圆表面的下凹部分的厚度薄很多，因此所述灰化处理的气源对上晶圆表面的凸起部分的蚀刻速率高于对上晶圆表面的下凹部分的蚀刻速率，进而可以降低整个晶圆表面的厚度差异。
在步骤205中，对所述上晶圆实施化学机械研磨处理，以降低整个晶圆表面的厚度差异。作为示例，所述化学机械研磨的研磨液对晶圆表面材料具有高选择性。
根据本发明，在对所述上晶圆实施化学机械研磨处理之前，增加对所述上晶圆实施灰化处理的步骤，在使整片晶圆的厚度差异值小于0.15微米的同时，可以维持理想的每小时处理晶圆的数量值。
需要说明的是，实施晶圆键合之前的晶圆中形成有半导体前端器件和电连接半导体前端器件的多层互连金属结构，所述前端器件是指实施半导体器件的后段制造工艺之前形成的器件，在此并不对前端器件的具体结构进行限定。所述前端器件包括栅极结构，作为一个示例，栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。在栅极结构的两侧形成有侧壁结构，在侧壁结构两侧的半导体衬底中形成有源/漏区，在源/漏区之间是沟道区；在栅极结构的顶部以及源/漏区上形成有自对准硅化物；形成层间绝缘层，并在层间绝缘层中形成接触孔以露出自对准硅化物；在接触孔中形成接触塞；形成电连接接触塞的第一层金属布线；形成金属间绝缘层，以覆盖第一层金属布线。所述多层互连金属结构具体的层数根据半导体器件的结构和需要实现的功能而定。
[示例性实施例二]
接下来，可以通过后续工艺完成整个半导体器件的制作，包括常规的晶圆切割和封装工艺。
[示例性实施例三]
本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种半导体器件的制造方法，包括：
对两个晶圆实施晶圆键合，其中，下晶圆上形成有焊盘，上晶圆上形成有与所述焊盘的位置相对应的键合材料；
对所述上晶圆依次实施切边处理和磨削减薄处理；
对所述晶圆实施湿法清洗，以去除残留于所述晶圆表面的杂质；
对所述上晶圆实施灰化处理，以形成氧化表面；
对所述上晶圆实施化学机械研磨处理，以降低整个晶圆表面的厚度差异。
2.根据权利要求1所述的方法，其特征在于，所述湿法清洗的清洗液为硝酸、醋酸和氢氟酸的混合液。
3.根据权利要求1所述的方法，其特征在于，所述灰化处理的气源为O2和CF4的混合物。
4.根据权利要求3所述的方法，其特征在于，所述灰化处理使用的O2和CF4的流量比不小于4，压力为1Torr-3Torr，功率为2000W-4000W，温度为270℃-500℃。
5.根据权利要求1所述的方法，其特征在于，所述化学机械研磨的研磨液对所述上晶圆的表面材料具有高选择性。
6.一种采用权利要求1-5之一所述的方法制造的半导体器件。
7.一种电子装置，所述电子装置包括权利要求6所述的半导体器件。
CN201510401759.5A 2015-07-09 2015-07-09 一种半导体器件及其制造方法、电子装置 Active CN106328546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510401759.5A CN106328546B (zh) 2015-07-09 2015-07-09 一种半导体器件及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510401759.5A CN106328546B (zh) 2015-07-09 2015-07-09 一种半导体器件及其制造方法、电子装置

Publications (2)

Publication Number Publication Date
CN106328546A true CN106328546A (zh) 2017-01-11
CN106328546B CN106328546B (zh) 2019-01-22

Family

ID=57724955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510401759.5A Active CN106328546B (zh) 2015-07-09 2015-07-09 一种半导体器件及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN106328546B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223958A (zh) * 2019-06-19 2019-09-10 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN110534423A (zh) * 2019-09-19 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN111232918A (zh) * 2020-04-27 2020-06-05 中芯集成电路制造(绍兴)有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN103035489A (zh) * 2012-11-19 2013-04-10 上海华虹Nec电子有限公司 精确控制晶圆减薄厚度的方法
US20140232013A1 (en) * 2007-07-03 2014-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Through Vias in a Bonded Structure
CN104716056A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140232013A1 (en) * 2007-07-03 2014-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Through Vias in a Bonded Structure
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN103035489A (zh) * 2012-11-19 2013-04-10 上海华虹Nec电子有限公司 精确控制晶圆减薄厚度的方法
CN104716056A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223958A (zh) * 2019-06-19 2019-09-10 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN110223958B (zh) * 2019-06-19 2021-03-26 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN110534423A (zh) * 2019-09-19 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN110534423B (zh) * 2019-09-19 2021-10-26 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN111232918A (zh) * 2020-04-27 2020-06-05 中芯集成电路制造(绍兴)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN106328546B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
US9263540B1 (en) Metal gate structure
US10580823B2 (en) Wafer level packaging method
CN106328546A (zh) 一种半导体器件及其制造方法、电子装置
CN105161418B (zh) 一种半导体器件及其制作方法和电子装置
US8901003B1 (en) Polishing method of semiconductor structure
CN105845544B (zh) 一种半导体器件的制造方法和电子装置
CN105304566B (zh) 一种半导体器件及其制造方法、电子装置
US7723726B2 (en) Thin film transistor substrate with bonding layer and method for fabricating the same
CN105448683B (zh) 一种半导体器件的制造方法和电子装置
CN106032264B (zh) 一种cmems器件及其制备方法、电子装置
CN105990136A (zh) 半导体装置的制造方法
CN105845615B (zh) 一种半导体器件的制造方法和电子装置
CN105448689A (zh) 一种半导体器件的制造方法和电子装置
CN105225949B (zh) 一种半导体器件的制造方法和电子装置
CN106298627B (zh) 一种半导体器件的制造方法和电子装置
CN106558471A (zh) 一种半导体器件的制造方法
Charavel et al. Wafer bevel protection during deep reactive ion etching
CN105097688A (zh) 一种半导体器件及其制造方法、电子装置
US9293430B2 (en) Semiconductor chip and method of manufacturing the same
CN105280495B (zh) 一种半导体器件的制造方法和电子装置
US20090250078A1 (en) Methods for removing residual particles from a substrate
CN104576356B (zh) 一种化学机械研磨的方法
CN105931957A (zh) 消除多晶硅残留的方法
CN102386136B (zh) 互补式金属氧化物半导体元件的制造方法
TWI518763B (zh) 半導體製程

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant