CN106291306A - 薄膜晶体管的特性检测装置和显示设备 - Google Patents
薄膜晶体管的特性检测装置和显示设备 Download PDFInfo
- Publication number
- CN106291306A CN106291306A CN201610685816.1A CN201610685816A CN106291306A CN 106291306 A CN106291306 A CN 106291306A CN 201610685816 A CN201610685816 A CN 201610685816A CN 106291306 A CN106291306 A CN 106291306A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- test lead
- current
- tft
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种薄膜晶体管的特性检测装置和显示设备。所述薄膜晶体管的特性检测装置,包括栅极测试端、源极测试端和与漏极测试端;源极测试端与工作电压输出端连接;所述薄膜晶体管的特性检测装置还包括:特性检测单元,分别与栅极测试端和漏极测试端连接,通过向所述栅极测试端分别输入不同的控制信号,并相应检测所述漏极测试端输出的电信号,以检测所述测试薄膜晶体管的开启电流、所述测试薄膜晶体管的关断电流和/或所述测试薄膜晶体管的开启延迟时间。本发明解决了现有技术中不能模拟显示面板远端TFT(薄膜晶体管)的特性情况来达到监控产品的目的,并不能检测测试薄膜晶体管的开启电流、所关断电流和/或开启延迟时间的问题。
Description
技术领域
本发明涉及薄膜晶体管的特性检测技术领域,尤其涉及一种薄膜晶体管的特性检测装置和显示设备。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal display,薄膜晶体管-液晶显示器)的驱动器主要包括栅极驱动器和数据驱动器,其中,栅极驱动器将输入的时钟信号通过移位寄存器转换后加在液晶显示面板的栅线上。
现有的针对TFT-LCD的ET(electronic test,电学测试)pad(端口)设计仅限于产品测试阶段使用,产线量产阶段暂无使用,并且现有的电学特性测试装置没有通过减少走线宽度和增加走线距离来模拟panel(显示面板)远端TFT(薄膜晶体管)特性情况来达到监控产品的目的,也没有提供具体的检测电路来检测TFT的开启电流、关断电流和开启延迟电流。
发明内容
本发明的主要目的在于提供一种薄膜晶体管的特性检测装置和显示设备,解决了现有技术中不能模拟显示面板远端TFT(薄膜晶体管)的特性情况来达到监控产品的目的,并不能检测测试薄膜晶体管的开启电流、所关断电流和/或开启延迟时间的问题。
为了达到上述目的,本发明提供了一种薄膜晶体管的特性检测装置,用于检测显示面板包括的测试薄膜晶体管的特性,包括栅极测试端、源极测试端和与漏极测试端;所述栅极测试端与所述测试薄膜晶体管的栅极之间通过第一连接线电连接,所述源极测试端与所述测试薄膜晶体管的源极之间通过第二连接线电连接,所述漏极测试端与所述测试薄膜晶体管的漏极之间通过第三连接线电连接;
所述第一连接线的长度大于第一预定长度,所述第二连接线的长度和第三连接线的长度都大于第二预定长度,所述第一连接线的宽度小于第一预定宽度,所述第二连接线的宽度和所述第三连接线的宽度都小于第二预定宽度;
所述源极测试端与工作电压输出端连接;
所述薄膜晶体管的特性检测装置还包括:
特性检测单元,分别与所述栅极测试端和所述漏极测试端连接,用于通过向所述栅极测试端分别输入不同的控制信号,并相应检测所述漏极测试端输出的电信号,以检测所述测试薄膜晶体管的开启电流、所述测试薄膜晶体管的关断电流和/或所述测试薄膜晶体管的开启延迟时间。
实施时,所述第一预定长度为所述显示面板上的远端TFT的栅极与驱动集成电路的栅极驱动信号输出端之间的实际走线的长度的1/4,所述第一预定宽度为所述显示面板上的远端TFT的栅极与所述驱动集成电路的栅极驱动信号输出端之间的实际走线的宽度的1/4;
所述第二预定长度为所述显示面板上的远端TFT的源极与所述驱动集成电路的数据信号输出端之间的实际走线的长度的1/4,所述第一预定宽度为所述显示面板上的远端TFT的源极与所述驱动集成电路的数据信号输出端之间的实际走线的宽度的1/4。
实施时,所述特性检测单元包括:
控制信号输入控制模块,用于在开启电流测试阶段控制所述栅极测试端与第一电平输出端连接,在关断电流测试阶段控制所述栅极测试端与第二电平输出端连接;以及,
电流检测模块,用于在开启电流测试阶段检测所述漏极测试端输出的开启电流,在关断电流测试阶段检测所述漏极测试端输出的关断电流。
实施时,所述控制信号输入控制模块,还用于在开启延迟时间测试阶段控制所述栅极测试端与预定方波信号输出端连接;
所述预定方波信号输出端输出的预定方波信号的电位持续为第一电平的时间为第一时间;
第一时间与栅极扫描信号的电位持续为第一电平的第二时间之间的差值的绝对值小于预定差值;所述预定方波信号的占空比在预定占空比范围内;
所述特性检测单元还包括:
开启延迟时间检测模块,用于通过将所述漏极测试端输出的电压信号与预定基准电压比较而检测得到所述开启延迟时间;
所述预定基准电压的波形与所述预定方波信号的波形相同。
实施时,本发明所述的薄膜晶体管的特性检测装置还包括:控制单元,分别与所述漏极测试端、所述电流检测模块和所述开启延迟时间检测模块连接,用于在开启电流测试阶段和关断电流测试阶段控制导通所述漏极测试端与所述电流检测模块之间的连接,在开启延迟时间测试阶段控制导通所述漏极测试端与所述开启延迟时间检测模块之间的连接。
实施时,所述电流检测模块包括:
共集电极电流放大电路,输入端与所述漏极测试端连接,用于对所述漏极测试端输出的电流进行放大;
电流检测电路,与所述共集电极电流放大电路的输出端连接,用于检测所述共集电极电流放大电路的输出端的输出电流;以及,
电流计算电路,与所述电流检测电路连接,用于根据所述共集电极电流放大电路的输出端的输出电流和所述共集电极电流放大电路的放大倍数计算所述漏极测试端输出的电流。
实施时,所述共集电极电流放大电路包括放大三极管、第一电阻、第二电阻、第三电阻和第四电阻;
所述放大三极管的基极通过所述第二电阻与所述漏极测试端连接,所述放大三极管的集电极与第三电平输出端连接,所述放大三极管的发射极与所述共集电极电流放大电路的输出端连接;
所述第一电阻连接于所述放大三极管的基极与所述第三电平输出端之间;
所述第三电阻和所述第四电阻相互并联;
相互并联的第三电阻和第四电阻连接于所述放大三极管的发射极和地端之间;
所述开启延迟时间检测模块包括PWM比较器、控制晶体管、电容和开启延迟时间计算子模块,其中,
PWM比较器,正相输入端与预定基准电压输出端连接,负相输入端与所述漏极测试端连接;
控制晶体管,栅极与所述PWM比较器的输出端连接,第一极与第二电压输出端连接,第二极与延迟电压输出端连接;
电容,连接于所述控制晶体管的第二极与地端之间;以及,
开启延迟时间计算子模块,用于根据所述第一时间、预定平均电压和所述延迟电压输出端在开启延迟时间测试阶段的输出电压计算薄膜晶体管的开启延迟时间;
所述预定平均电压为当所述PWM比较器的负相输入端接入预定基准电压时所述延迟电压输出端的输出电压的平均电压。
本发明还提供了一种显示设备,包括显示面板和上述的薄膜晶体管的特性检测装置。
实施时,所述显示面板包括阵列基板;
所述测试薄膜晶体管设置于所述阵列基板上;
所述测试薄膜晶体管的特性检测装置包括的栅极测试端、源极测试端和与漏极测试端都设置于所述阵列基板上。
实施时,本发明所述的显示设备还包括夹持于所述显示面板的侧边的夹持单元,所述薄膜晶体管的特性检测装置包括的特性检测单元设置于所述夹持单元上。
与现有技术相比,本发明所述的薄膜晶体管的特性检测装置和显示设备通过减少走线宽度和增加走线距离来模拟显示面板)端TFT(薄膜晶体管)的特性情况来达到监控产品的目的,并增加了特性检测单元来通过向所述栅极测试端分别输入不同的控制信号,并相应检测所述漏极测试端输出的电信号,以检测所述测试薄膜晶体管的开启电流、所述测试薄膜晶体管的关断电流和/或所述测试薄膜晶体管的开启延迟时间,提高了对显示产品品质监控的能力,减少资材浪费,减小样品在客户端出现的问题。
附图说明
图1是本发明实施例所述的薄膜晶体管的特性检测装置的结构图;
图2是本发明另一实施例所述的薄膜晶体管的特性检测装置的结构图;
图3是本发明又一实施例所述的薄膜晶体管的特性检测装置的结构图;
图4是本发明实施例所述的薄膜晶体管的特性检测装置包括的电流检测模块的结构框图;
图5是本发明实施例所述的薄膜晶体管的特性检测装置中的各测试端的连接示意图;
图6是本发明所述的薄膜晶体管的特性检测装置的一具体实施例的电路图;
图7是本发明所述的薄膜晶体管的特性检测装置的该具体实施例的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例所述的薄膜晶体管的特性检测装置,用于检测显示面板包括的测试薄膜晶体管Ttest的特性,包括栅极测试端GTE、源极测试端STE和与漏极测试端DTE;所述栅极测试端GTE与所述测试薄膜晶体管Ttest的栅极之间通过第一连接线L1电连接,所述源极测试端STE与所述测试薄膜晶体管Ttest的源极之间通过第二连接线L2电连接,所述漏极测试端DTE与所述测试薄膜晶体管Ttest的漏极之间通过第三连接线L3电连接;
所述第一连接线的长度大于第一预定长度,所述第二连接线的长度和第三连接线的长度都大于第二预定长度,所述第一连接线的宽度小于第一预定宽度,所述第二连接线的宽度和所述第三连接线的宽度都小于第二预定宽度;
所述源极测试端STE与工作电压输出端连接(图1中未示出);
所述薄膜晶体管的特性检测装置还包括:
特性检测单元(图1中未示出),分别与所述栅极测试端GTE和所述漏极测试端DTE连接,用于通过向所述栅极测试端GTE分别输入不同的控制信号,并相应检测所述漏极测试端DTE输出的电信号,以检测所述测试薄膜晶体管Ttest的开启电流、所述测试薄膜晶体管Ttest的关断电流和/或所述测试薄膜晶体管Ttest的开启延迟时间。
本发明实施例所述的薄膜晶体管的特性检测装置通过减少走线宽度和增加走线距离来模拟panel(显示面板)远端TFT(薄膜晶体管)特性情况来达到监控产品的目的,并增加了特性检测单元来通过向所述栅极测试端GTE分别输入不同的控制信号,并相应检测所述漏极测试端DTE输出的电信号,以检测所述测试薄膜晶体管Ttest的开启电流、所述测试薄膜晶体管Ttest的关断电流和/或所述测试薄膜晶体管Ttest的开启延迟时间,提高了对显示产品品质监控的能力,减少资材浪费,减小样品在客户端出现的问题。
在实际操作时,所述第一预定长度为所述显示面板上的远端TFT的栅极与驱动集成电路的栅极驱动信号输出端之间的实际走线的长度的1/4,所述第一预定宽度为所述显示面板上的远端TFT的栅极与所述驱动集成电路的栅极驱动信号输出端之间的实际走线的宽度的1/4;
所述第二预定长度为所述显示面板上的远端TFT的源极与所述驱动集成电路的数据信号输出端之间的实际走线的长度的1/4,所述第一预定宽度为所述显示面板上的远端TFT的源极与所述驱动集成电路的数据信号输出端之间的实际走线的宽度的1/4。
更具体的,所述显示面板上的远端TFT的栅极与驱动集成电路的栅极驱动信号输出端之间的实际走线即为该栅极与驱动IC(Integrated Ciruit)的bonding(绑定)区域的相应的bonding pin(绑定端)之间的实际走线;所述显示面板上的远端TFT的源极与驱动集成电路的数据信号输出端之间的实际走线即为该源极与驱动IC(Integrated Ciruit)的bonding(绑定)区域的相应的bonding pin(绑定端)之间的实际走线。
具体的,当所述显示面板为5寸显示面板时,所述显示面板上的远端TFT的源极与相应的驱动IC的绑定区域的相应的绑定端之间的实际宽度为3微米-4微米,所述显示面板上的远端TFT的源极与驱动IC的绑定区域的相应的绑定端之间的实际长度为135毫米-145毫米;所述显示面板上的远端TFT的栅极与驱动IC的绑定区域的相应的绑定端之间的实际宽度为3.5微米-5.5微米,所述显示面板上的远端TFT的栅极与驱动IC的绑定区域的相应的绑定端之间的实际长度为60-70毫米;
具体的,当所述显示面板为8寸显示面板时,所述显示面板上的远端TFT的源极与驱动IC的绑定区域的相应的绑定端之间的实际宽度为3.5微米-6微米,所述显示面板上的远端TFT的源极与驱动IC的绑定区域的相应的绑定端之间的实际长度为220毫米-230毫米;所述显示面板上的远端TFT的栅极与驱动IC的绑定区域的相应的绑定端之间的实际宽度为3.5微米-6微米,所述显示面板上的远端TFT的栅极与驱动IC的绑定区域的相应的绑定端之间的实际长度为105-115毫米;
具体的,当所述显示面板为13.3寸显示面板时,所述显示面板上的远端TFT的源极与驱动IC的绑定区域的相应的绑定端间的实际宽度为3.5微米-6微米,所述显示面板上的远端TFT的源极与驱动IC的绑定区域的相应的绑定端之间的实际长度为175毫米-185毫米;所述显示面板上的远端TFT的栅极与驱动IC的绑定区域的相应的绑定端之间的实际宽度为3.5微米-6微米,所述显示面板上的远端TFT的栅极与驱动IC的绑定区域的相应的绑定端之间的实际长度为290-300毫米。
在实际操作时,如图2所示,所述特性检测单元可以包括:
控制信号输入控制模块11,用于在开启电流测试阶段控制所述栅极测试端GTE与第一电平输出端V1连接,在关断电流测试阶段控制所述栅极测试端GTE与第二电平输出端V2连接;以及,
电流检测模块12,用于在开启电流测试阶段检测所述漏极测试端DTE输出的开启电流,在关断电流测试阶段检测所述漏极测试端DTE输出的关断电流;
所述控制信号输入控制模块11,还用于在开启延迟时间测试阶段控制所述栅极测试端GTE与预定方波信号输出端Tsw连接;
所述预定方波信号输出端Tsw输出的预定方波信号Vtx的电位持续为第一电平的时间为第一时间t1;
第一时间t1与栅极扫描信号的电位持续为第一电平的第二时间t2之间的差值的绝对值小于预定差值;所述预定方波信号Vtx的占空比在预定占空比范围内;在实际操作时,所述预定方波信号Vtx的占空比可以根据具体GOA(Gate On Array,阵列基板行驱动)电路的型号设置为在40%-50%之间,用于测试所述测试薄膜晶体管Ttest开启的delay(延迟)时间;
所述特性检测单元还包括:
开启延迟时间检测模块13,用于通过将所述漏极测试端DTE输出的电压信号与预定基准电压VREF1比较而检测得到所述开启延迟时间Tdelay;
所述预定基准电压VREF的波形与所述预定方波信号Vtx的波形相同。
在具体实施时,特性检测单元包括控制信号输入控制模块11、电流检测模块12和开启延迟时间检测模块13;控制信号输入控制模块11在开启电流测试阶段和关断电流测试阶段控制栅极测试端GTE接入不同控制电平,以使得电流检测模块12能够检测开启电流和关断电流,在开启延迟时间测试阶段所述控制信号输入控制模块11控制栅极测试端GTE接入预定方波信号Vtx,并通过开启延迟时间检测模块12能够通过将所述漏极测试端DTE输出的电压信号与预定基准电压VREF1比较而检测得到所述开启延迟时间Tdelay。
具体的,如图3所示,本发明实施例所述的薄膜晶体管的特性检测装置还包括:控制单元20,分别与所述漏极测试端DTE、所述电流检测模块12和所述开启延迟时间检测模块13连接,用于在开启电流测试阶段和关断电流测试阶段控制导通所述漏极测试端DTE与所述电流检测模块12之间的连接,在开启延迟时间测试阶段控制导通所述漏极测试端DTE与所述开启延迟时间检测模块13之间的连接。
本发明如图3所示的实施例通过控制单元20可以方便的在开启电流测试阶段和关断电流测试阶段控制所述漏极测试端DTE与所述电流检测模块12连接,在开启延迟时间测试阶段控制所述漏极测试端DTE与所述开启延迟时间检测模块13连接。
具体的,如图4所示,所述电流检测模块12包括:
共集电极电流放大电路121,输入端与所述漏极测试端DTE连接,用于对所述漏极测试端DTE输出的电流进行放大;
电流检测电路122,与所述共集电极电流放大电路121的输出端连接,用于检测所述共集电极电流放大电路121的输出端的输出电流;以及,
电流计算电路123,与所述电流检测电路122连接,用于根据所述共集电极电流放大电路121的输出端的输出电流和所述共集电极电流放大电路121的放大倍数计算所述漏极测试端DTE输出的电流。
在本发明如图4的实施例中,电流检测模块12包括共集电极电流放大电路121、电流检测电路122和电流计算电路123,首先通过共集电极电流放大电路121放大漏极测试端DTE输出的电流,再通过电流检测电路122检测该输出电流,之后电流计算电路123通过该输出电流和该共集电极电流放大电路121的放大倍数则可以计算出漏极测试端DTE输出的电流,在开启电流测试阶段漏极测试端DTE输出的电流为测试薄膜晶体管Ttest的开启电流,在关断电流测试阶段漏极测试端DTE输出的电流为测试薄膜晶体管Ttest的关断电流。
具体的,所述共集电极电流放大电路包括放大三极管、第一电阻、第二电阻、第三电阻和第四电阻;
所述放大三极管的基极通过所述第二电阻与所述漏极测试端连接,所述放大三极管的集电极与第三电平输出端连接,所述放大三极管的发射极与所述共集电极电流放大电路的输出端连接;
所述第一电阻连接于所述放大三极管的基极与所述第三电平输出端之间;
所述第三电阻和所述第四电阻相互并联;
相互并联的第三电阻和第四电阻连接于所述放大三极管的发射极和地端之间;
所述开启延迟时间检测模块包括PWM比较器、控制晶体管、电容和开启延迟时间计算子模块,其中,
PWM比较器,正相输入端与预定基准电压输出端连接,负相输入端与所述漏极测试端连接;
控制晶体管,栅极与所述PWM比较器的输出端连接,第一极与第二电压输出端连接,第二极与延迟电压输出端连接;
电容,连接于所述控制晶体管的第二极与地端之间;以及,
开启延迟时间计算子模块,用于根据所述第一时间、预定平均电压和所述延迟电压输出端在开启延迟时间测试阶段的输出电压计算薄膜晶体管的开启延迟时间;
所述预定平均电压为当所述PWM比较器的负相输入端接入预定基准电压时所述延迟电压输出端的输出电压的平均电压。
下面通过一具体实施例来说明本发明所述的薄膜晶体管的特性检测装置。
本发明所述的薄膜晶体管的特性检测装置的一具体实施例的栅极测试端GTE、源极测试端STE、漏极测试端DTE和测试薄膜晶体管Ttest之间的位置关系图如图1所示。
如图1所示,本发明所述的薄膜晶体管的特性检测装置的一具体实施例通过减少走线宽度和增加走线距离来模拟显示面板远端的TFT特性情况来达到监控产品的目的,视显示面板的尺寸来设置走线的宽度和走线距离(电阻值与走线宽度成反比和距离成正比),将可以应用量产监控阶段。上面所说的走线在本具体实施例中指的是包括GTE与Ttest的栅极之间的第一连接线L1、STE与Ttest的源极之间的第二连接线L2和DTE与Ttest的漏极之间的第三连接线L3;
如图5所示,漏极测试端DTE与输出电压端Vout连接,源极测试端STE接入工作电压Vop;Vop通常可设置为4.2V,但是也可根据显示面板使用的液晶种类对Vop的电压值进行调整;
栅极测试端GTE与单刀三掷开关S1的第一端连接;
S1的第二端接入第一高电平VGH,S1的第三端接入低电平VGL,S1的第四端接入预定方波信号Vtx;
在开启电流测试阶段S1控制GTE接入VGH,在关断电流测试阶段S1控制GTE接入VGL,在开启延迟时间测试阶段S1控制GTE接入Vtx。
如图6所示,输出电压端Vout与单刀双掷开关S2的第一端连接;
S2的第二端与Vout连接,S2的第三端与电流检测模块12连接,S2的第四端与开启延迟时间检测模块13连接;
所述电流检测模块12用于检测测试薄膜晶体管Ttest的开启电流Ion和测试薄膜晶体管Ttest的关断电流Ioff;
所述开启延迟时间检测模块13用于检测测试薄膜晶体管Ttest的开启延迟时间Tdelay;
所述电流检测模块12包括共集电极电流放大电路121、电流检测电路(图6中未示出)和电流计算电路(图6中未示出);
所述共集电极电流放大电路121包括放大三极管QF、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4;
所述放大三极管QF的基极通过所述第二电阻R2与S2的第二端连接,所述放大三极管QF的集电极接入第二高电平VDD,所述放大三极管QF的发射极与所述共集电极电流放大电路的输出端Vout1连接;
所述第一电阻R1连接于所述放大三极管QF的基极与输出所述第二高电平VDD的第二高电平输出端之间;
所述第三电阻R3和所述第四电阻R4相互并联;
相互并联的第三电阻R3和第四电阻R4连接于所述放大三极管QF的发射极和地端GND之间;
所述电流检测电路(图6中未示出)用于检测所述共集电极电流放大电路121的输出端Vout1的输出电流;
所述电流计算电路(图6中未示出)用于根据所述共集电极电流放大电路121的输出端Vout1的输出电流和所述共集电极电流放大电路121的放大倍数计算所述漏极测试端DTE输出的电流;
所述开启延迟时间检测模块13可以包括:
PWM比较器131,正相输入端接入预定基准电压VREF1,负相输入端与S2的第三端连接;
控制晶体管T1,栅极与所述PWM比较器的输出端连接,源极接入参考电压VREF2(VREF2为用于检测Vout2的输出电压的正向直流检测电路可识别的电压),漏极与延迟电压输出端Vout2连接;
电容C,连接于所述控制晶体管T1的漏极与地端GND之间;以及,
开启延迟时间计算子模块(图6中未示出),用于根据第一时间t1、预定平均电压Vvag1和在开启延迟时间测试阶段所述延迟电压输出端Vout2的输出电压计算薄膜晶体管的开启延迟时间Tdeay;
所述预定平均电压Vvag1为当所述PWM比较器的负相输入端接入预定基准电压时所述延迟电压输出端的输出电压的平均电压;
在图6中,标示为VREFO1的为所述PWM比较器131输出的电压;
所述第一时间t1为所述预定基准电压VREF1的电位持续为第一电平的时间。
本发明如图6所示的薄膜晶体管的特性检测装置的具体实施例在工作时,
在开启电流测试阶段,S1控制GTE接入第一高电平VGH,测试薄膜晶体管Ttest开启,Vop可以正常输出到Vout,S2控制输出电压端Vout与电流检测模块12连接,也即DTE通过R2与放大三极管QF的基极连接,电流检测模块12工作,在开启电流测试阶段DTE输出的电流即为测试薄膜晶体管Ttest的开启电流Ion;
图6所示的实施例包括的共集电极电流放大电路121的电流放大倍数为1+β;β为放大三极管QF的放大系数;也即Vout1输出的电流的电流值是Vout输出的电流的电流值的1+β倍;
选择合适的放大倍数,并通过电流检测电路检测Vout1输出的电流,再由电流计算电路反推出DTE输出的开启电流Ion;
在关断电流测试阶段,S1控制GTE接入低电平VGL,测试薄膜晶体管Ttest关断,Vop不能输入到Vout,由于测试薄膜晶体管Ttest的关断电流Ioff的存在,仍有部分电流会流向Vout,此时S2控制Vout与电流检测模块12连接,也即DTE通过R2与放大三极管QF的基极连接,电流检测模块12工作,在关断电流测试阶段DTE输出的电流即为测试薄膜晶体管Ttest的关断电流Ioff;
与测试Ion的步骤相同,选择合适的放大倍数,并通过电流检测电路检测Vout1输出的电流,再由电流计算电路反推出DTE输出的关断电流Ioff;
在开启延迟时间测试阶段,如图7所示,S1控制GTE接入预定方波信号Vtx,VREF1的波形与Vtx的波形相同,当Vtx的电位为高电平时,测试薄膜晶体管Ttest开启,当Vtx的电位为低电平时,测试薄膜晶体管Ttest关断,但是在测试薄膜晶体管Ttest开启时会存在一段时间的延迟,该段时间即为开启延迟时间Tdelay,此时S2控制DTE与所述开启延迟时间检测模块13包括的PWM比较器131的反相输入端连接,所述开启延迟时间检测模块13工作;
所述PWM比较器131在工作时,当PWM比较器131的正相输入端接入的VREF1的电位大于或等于PWM比较器131的反相输入端接入的Vout(也即DTE)输出的电压的电位时,PWM比较器131的输出端输出的VREFO1的电位为高电平,当PWM比较器131的正相输入端接入的VREF1的电位小于PWM比较器131的反相输入端接入的Vout(也即DTE)输出的电压的电位时,PWM比较器131的输出端输出的VREFO1的电位为低电平;
Vtx为方波信号,Vtx的脉冲宽度为栅极驱动信号的脉冲宽度,Vtx的频率可以为Hz,Vtx的占空比根据具体GOA可以设置为在40%到50%之间;其中,N为显示面板上所有栅线的总数栅线的数量;
在图7中,VREF1的上升沿与VREFO1的上升沿之间的时间间隔即为测试薄膜晶体管Ttest的开启延迟时间Tdelay;如图7所示,VREF1为与Vtx周期相位均相同的预定基准电压,VREFO1为PWM比较器131输出的电压,VREFO1的占空比小于VREF1的占空比,根据Vout2输出的电压和如下公式可以计算出T delay:
Tdelay=Tgate×k×Vavg1/Vavg;
其中,k为图6中Vout2输出的电压的波形在VREFO1为高电平的时间段内的斜率,k的大小与C1的电容值成反比;
Vavg1为图6中的Vout2的平均电压(也即在开启延迟时间测试阶段Vout2的输出电压的平均电压),Vavg为当PWM比较器的反相输入端接入预定基准电压VREF1时Vout2的输出电压的平均电压,Tgate为图7中VREF1持续为高电平的时间。
本发明实施例所述的显示设备包括显示面板和上述的薄膜晶体管的特性检测装置。
具体的,所述显示面板包括阵列基板;
所述测试薄膜晶体管设置于所述阵列基板上;
所述测试薄膜晶体管的特性检测装置包括的栅极测试端、源极测试端和与漏极测试端都设置于所述阵列基板上。
在实际操作时,测试薄膜晶体管设置在阵列基板上,并与该测试薄膜晶体管连接的三个ET(electronic test,电学测试)端(即栅极测试端、源极测试端和与漏极测试端)也都设置于所述阵列基板上。
具体的,本发明实施例所述的显示设备还包括夹持于所述显示面板的侧边的夹持单元,所述薄膜晶体管的特性检测装置包括的特性检测单元设置于所述夹持单元上。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种薄膜晶体管的特性检测装置,用于检测显示面板包括的测试薄膜晶体管的特性,包括栅极测试端、源极测试端和与漏极测试端;所述栅极测试端与所述测试薄膜晶体管的栅极之间通过第一连接线电连接,所述源极测试端与所述测试薄膜晶体管的源极之间通过第二连接线电连接,所述漏极测试端与所述测试薄膜晶体管的漏极之间通过第三连接线电连接;其特征在于,
所述第一连接线的长度大于第一预定长度,所述第二连接线的长度和第三连接线的长度都大于第二预定长度,所述第一连接线的宽度小于第一预定宽度,所述第二连接线的宽度和所述第三连接线的宽度都小于第二预定宽度;
所述源极测试端与工作电压输出端连接;
所述薄膜晶体管的特性检测装置还包括:
特性检测单元,分别与所述栅极测试端和所述漏极测试端连接,用于通过向所述栅极测试端分别输入不同的控制信号,并相应检测所述漏极测试端输出的电信号,以检测所述测试薄膜晶体管的开启电流、所述测试薄膜晶体管的关断电流和/或所述测试薄膜晶体管的开启延迟时间。
2.如权利要求1所述的薄膜晶体管的特性检测装置,其特征在于,所述第一预定长度为所述显示面板上的远端TFT的栅极与驱动集成电路的栅极驱动信号输出端之间的实际走线的长度的1/4,所述第一预定宽度为所述显示面板上的远端TFT的栅极与所述驱动集成电路的栅极驱动信号输出端之间的实际走线的宽度的1/4;
所述第二预定长度为所述显示面板上的远端TFT的源极与所述驱动集成电路的数据信号输出端之间的实际走线的长度的1/4,所述第一预定宽度为所述显示面板上的远端TFT的源极与所述驱动集成电路的数据信号输出端之间的实际走线的宽度的1/4。
3.如权利要求2所述的薄膜晶体管的特性检测装置,其特征在于,所述特性检测单元包括:
控制信号输入控制模块,用于在开启电流测试阶段控制所述栅极测试端与第一电平输出端连接,在关断电流测试阶段控制所述栅极测试端与第二电平输出端连接;以及,
电流检测模块,用于在开启电流测试阶段检测所述漏极测试端输出的开启电流,在关断电流测试阶段检测所述漏极测试端输出的关断电流。
4.如权利要求3所述的薄膜晶体管的特性检测装置,其特征在于,所述控制信号输入控制模块,还用于在开启延迟时间测试阶段控制所述栅极测试端与预定方波信号输出端连接;
所述预定方波信号输出端输出的预定方波信号的电位持续为第一电平的时间为第一时间;
第一时间与栅极扫描信号的电位持续为第一电平的第二时间之间的差值的绝对值小于预定差值;所述预定方波信号的占空比在预定占空比范围内;
所述特性检测单元还包括:
开启延迟时间检测模块,用于通过将所述漏极测试端输出的电压信号与预定基准电压比较而检测得到所述开启延迟时间;
所述预定基准电压的波形与所述预定方波信号的波形相同。
5.如权利要求4所述的薄膜晶体管的特性检测装置,其特征在于,还包括:控制单元,分别与所述漏极测试端、所述电流检测模块和所述开启延迟时间检测模块连接,用于在开启电流测试阶段和关断电流测试阶段控制导通所述漏极测试端与所述电流检测模块之间的连接,在开启延迟时间测试阶段控制导通所述漏极测试端与所述开启延迟时间检测模块之间的连接。
6.如权利要求4或5所述的薄膜晶体管的特性检测装置,其特征在于,所述电流检测模块包括:
共集电极电流放大电路,输入端与所述漏极测试端连接,用于对所述漏极测试端输出的电流进行放大;
电流检测电路,与所述共集电极电流放大电路的输出端连接,用于检测所述共集电极电流放大电路的输出端的输出电流;以及,
电流计算电路,与所述电流检测电路连接,用于根据所述共集电极电流放大电路的输出端的输出电流和所述共集电极电流放大电路的放大倍数计算所述漏极测试端输出的电流。
7.如权利要求6所述的薄膜晶体管的特性检测装置,其特征在于,所述共集电极电流放大电路包括放大三极管、第一电阻、第二电阻、第三电阻和第四电阻;
所述放大三极管的基极通过所述第二电阻与所述漏极测试端连接,所述放大三极管的集电极与第三电平输出端连接,所述放大三极管的发射极与所述共集电极电流放大电路的输出端连接;
所述第一电阻连接于所述放大三极管的基极与所述第三电平输出端之间;
所述第三电阻和所述第四电阻相互并联;
相互并联的第三电阻和第四电阻连接于所述放大三极管的发射极和地端之间;
所述开启延迟时间检测模块包括PWM比较器、控制晶体管、电容和开启延迟时间计算子模块,其中,
PWM比较器,正相输入端与预定基准电压输出端连接,负相输入端与所述漏极测试端连接;
控制晶体管,栅极与所述PWM比较器的输出端连接,第一极与第二电压输出端连接,第二极与延迟电压输出端连接;
电容,连接于所述控制晶体管的第二极与地端之间;以及,
开启延迟时间计算子模块,用于根据所述第一时间、预定平均电压和所述延迟电压输出端在开启延迟时间测试阶段的输出电压计算薄膜晶体管的开启延迟时间;
所述预定平均电压为当所述PWM比较器的负相输入端接入预定基准电压时所述延迟电压输出端的输出电压的平均电压。
8.一种显示设备,其特征在于,包括显示面板和如权利要求1至7中任一权利要求所述的薄膜晶体管的特性检测装置。
9.如权利要求8所述的显示设备,其特征在于,所述显示面板包括阵列基板;
所述测试薄膜晶体管设置于所述阵列基板上;
所述测试薄膜晶体管的特性检测装置包括的栅极测试端、源极测试端和与漏极测试端都设置于所述阵列基板上。
10.如权利要求8或9所述的显示设备,其特征在于,还包括夹持于所述显示面板的侧边的夹持单元,所述薄膜晶体管的特性检测装置包括的特性检测单元设置于所述夹持单元上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610685816.1A CN106291306B (zh) | 2016-08-18 | 2016-08-18 | 薄膜晶体管的特性检测装置和显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610685816.1A CN106291306B (zh) | 2016-08-18 | 2016-08-18 | 薄膜晶体管的特性检测装置和显示设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106291306A true CN106291306A (zh) | 2017-01-04 |
CN106291306B CN106291306B (zh) | 2018-11-23 |
Family
ID=57678507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610685816.1A Expired - Fee Related CN106291306B (zh) | 2016-08-18 | 2016-08-18 | 薄膜晶体管的特性检测装置和显示设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106291306B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108320715A (zh) * | 2018-01-03 | 2018-07-24 | 惠科股份有限公司 | 液晶显示装置及其驱动方法 |
CN109884490A (zh) * | 2019-01-09 | 2019-06-14 | 惠科股份有限公司 | 一种薄膜晶体管的检测方法和检测装置 |
CN109961729A (zh) * | 2019-04-30 | 2019-07-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其测试方法 |
CN110930909A (zh) * | 2019-11-27 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 显示面板母板及其制作方法、显示面板 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100443901B1 (ko) * | 1998-12-08 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터형 광 감지소자 및 그 제조방법 |
CN1991940A (zh) * | 2005-12-30 | 2007-07-04 | 三星电子株式会社 | 薄膜晶体管检测系统及使用其的检测方法 |
CN102347255A (zh) * | 2010-07-28 | 2012-02-08 | 深圳华映显示科技有限公司 | 一种薄膜晶体管的对位检测方法 |
CN102456592A (zh) * | 2010-10-15 | 2012-05-16 | 北京京东方光电科技有限公司 | 测试阵列基板上薄膜晶体管特性的方法和装置 |
CN104155588A (zh) * | 2014-07-30 | 2014-11-19 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管的测试装置及测试方法 |
CN104778908A (zh) * | 2014-01-09 | 2015-07-15 | 上海和辉光电有限公司 | 薄膜晶体管电气特性测量方法 |
CN105067012A (zh) * | 2015-07-03 | 2015-11-18 | 复旦大学 | 一种稳定薄膜晶体管传感器性能的测试方法 |
CN105576037A (zh) * | 2016-01-08 | 2016-05-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作和测试方法、阵列基板和显示装置 |
CN106093743A (zh) * | 2016-06-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 升降装置及薄膜晶体管阵列检测设备 |
-
2016
- 2016-08-18 CN CN201610685816.1A patent/CN106291306B/zh not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100443901B1 (ko) * | 1998-12-08 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터형 광 감지소자 및 그 제조방법 |
CN1991940A (zh) * | 2005-12-30 | 2007-07-04 | 三星电子株式会社 | 薄膜晶体管检测系统及使用其的检测方法 |
CN102347255A (zh) * | 2010-07-28 | 2012-02-08 | 深圳华映显示科技有限公司 | 一种薄膜晶体管的对位检测方法 |
CN102456592A (zh) * | 2010-10-15 | 2012-05-16 | 北京京东方光电科技有限公司 | 测试阵列基板上薄膜晶体管特性的方法和装置 |
CN104778908A (zh) * | 2014-01-09 | 2015-07-15 | 上海和辉光电有限公司 | 薄膜晶体管电气特性测量方法 |
CN104155588A (zh) * | 2014-07-30 | 2014-11-19 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管的测试装置及测试方法 |
CN105067012A (zh) * | 2015-07-03 | 2015-11-18 | 复旦大学 | 一种稳定薄膜晶体管传感器性能的测试方法 |
CN105576037A (zh) * | 2016-01-08 | 2016-05-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作和测试方法、阵列基板和显示装置 |
CN106093743A (zh) * | 2016-06-17 | 2016-11-09 | 京东方科技集团股份有限公司 | 升降装置及薄膜晶体管阵列检测设备 |
Non-Patent Citations (1)
Title |
---|
徐华: "氧化物薄膜晶体管研究", 《中国博士学位论文全文数据库 信息科技辑》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108320715A (zh) * | 2018-01-03 | 2018-07-24 | 惠科股份有限公司 | 液晶显示装置及其驱动方法 |
CN109884490A (zh) * | 2019-01-09 | 2019-06-14 | 惠科股份有限公司 | 一种薄膜晶体管的检测方法和检测装置 |
CN109961729A (zh) * | 2019-04-30 | 2019-07-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其测试方法 |
CN109961729B (zh) * | 2019-04-30 | 2022-11-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其测试方法 |
CN110930909A (zh) * | 2019-11-27 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 显示面板母板及其制作方法、显示面板 |
CN110930909B (zh) * | 2019-11-27 | 2023-10-17 | 深圳市华星光电半导体显示技术有限公司 | 显示面板母板及其制作方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN106291306B (zh) | 2018-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106291306A (zh) | 薄膜晶体管的特性检测装置和显示设备 | |
CN106023890B (zh) | 温度检测电路和方法、温度补偿装置和方法、及显示装置 | |
CN105304050B (zh) | 一种过流保护电路和过流保护方法 | |
CN103440847B (zh) | 驱动电路和方法、移位寄存器、像素单元和显示装置 | |
CN107345996A (zh) | 场效应管测试电路及测试方法 | |
CN104169691B (zh) | 电磁流量计的励磁电路以及电磁流量计 | |
CN103593077A (zh) | 触控感测单元及具有该触控感测单元的面板 | |
CN203275483U (zh) | 自动调幅示波器 | |
CN107886883A (zh) | 一种侦测公共电极走线短路的电路及方法 | |
CN204228101U (zh) | 双平行探针式路面水膜厚度测试仪 | |
CN110244112A (zh) | 一种时域中介电材料极化瞬态的测量装置及测量方法 | |
TW200624827A (en) | Method and apparatus for inspecting array substrate | |
CN206818800U (zh) | 一种电阻测量仪 | |
CN109282856A (zh) | 一种同时检测温度/电压/电流信号的单芯片传感器 | |
CN212256869U (zh) | 一种gip电路和gip输出信号检测电路 | |
CN108020727A (zh) | 一种电容电压转换电路 | |
CN104166051B (zh) | 一种16通道模拟开关电路导通电阻的测试方法 | |
CN101303384B (zh) | 一种快速响应电子器件响应速度的测试装置及其测试方法 | |
CN109410884A (zh) | 过流保护模组及显示装置 | |
CN103163443A (zh) | 光电雪崩二极管(apd)自动参数测试仪 | |
CN105158573A (zh) | 一种电池组内阻检测电路及电池组内阻检测方法及装置 | |
CN101825652A (zh) | 测量设备的自动量程选择器 | |
CN105609022B (zh) | Gip检测电路和平板显示装置 | |
CN102944717B (zh) | 电压检测装置及方法 | |
CN106526923A (zh) | 阵列基板、其测试方法及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181123 |
|
CF01 | Termination of patent right due to non-payment of annual fee |