CN106291222A - 一种信号线连接关系的测试方法和装置 - Google Patents
一种信号线连接关系的测试方法和装置 Download PDFInfo
- Publication number
- CN106291222A CN106291222A CN201610585965.0A CN201610585965A CN106291222A CN 106291222 A CN106291222 A CN 106291222A CN 201610585965 A CN201610585965 A CN 201610585965A CN 106291222 A CN106291222 A CN 106291222A
- Authority
- CN
- China
- Prior art keywords
- holding wire
- signal line
- file
- measured signal
- annexation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种信号线连接关系的测试方法和装置，通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测，能够自动且高效的测试信号线连接关系。
Description
技术领域
本发明涉及电子信息技术领域，尤其涉及一种信号线连接关系的测试方法和装置。
背景技术
随着数字芯片规模的增加、集成度的提高，芯片项目中验证工作的工作量也随之增加。据业界统计，芯片验证工作量约占整个芯片项目开发周期的70％，提高验证效率是缩短项目开发周期的必由之路。
研究表明，验证自动化、验证模块标准化已经成为芯片验证领域一个重要的技术方向发展。验证自动化解决了对于数量庞大的验证对象进行相同的、重复性的检测问题，有效地帮助验证工程师避免了大量的简单重复性劳动，节约了验证流程的时间。
大规模的芯片存在着大量的需验证连接关系的待测信号的需求，主要体现在对外输出管脚跟内部信号之间的连接关系以及在系统集成时产生的内部信号之间的连接关系。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
技术问题
有鉴于此，本发明要解决的技术问题是，如何提供一种信号线连接关系的测试方法和装置，能够自动且高效的测试信号线连接关系。
解决方案
为解决以上技术问题，本发明在第一方面提供一种信号线连接关系的测试方法，包括：
通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；
根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；
调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测。
在一种可能的实现方式中，所述Excel格式文件中包括：所述待测信号线的源端位置、所述待测信号线的目的地端位置、所述待测信号线的位宽、采样时钟和测试窗口。
在一种可能的实现方式中，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测，包括：
创建时钟激励信号；
当所述待测信号线的测试窗口为逻辑高时，将所述时钟激励信号加载于所述待测信号线的源端；
在所述采样时钟的上升沿并且当所述待测信号线的测试窗口为逻辑高时，判断所述待测信号线的源信号和目的信号的逻辑关系是否相等，并且在判断结果为否时，检测为所述信号线连接关系错误。
在一种可能的实现方式中，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测，还包括：
当所述待测信号线的测试窗口为逻辑高低时，释放所述时钟激励信号。
在一种可能的实现方式中，所述采样时钟的频率大于所述时钟激励信号的频率的两倍。
为解决以上技术问题，本发明在第二方面提供一种信号线连接关系的测试装置，包括：
处理模块，用于通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；
输出模块，用于根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；
检测模块，用于调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测。
在一种可能的实现方式中，所述Excel格式文件中包括：所述待测信号线的源端位置、所述待测信号线的目的地端位置、所述待测信号线的位宽、采样时钟和测试窗口。
在一种可能的实现方式中，所述检测模块用于：
创建时钟激励信号；
当所述待测信号线的测试窗口为逻辑高时，将所述时钟激励信号加载于所述待测信号线的源端；
在所述采样时钟的上升沿并且当所述待测信号线的测试窗口为逻辑高时，判断所述待测信号线的源信号和目的信号的逻辑关系是否相等，并且在判断结果为否时，检测为所述信号线连接关系错误。
在一种可能的实现方式中，所述检测模块还用于：
当所述待测信号线的测试窗口为逻辑高低时，释放所述时钟激励信号。
在一种可能的实现方式中，所述采样时钟的频率大于所述时钟激励信号的频率的两倍。
有益效果
本发明提供的一种信号线连接关系的测试方法和装置，通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测，能够自动且高效的测试信号线连接关系。
根据下面参考附图对示例性实施例的详细说明，本发明的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本发明的示例性实施例、特征和方面，并且用于解释本发明的原理。
图1示出本发明实施例提供的一种信号线连接关系的测试方法的流程图；
图2示出步骤S2的流程图；
图3示出本发明实施例提供的一种信号线连接关系的测试装置的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本发明的主旨。
实施例1
图1示出本发明实施例提供的一种信号线连接关系的测试方法的流程图，如图1所示，该方法包括：
步骤S1、通过Perl脚本提取输入文件中与信号线连接关系相关的信息，所述输入文件包括Excel格式文件。
信号连接关系测试的输入文件的格式为Excel表格。其中定义的工作组名及列名为固定不可被修改的，其余没有定义的列名的信息不会被脚本提取。该输入文件记录了待测信号线的位宽、源路径位置、目的地路径位置、采样时钟以及测试窗口(观察窗口)的信息。这些信息的列名被冠以“Width”、“From”、“To”、“Sample CLK”、“Enable”的名字，位于工作组的第一行。随后的每一行对应为一个测试项，其中测试项中的参数需要满足Verilog的语法的规则。
Width：该列定义的是被测信号的位宽。其值为十进制数，表示被测信号的宽度是几个比特。
From：该列定义的是信号连接关系测试的信号线起始点。此处可以为逻辑0或1，对于多位宽的信号线可以是一个多比特的值(如，2’b10)，表示被测试的信号线被接到逻辑0或1上。
To：该列定义的是信号连接关系测试的信号线终点。此处可以进行逻辑运算。如，验证信号线的连接是相反的关系，则可对此处的配置项其进行逻辑求反，来测试相反关系的反与源信号线逻辑相等。
Sample CLK：该列定义的是采样时钟。用来确定检查信号线起点和终点数值的时间点。
Enable：该列定义的是启动检查的使能信号。当该信号逻辑为高时，连接关系检查启动。
例，下表为连接关系测试的Excel表的内容。第一行为列名，其余行均为测试项，表中一共有五个，分别位于第二至第六行。
表1
步骤S2、根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件。
图2示出步骤S2的流程图，包括从Excel表提取与信号线连接关系相关的信息，具体包括遍历工作组，查找表1所示各参数列的位置，根据列位置提取相应参数，以及编辑Verilog代码，包括对提取的参数进行排序，打印信号激励源代码，生成输出文件。并且，脚本查询了所有被测信号线源端的位置，如果发现测试项中源端的位置有相同，则这些测试项将会被标记，在后续编辑Verilog代码的过程中，这些被标记的测试项的“force”行为逻辑将会合并到同一个always块中，以满足Verilog的语法规则。此外如果发现测试项中源端的参数是常数，则会忽略对该测试项的激励加载(“force”行为)。这两部分分别对应两个子程序，存储于名为Tool的库中，待顶层程序调用。
步骤S3、调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑关系以实现对所述信号线连接的检测。
本步骤可以具体包括：创建时钟激励信号，作为被测信号线源端的激励。当所述待测信号线的测试窗口为逻辑高时，将所述时钟激励信号加载于所述待测信号线的源端。在所述采样时钟处于上升沿并且所述待测信号线的测试窗口为逻辑高时，判断所述待测信号线的源信号和目的信号的逻辑关系是否相等，并且在判断结果为否时，检测为所述信号线连接关系错误。以及，当所述待测信号线的测试窗口为逻辑高低时，释放所述时钟激励信号。
由于信号线源端加载的是时钟激励信号，根据奈奎斯特定理，所述采样时钟的频率大于所述时钟激励信号的频率的两倍。
由此，本发明实施例提供的信号线连接关系的测试方法，通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测，能够自动且高效的测试信号线连接关系。
实施例2
图3示出本发明实施例提供的一种信号线连接关系的测试装置10的结构示意图，如图3所示，该装置10包括：处理模块110、输出模块120和检测模块130。
处理模块110，用于通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；
输出模块120，用于根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；
检测模块130，用于调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测。
在一种可能的实现方式中，所述Excel格式文件中包括：所述待测信号线的源端位置、所述待测信号线的目的地端位置、所述待测信号线的位宽、采样时钟和测试窗口。
在一种可能的实现方式中，所述检测模块120具体可以用于：
创建时钟激励信号；
当所述待测信号线的测试窗口为逻辑高时，将所述时钟激励信号加载于所述待测信号线的源端；
在所述采样时钟处于上升沿并且所述待测信号线的测试窗口为逻辑高时，判断所述待测信号线的源信号和目的信号的逻辑关系是否相等，并且在判断结果为否时，检测为所述信号线连接关系错误。
在一种可能的实现方式中，所述检测模块120还可以用于：
当所述待测信号线的测试窗口为逻辑高低时，释放所述时钟激励信号。
在一种可能的实现方式中，所述采样时钟的频率大于所述时钟激励信号的频率的两倍。
由此，本发明实施例提供的信号线连接关系的测试装置，通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测，能够自动且高效的测试信号线连接关系。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
Claims (10)
1.一种信号线连接关系的测试方法，其特征在于，包括：
通过Perl脚本提取输入文件中与信号线连接关系相关的信息，所述输入文件包括Excel格式文件；
根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；
调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑关系以实现对所述信号线连接的检测。
2.根据权利要求1所述的测试方法，其特征在于，所述Excel格式文件中与信号线连接关系相关的信息包括：所述待测信号线的源端位置、所述待测信号线的目的地端位置、所述待测信号线的位宽、采样时钟和测试窗口。
3.根据权利要求1所述的测试方法，其特征在于，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑关系以实现对所述信号线连接的检测，包括：
创建时钟激励信号；
当所述待测信号线的测试窗口为逻辑高时，将所述时钟激励信号加载于所述待测信号线的源端；
在所述采样时钟处于上升沿并且所述待测信号线的测试窗口为逻辑高时，判断所述待测信号线的源信号和目的信号的逻辑关系是否相等，并且在判断结果为否时，检测为所述信号线连接关系错误。
4.根据权利要求3所述的测试方法，其特征在于，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测，还包括：
当所述待测信号线的测试窗口为逻辑高低时，释放所述时钟激励信号。
5.根据权利要求3所述的测试方法，其特征在于，所述采样时钟的频率大于所述时钟激励信号的频率的两倍。
6.一种信号线连接关系的测试装置，其特征在于，包括：
处理模块，用于通过Perl脚本提取输入文件中与信号线连接关系的信息，所述输入文件包括Excel格式文件；
输出模块，用于根据所述与信号线连接关系生成输出文件，所述文件包括Verilog文件；
检测模块，用于调用所述输出文件，通过预设的采样时钟检测待测信号线的源信号和目的信号的逻辑相等关系以实现对所述信号线连接的检测。
7.根据权利要求6所述的测试装置，其特征在于，所述Excel格式文件中包括：所述待测信号线的源端位置、所述待测信号线的目的地端位置、所述待测信号线的位宽、采样时钟和测试窗口。
8.根据权利要求7所述的测试装置，其特征在于，所述检测模块用于：
创建时钟激励信号；
当所述待测信号线的测试窗口为逻辑高时，将所述时钟激励信号加载于所述待测信号线的源端；
在所述采样时钟处于上升沿并且所述待测信号线的测试窗口为逻辑高时，判断所述待测信号线的源信号和目的信号的逻辑关系是否相等，并且在判断结果为否时，检测为所述信号线连接关系错误。
9.根据权利要求8所述的测试装置，其特征在于，所述检测模块还用于：
当所述待测信号线的测试窗口为逻辑高低时，释放所述时钟激励信号。
10.根据权利要求8所述的测试装置，其特征在于，所述采样时钟的频率大于所述时钟激励信号的频率的两倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610585965.0A CN106291222A (zh) | 2016-07-25 | 2016-07-25 | 一种信号线连接关系的测试方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610585965.0A CN106291222A (zh) | 2016-07-25 | 2016-07-25 | 一种信号线连接关系的测试方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106291222A true CN106291222A (zh) | 2017-01-04 |
Family
ID=57652201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610585965.0A Pending CN106291222A (zh) | 2016-07-25 | 2016-07-25 | 一种信号线连接关系的测试方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106291222A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107292016A (zh) * | 2017-06-15 | 2017-10-24 | 中车唐山机车车辆有限公司 | 仿真数据处理方法及装置 |
| CN112306767A (zh) * | 2020-01-09 | 2021-02-02 | 成都华微电子科技有限公司 | 一种芯片信号连接关系的自动化测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290640A (zh) * | 2008-06-25 | 2008-10-22 | 北京中星微电子有限公司 | 集成电路设计的验证方法及装置 |
| CN101329703A (zh) * | 2008-07-25 | 2008-12-24 | 北京中星微电子有限公司 | 利用硬件描述语言编写的模块进行集成的方法及装置 |
| CN101916305A (zh) * | 2010-07-19 | 2010-12-15 | 无锡汉咏微电子有限公司 | 一种复杂管脚芯片的验证方法 |
| CN103281206A (zh) * | 2013-05-29 | 2013-09-04 | 新浪网技术(中国)有限公司 | 一种连接关系的确定系统、方法及装置 |
| CN103532738A (zh) * | 2013-09-26 | 2014-01-22 | 福建星网锐捷网络有限公司 | 一种端口连接关系的确定方法及装置 |
| US8843622B1 (en) * | 2011-12-19 | 2014-09-23 | Cisco Technology, Inc. | System and method to contact and maintain status of managed devices |
-
2016
- 2016-07-25 CN CN201610585965.0A patent/CN106291222A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290640A (zh) * | 2008-06-25 | 2008-10-22 | 北京中星微电子有限公司 | 集成电路设计的验证方法及装置 |
| CN101329703A (zh) * | 2008-07-25 | 2008-12-24 | 北京中星微电子有限公司 | 利用硬件描述语言编写的模块进行集成的方法及装置 |
| CN101916305A (zh) * | 2010-07-19 | 2010-12-15 | 无锡汉咏微电子有限公司 | 一种复杂管脚芯片的验证方法 |
| US8843622B1 (en) * | 2011-12-19 | 2014-09-23 | Cisco Technology, Inc. | System and method to contact and maintain status of managed devices |
| CN103281206A (zh) * | 2013-05-29 | 2013-09-04 | 新浪网技术(中国)有限公司 | 一种连接关系的确定系统、方法及装置 |
| CN103532738A (zh) * | 2013-09-26 | 2014-01-22 | 福建星网锐捷网络有限公司 | 一种端口连接关系的确定方法及装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107292016A (zh) * | 2017-06-15 | 2017-10-24 | 中车唐山机车车辆有限公司 | 仿真数据处理方法及装置 |
| CN112306767A (zh) * | 2020-01-09 | 2021-02-02 | 成都华微电子科技有限公司 | 一种芯片信号连接关系的自动化测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104239616B (zh) | 集成电路的设计方法及硬件木马检测方法 | |
| US20170228309A1 (en) | System and method for equivalence class analysis-based automated requirements-based test case generation | |
| CN103365699B (zh) | 基于apk的系统api和运行时字符串的提取方法及系统 | |
| CN103954905B (zh) | 数字电路故障检测电路及利用该电路测试故障的方法 | |
| CN105279092A (zh) | 一种软件测试的方法及装置 | |
| CN103294600A (zh) | 基于Perl的EDIF网表级电路的自动可测性设计系统及自动可测性设计方法 | |
| CN105823976A (zh) | 对芯片进行检测及对芯片测试结果进行验证的方法 | |
| CN104951698A (zh) | 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法 | |
| CN104133768A (zh) | 一种程序代码复查方法和装置 | |
| CN106291222A (zh) | 一种信号线连接关系的测试方法和装置 | |
| CN104765635A (zh) | 一种核对apk内多国语言的方法及其系统 | |
| CN102053900A (zh) | 测试电子装置的usb设备的方法和系统 | |
| CN109101819B (zh) | 一种漏洞检测方法及终端、存储介质 | |
| CN104317707A (zh) | 一种基于程序结构影响感知的软件错误定位方法 | |
| CN101482596A (zh) | 多因素工业系统的故障快速识别方法 | |
| CN105092994A (zh) | Esd检测方法、装置以及esd调试方法、装置 | |
| CN105117332A (zh) | 一种栈溢出位置的检测方法 | |
| CN104899364B (zh) | 一种用于器件建模的标准单元选择方法 | |
| CN106991024A (zh) | 一种硬盘背板的检测方法和系统 | |
| CN104849648B (zh) | 一种提高木马活性的测试向量生成方法 | |
| CN102645609B (zh) | Jtag链路测试装置及其测试方法 | |
| CN106650136A (zh) | 一种检查时序库和网表库的标准单元功能一致性的方法 | |
| CN106250280B (zh) | 一种时钟信号测试方法和装置 | |
| CN105137329A (zh) | 一种检查电路中mos场效应管栅极悬空的方法及系统 | |
| CN108549608A (zh) | 一种app的ui截图测试方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170104 |