CN106254721B - 图像数据接收装置 - Google Patents

图像数据接收装置 Download PDF

Info

Publication number
CN106254721B
CN106254721B CN201610104129.6A CN201610104129A CN106254721B CN 106254721 B CN106254721 B CN 106254721B CN 201610104129 A CN201610104129 A CN 201610104129A CN 106254721 B CN106254721 B CN 106254721B
Authority
CN
China
Prior art keywords
circuit
path
nth
selector
timing adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610104129.6A
Other languages
English (en)
Other versions
CN106254721A (zh
Inventor
狩野高志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106254721A publication Critical patent/CN106254721A/zh
Application granted granted Critical
Publication of CN106254721B publication Critical patent/CN106254721B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明提供能提高由图像数据得到的图像的画质的图像数据接收装置。设K为2以上整数时图像数据接收装置具有：第1至第K的、通路再生电路、定时调整电路和通路再生输出；以及第1至第K－1选择器。设N为小于K的正整数，n为正整数时，第N通路再生电路传输第n像素的数据。第N+1通路再生电路传输与第n像素相邻的第n+1像素的数据。第N定时调整电路具有电连接第N通路再生电路的输入端子。第N+1定时调整电路具有电连接第N+1通路再生电路的输入端子。第N通路再生输出能与第N定时调整电路的输出端子电连接。第N选择器能够将第N定时调整电路的输出端子和第N+1定时调整电路的输出端子的任一方与第N+1通路再生输出电连接。

Description

图像数据接收装置
本申请要求2015年6月10日提出的日本专利申请2015－117744的优先权，其日本专利申请的全部内容在本申请中被引用。
技术领域
本实施方式涉及一种图像数据接收装置。
背景技术
图像数据接收装置接收图像数据后传送到后段的图像处理电路。期望这时提高由图像数据得到的图像的画质。
发明内容
实施方式的目的在于提供一种能够提高由图像数据得到的图像的画质的图像数据接收装置。
实施方式提供一种图像数据接收装置，在设K为2以上的整数时，包括：
第1个至第K个通路(lane)再生电路；
第1个至第K个定时调整电路；
第1个至第K个通路再生输出；以及
第1个至第(K－1)个选择器，
在设N为小于K的正整数，n为正整数时，第N个通路再生电路传输第n个像素的数据，
第(N+1)个通路再生电路传输与第n个像素相邻的第(n+1)个像素的数据，
第N个定时调整电路具有与第N个通路再生电路电连接的输入端子，
第(N+1)个定时调整电路具有与第(N+1)个通路再生电路电连接的输入端子，
第N个通路再生输出能够与第N个定时调整电路的输出端子电连接，
第N个选择器能够将第N个定时调整电路的输出端子和第(N+1)个定时调整电路的输出端子的任一方与第(N+1)个通路再生输出电连接。
此外，实施方式提供一种图像数据接收装置，在设K为2以上的整数时，包括：
第1个至第K个通路再生电路；
第1个至第K个定时调整电路；
第1个至第K个通路再生输出；以及
第1个至第K个选择器，
在设N为小于K的正整数，n为正整数时，第N个通路再生电路传输第n个像素的数据，
第(N+1)个通路再生电路传输与第n个像素相邻的第(n+1)个像素的数据，
第N个定时调整电路具有与第N个通路再生电路电连接的输入端子，
第(N+1)个定时调整电路具有与第(N+1)个通路再生电路电连接的输入端子，
第N个通路再生输出能够与第N个定时调整电路的输出端子电连接，
第N个选择器能够将第N个定时调整电路的输出端子和第(N+1)个定时调整电路的输出端子的任一方与第N个通路再生输出电连接。
附图说明
图1是示出适用了第一实施方式涉及的图像数据接收装置的通信系统的结构的图。
图2是示出第一实施方式涉及的图像数据接收装置的结构的图。
图3是示出第一实施方式中的帧图像数据结构的图。
图4是示出第一实施方式中的帧图像数据传输方式的图。
图5是示出第一实施方式中的像素数据的灰度值分布的图。
图6是示出第一实施方式中的像素数据的置换处理的图。
图7是示出第二实施方式涉及的图像数据接收装置的结构的图。
图8是示出第三实施方式涉及的图像数据接收装置的结构的图。
图9是示出第三实施方式中的像素数据的置换处理的图。
图10是示出第四实施方式涉及的图像数据接收装置的结构的图。
具体实施方式
根据本实施方式，提供一种图像数据接收装置，在设K为2以上的整数时，包括：第1个至第K个通路再生电路；第1个至第K个定时调整电路；第1个至第K个通路再生输出；以及第1个至第(K－1)个选择器。在设N为小于K的正整数，n为正整数时，第N个通路再生电路传输第n个像素的数据。第(N+1)个通路再生电路传输与第n个像素相邻的第(n+1)个像素的数据。第N个定时调整电路具有与第N个通路再生电路电连接的输入端子。第(N+1)个定时调整电路具有与第(N+1)个通路再生电路电连接的输入端子。第N个通路再生输出能够与第N个定时调整电路的输出端子电连接。第N个选择器能够将第N个定时调整电路的输出端子和第(N+1)个定时调整电路的输出端子的任一方与第(N+1)个通路再生输出电连接。
以下，参照附图，对实施方式涉及的图像数据接收装置详细地进行说明。再有，本发明并不被这些实施方式所限定。
(第一实施方式)
对第一实施方式涉及的图像数据接收装置1进行说明。图1是示出适用了图像数据接收装置1的通信系统100的结构的图。图2是示出图像数据接收装置1中的接收处理电路10的结构的图。
图像数据接收装置1例如适用于图1所示的通信系统100。在通信系统100中，图像数据接收装置1通过通信线(通信线缆)101与图像数据发送装置102相连接。图像数据接收装置1构成为可通过通信线101从图像数据发送装置102接收图像数据。
这时，当图像数据发送装置102中的发送处理所使用的时钟频率过于高频化(高时钟化)时，因为通信线101的物理和/或电特性，图像数据接收装置1中的接收处理会容易受波形失真的影响。例如，当在图像数据接收装置1中与发送处理的高时钟化相对应地进行了接收处理的高时钟化时，因为在接收到的信号的波形失真的情况下接收处理中会产生错误等，因而会有位误码发生率变高而超过容许范围的可能性。另一方面，因为安装有图像数据接收装置1的装置(例如电视装置)的要求，需要使图像数据的传送速率在要求值以上。
在第一实施方式中，为了既抑制接收发送处理的高时钟化，又使图像数据的传送速率在要求值以上，在图像数据发送装置102和图像数据接收装置1之间用多条通信线101进行连接。例如，图像数据接收装置1构成为能够以像素数据为单位传输多个包含有多个像素数据的图像数据的、遵从串行接口标准的接收装置。串行接口标准包括例如V－by－One(注册商标)标准、或者V－by－One HS(注册商标)标准。图像数据接收装置1遵从串行接口标准，与发送装置(未图示)之间经由多对通信线101相连接。例如，图像数据接收装置1与图像数据发送装置102之间经由4对通信线(101－0n，101－0r)、(101－1n，101－1r)、(101－2n，101－2r)、(101－3n，101－3r)相连接。各对通信线(101－0n，101－0r)～(101－3n，101－3r)传输差动信号。由多个接收接口2－0～2－3经由多对通信线(101－0n，101－0r)～(101－3n，101－3r)接收多个差动信号。各接收接口2－0～2－3从差动信号生成单端信号(串行数据)，并将生成的串行数据供给到接收处理电路10中的对应的通路LN－0～LN－3。
如图2所示，接收处理电路10具有与多对通信线101－0n，101－0r～101－3n，101－3r相对应的多个通路LN－0～LN－3。此外，在接收处理电路10中设置有偏差校正(De－Skew)电路16。
各通路LN－0～LN－3具有通路再生电路12－0～12－3、定时调整电路13－0～13－3以及通路再生输出15－0～15－3。定时调整电路13－0～13－3电连接在通路再生电路12－0～12－3和通路再生输出15－0～15－3之间。偏差校正电路16具有基准选择电路14和多个定时调整电路13－0～13－3。多个定时调整电路13－0～13－3由多个通路LN－0～LN－3和偏差校正电路16共用。
在串行接口标准(例如V－by－OneHS标准)中，能在接收侧使用多个通路并以像素为单位分割传输帧图像IM的数据。例如，如图3和图4所示地，能够将像素单位的数据分配给各通路LN－0～LN－3，在多个通路LN－0～LN－3中并行地传送像素数据(参照图4)。图3是示出帧图像IM的结构的图。图4是示出帧图像IM的数据传输方式的图。像素单位的像素数据包括第一色(例如红(R))的灰度信息和第二色(例如绿(G))的灰度信息以及第三色(例如蓝(B))的灰度信息。
例如，在帧图像IM由12行×20列的240个像素构成的情况下，从第1行中的左侧一列开始，以4列为单位依次将像素数据分配给各通路LN－0～LN－3，在多个通路LN－0～LN－3(参照图2)中并行传送像素数据。如图4所示，在期间TP1中，用通路LN－0传输像素数据“像素1”，用通路LN－1传输像素数据“像素2”，用通路LN－2传输像素数据“像素3”，用通路LN－3传输像素数据“像素4”。在期间TP2中，用通路LN－0传输像素数据“像素5”，用通路LN－1传输像素数据“像素6”，用通路LN－2传输像素数据“像素7”，用通路LN－3传输像素数据“像素8”。在期间TP3中，用通路LN－0传输像素数据“像素9”，用通路LN－1传输像素数据“像素10”，用通路LN－2传输像素数据“像素11”，用通路LN－3传输像素数据“像素12”。在期间TP4中，用通路LN－0传输像素数据“像素13”，用通路LN－1传输像素数据“像素14”，用通路LN－2传输像素数据“像素15”，用通路LN－3传输像素数据“像素16”。在期间TP5中，用通路LN－0传输像素数据“像素17”，用通路LN－1传输像素数据“像素18”，用通路LN－2传输像素数据“像素19”，用通路LN－3传输像素数据“像素20”。
当第1行的传输结束后进行第2行的传输。以下同样地进行，当第12行的传输结束时，帧图像IM中的全部像素数据的传输结束。
下面，使用图2，对各通路LN和偏差校正电路16的更详细结构进行说明。
在通路LN－0中，通路再生电路12－0电连接在接收接口2－0和定时调整电路13－0的输入端子之间。通路再生电路12－0具有时钟数据恢复电路(CDR电路)12a、串行/并行转换电路(S/P电路)12b、字校准电路(WA电路)12c、8B10B解码电路(10b/8b电路)12d、K代码检测电路(KCD电路)12e、解扰码(Scramble)电路(SD电路)12f、数据拆分电路(UnPack电路)12g。
CDR电路12a从接收接口2－0接收串行数据(像素数据)。串行数据由图像数据发送装置102在发送时按照规定的转换表进行了8B/10B转换，并在数据中重叠有时钟。即，在串行数据中，成为L电平和H电平的期间被转换成按发送处理的时钟成为4个时钟以下，由此来嵌入时钟。CDR电路12a使用串行数据中的脉冲边缘，复原已嵌入在串行数据中的时钟。
例如，CDR电路12a具有PLL，使用PLL从串行数据复原时钟。CDR电路12a基于串行数据中的脉冲边缘，检测串行数据的相位。CDR电路12a用相位比较器对串行数据的相位和内部时钟的相位进行比较，并按照相位比较器的比较结果生成控制信号。CDR电路12a用生成的控制信号使VCO振荡生成时钟，输出所生成的时钟并进行分频，作为内部时钟反馈到相位比较器。
例如，CDR电路12a生成(复原)串行用时钟、并行用时钟、拆分(UnPack)用时钟。并行用时钟是与并行数据的位宽(例如10位宽)相对应地将串行用时钟10分频后得到的时钟。并行数据的位宽取决于相当于1个字的位数。拆分用时钟是与1个像素数据的字节数(例如3个字节)相对应地将并行用时钟3分频后得到的时钟。
CDR电路12a在用串行用时钟锁存了串行数据之后，将串行数据传送到S/P电路12b。并且，CDR电路12a将串行用时钟和并行用时钟供给到S/P电路12b，将并行用时钟供给到WA电路12c、8B/10B电路12d、KCD电路12e、SD电路12f，将并行用时钟和拆分用时钟供给到UnPack电路12g。
S/P电路12b从CDR电路12a接收串行用时钟、并行用时钟以及串行数据。S/P电路12b使用串行用时钟和并行用时钟，将串行数据(1位宽)转换成10位宽的并行数据。10位是相当于1个字的位数。例如，S/P电路12b具有移位寄存器和并行用锁存电路，与串行用时钟同步地向移位寄存器取入串行数据，并与并行用时钟同步地将移位寄存器的各级输出锁存在并行用锁存电路中，由此转换成并行数据。
WA电路12c从S/P电路12b接收并行数据。由于在并行数据中失去了字的边界，因此，WA电路12c使用并行用时钟和预先定义的校准用位模式进行字的校准，复原字边界的位的位置。WA电路12c复原并行数据的位宽(例如10位宽)中的成为字边界的位的位置。例如，WA电路12c可以使数据的位进行移位，使得字边界成为并行数据的位宽的LSB或者MSB。
10b/8b电路12d从WA电路12c接收复原后的字单位的数据，即10位的数据。10b/8b电路12d使用并行用时钟和与发送时用于8B/10B转换的转换表相同的规定的转换表，将10位的数据解码成“8位的数据”+“1位的控制代码标识符”。
KCD电路12e从10b/8b电路12d接收“8位的数据”+“1位的控制代码标识符”。KCD电路12e使用并行用时钟和“1位的控制代码标识符”，检测解码后的“8位的数据”的种类是用户数据还是控制数据。若“1位的控制代码标识符”是D代码，则KCD电路12e检测出“8位的数据”是像素数据(例如第一色～第三色的任一种颜色的灰度信息)。若“1位的控制代码标识符”是K代码，则KCD电路12e检测出“8位的数据”是控制数据。
在检测出K代码的情况下，KCD电路12e能进一步检测出K代码的种类。KCD电路12e能按照检测出的K代码的种类，检测出“8位的数据”是影像同步信号。或者，KCD电路12e能按照检测出的K代码的种类(例如K28.0代码)，检测出“8位的数据”是扰码复位信号。
SD电路12f从KCD电路12e接收8位的数据和K代码的检测结果(有无K代码以及K代码的种类的检测结果)。例如，在“8位的数据”是作为扰码复位信号被检测到的情况下，SD电路12f基于该扰码复位信号，解除施加给所输入的像素数据的扰码。即，为了避免同一符号(symbol)被长时间连续向通信线(通信线缆)101上送出，在像素数据中由图像数据发送装置102按照规定的随机数表施加扰码。SD电路12f能够基于扰码复位信号，使用与发送时施加扰码所用的随机数表相同的随机数表，解除像素数据的扰码。
UnPack电路12g从SD电路12f接收像素数据。例如，UnPack电路12g依次接收第一色灰度信息、第二色灰度信息、第三色灰度信息。第一色灰度信息、第二色灰度信息、第三色灰度信息分别是1个字节(1个字)的像素数据。将第一色灰度信息、第二色灰度信息以及第三色灰度信息合并后的信息能构成像素单位的像素数据。因此，UnPack电路12g根据在串行接口标准(例如V－by－One HS标准)中定义的包数据映象，生成使用了并行用时钟的、合并了第一色灰度信息、第二色灰度信息以及第三色灰度信息而成的3个字节宽度的并行数据。即，UnPack电路12g生成(UnPack)合并了第一色灰度信息、第二色灰度信息以及第三色灰度信息而成的3个字节宽度的并行数据，作为像素单位的像素数据。UnPack电路12g使用拆分用时钟，将像素单位的像素数据输出到定时调整电路13－0，并且将拆分用时钟φCK0输出到定时调整电路13－0。
其他通路再生电路12－1～12－3同样地具有CDR电路12a、S/P电路12b、WA电路12c、10b/8b电路12d、KCD电路12e、SD电路12f、UnPack电路12g。
偏差校正电路16补偿各通路LN之间的时钟偏差(时钟定时的偏差)。
基准选择电路14从多个通路再生电路12－0～12－3中的基准通路的通路再生电路接收时钟(拆分用时钟)。在图2的情况下，通路LN－0被决定为基准通路，基准选择电路14从通路LN－0的通路再生电路12－0的UnPack电路12g接收时钟ΦCK0，并作为读取用像素时钟ΦCK分配给各定时调整电路13－0～13－3。
定时调整电路13－0具有与通路再生电路12－0电连接的输入端子、与基准选择电路14电连接的输入端子、以及与通路再生输出15－0电连接的输出端子。定时调整电路13－0具有FIFO存储器13a和固定延迟电路13b。与由时钟输入WCK从UnPack电路12g收到的写入用像素时钟ΦCK0同步地将由数据输入WD收到的像素数据写入FIFO存储器13a。FIFO存储器13a与由时钟输入RCK收到的读取用像素时钟ΦCK同步地从数据输出RD向固定延迟电路13b输出像素数据。固定延迟电路13b将预先设定的固定延迟D给予给像素数据后输出到通路再生输出15－0。通路再生输出15－0将像素数据传送到图像处理电路4(参照图1)。
定时调整电路13－1具有与通路再生电路12－1电连接的输入端子、与基准选择电路14电连接的输入端子、以及能够与通路再生输出15－1电连接的输出端子。定时调整电路13－1具有FIFO存储器13a、相位差检测电路13d和延迟调整电路13c。与由时钟输入WCK从UnPack电路12g收到的写入用像素时钟ΦCK1同步地将由数据输入WD收到的像素数据写入FIFO存储器13a。FIFO存储器13a与由时钟输入RCK收到的读取用像素时钟ΦCK同步地从数据输出RD向延迟调整电路13c输出像素数据。相位差检测电路13d例如从基准通路LN－0的FIFO存储器13a的输出数据和通路LN－1的FIFO存储器13a的输出数据中分别提取串行接口标准下的消隐(blanking)开始代码或消隐结束代码等定时基准信号，并将两者的相位差供给到延迟调整电路13c。延迟调整电路13c按照两者的相位差，调整延迟调整电路13c的延迟量DR，并将调整后的延迟量DR给予给像素数据。这样，定时调整电路13－1能够将通路LN－1的像素数据的相位合并在基准通路LN－0的像素数据的相位中。延迟调整电路13c可向通路再生输出15－1输出像素数据。
对于其他定时调整电路13－2、13－3，也与定时调整电路13－1同样。
在偏差校正电路16中，由于向各定时调整电路13－0～13－3提供通用的像素时钟ΦCK，因此能补偿时钟偏差。即，在从各通路LN－0～LN－3的FIFO存储器13a读取数据的时钟ΦCK中使用通路LN－0的像素时钟ΦCK0。再有，各通路LN的FIFO存储器13a以后的处理，全部能够与像素时钟ΦCK0同步地实施。
在图2所示的接收处理电路10中，有时在各通路再生电路12－0～12－3中会产生传输错误。例如，在帧图像IM(参照图3)的数据传输中，在通路LN－1的通路再生电路12－1中产生传输错误，未正常进行像素数据的接收处理的情况下，在图5的51所示的发送影像信号的波形就会如图5的52所示的波形那样地失真。图5的51是示出发送时的像素数据中的规定颜色成分的灰度值分布的图，与第一色、第二色、第三色的任一种颜色的灰度信息相对应。图5的52是示出在接收处理电路10中复原后的像素数据中的规定颜色成分的灰度值分布的图，与第一色、第二色、第三色的任一种颜色的灰度信息相对应。
例如，在串行接口标准中，按每个通路LN施加扰码，扰码的复位控制信号的传输间隔最长为512行。从而，若在某个通路LN的通路再生电路12中因为传输错误而扰码的复位定时发生了偏差，则有可能在最长512行的期间持续输出未正确解扰码的数据。
如图5的52所示，在通路LN－1的通路再生电路12－1中产生了传输错误的情况下，因为扰码未解除等，就会如图5的53所示地周期性地产生错误像素，并且错误像素在帧图像IM内纵向排列。因此，在由图像处理电路4(参照图1)根据1个帧的像素数据(帧图像IM的数据)而得到的图像中，容易产生视觉上非常显眼的画面噪声，画质容易劣化。
因此，在第一实施方式中，通过在接收处理电路10中检测传输错误的产生，并用相邻通路的像素数据置换产生了传输错误的通路的像素数据，由此来抑制因传输错误引起的画质劣化。
具体而言，接收处理电路10进一步具有多个错误检测电路17－1～17－3和多个选择器18－1～18－3。错误检测电路17－1和选择器18－1包含在通路LN－1中。错误检测电路17－2和选择器18－2包含在通路LN－2中。错误检测电路17－3和选择器18－3包含在通路LN－3中。
错误检测电路17－1具有输入端子17a、17b、17c和输出端子17d。输入端子17a与通路再生电路12－1的WA电路12c电连接。输入端子17b与通路再生电路12－1的10b/8b电路12d电连接。输入端子17c与通路再生电路12－1的KCD电路12e电连接。输出端子17d与选择器18－1的控制端子18c电连接。其他错误检测电路17－2、17－3与错误检测电路17－1同样。这样，除基准通路LN－0以外的各通路LN－1～LN－3的每一个通路都能检测有无产生错误。
例如，各错误检测电路17－1～17－3在初始状态下否定(deassert)错误检测标志ΦER1、ΦER2、ΦER3。然后，各错误检测电路17－1～17－3通过检测出下面条件1)～4)的任一个而判断为产生了错误，从而肯定(assert)错误检测标志ΦER1、ΦER2、ΦER3。
1)在WA电路12c中产生了字校准的重做。
2)在10b/8b电路12d中检测出在发送时所用的转换表中未规定的位模式(违反ANSI 8B10B编码规则)。
3)在10b/8b电路12d中检测出违反了与解码后的位模式相对应的符号的极性(不一致错误)。
4)在KCD电路12e中无法在规定期间检测出扰码复位信号。
此外，各错误检测电路17－1～17－3还按照在KCD电路12e中检测出了扰码复位信号的情况，否定错误检测标志ΦER1、ΦER2、ΦER3。
选择器18－1具有输入端子18a、18b、控制端子18c和输出端子18d。输入端子18a与定时调整电路13－0的输出端子电连接。输入端子18b与定时调整电路13－1的输出端子电连接。控制端子18c与错误检测电路17－1的输出端子17d电连接。输出端子18d与通路再生输出15－1和选择器18－2的输入端子18a电连接。
选择器18－1按照由控制端子18c收到的错误检测标志ΦER1，将定时调整电路13－0的输出端子和定时调整电路13－1的输出端子的任一方与通路再生输出15－1电连接。
选择器18－1在错误检测标志ΦER1被否定的情况下，将定时调整电路13－1的输出端子与通路再生输出15－1电连接。即，选择器18－1在由错误检测电路17－1未检测出通路再生电路12－1中的数据错误的情况下，将定时调整电路13－1的输出端子与通路再生输出15－1电连接。这样，在经由通路再生电路12－1和定时调整电路13－1传送来的通路LN－1的像素数据不包含错误的情况下，能将该像素数据传送到通路再生输出15－1。通路再生输出15－1将该像素数据传送到图像处理电路4(参照图1)。
选择器18－1在错误检测标志ΦER1被肯定的情况下，将定时调整电路13－0的输出端子与通路再生输出15－1电连接。即，选择器18－1在由错误检测电路17－1检测出了通路再生电路12－1中的数据错误的情况下，将定时调整电路13－0的输出端子与通路再生输出15－1电连接。这样，能防止包含错误的像素数据向通路再生输出15－1传送，能用相邻的通路LN－0的像素数据置换通路LN－1的像素数据后传送到通路再生输出15－1。通路再生输出15－1将置换后的像素数据传送到图像处理电路4(参照图1)。
选择器18－2具有输入端子18a、18b、控制端子18c和输出端子18d。输入端子18a与选择器18－1的输出端子18d电连接。输入端子18b与定时调整电路13－2的输出端子电连接。控制端子18c与错误检测电路17－2的输出端子17d电连接。输出端子18d与通路再生输出15－2和选择器18－3的输入端子18b电连接。
选择器18－2按照由控制端子18c收到的错误检测标志ΦER2，将选择器18－1的输出端子18d和定时调整电路13－2的输出端子的任一方与通路再生输出15－2电连接。
选择器18－2在错误检测标志ΦER2被否定的情况下，将定时调整电路13－2的输出端子与通路再生输出15－2电连接。即，选择器18－2在由错误检测电路17－2未检测出通路再生电路12－2中的数据错误的情况下，将定时调整电路13－2的输出端子与通路再生输出15－2电连接。这样，在经由通路再生电路12－2和定时调整电路13－2传送来的通路LN－2的像素数据不包含错误的情况下，能将该像素数据传送到通路再生输出15－2。通路再生输出15－2将该像素数据传送到图像处理电路4(参照图1)。
选择器18－2在错误检测标志ΦER2被肯定的情况下，将选择器18－1的输出端子18d与通路再生输出15－1电连接。即，选择器18－2在由错误检测电路17－2检测出了通路再生电路12－2中的数据错误的情况下，将选择器18－1的输出端子18d与通路再生输出15－2电连接。这样，能防止包含错误的像素数据向通路再生输出15－2传送，能用相邻的通路LN－1的像素数据置换通路LN－2的像素数据后传送到通路再生输出15－2。通路再生输出15－2将置换后的像素数据传送到图像处理电路4(参照图1)。
选择器18－3具有输入端子18a、18b、控制端子18c和输出端子18d。输入端子18a与选择器18－2的输出端子18d电连接。输入端子18b与定时调整电路13－3的输出端子电连接。控制端子18c与错误检测电路17－3的输出端子17d电连接。输出端子18d与通路再生输出15－3电连接。
选择器18－3按照由控制端子18c收到的错误检测标志ΦER3，将选择器18－2的输出端子18d和定时调整电路13－3的输出端子的任一方与通路再生输出15－3电连接。
选择器18－3在错误检测标志ΦER3被否定的情况下，将定时调整电路13－3的输出端子与通路再生输出15－3电连接。即，选择器18－3在由错误检测电路17－3未检测出通路再生电路12－3中的数据错误的情况下，将定时调整电路13－3的输出端子与通路再生输出15－3电连接。这样，在经由通路再生电路12－3和定时调整电路13－3传送来的通路LN－3的像素数据不包含错误的情况下，能将该像素数据传送到通路再生输出15－3。通路再生输出15－3将该像素数据传送到图像处理电路4(参照图1)。
选择器18－3在错误检测标志ΦER3被肯定的情况下，将选择器18－2的输出端子18d与通路再生输出15－3电连接。即，选择器18－3在由错误检测电路17－3检测出了通路再生电路12－3中的数据错误的情况下，将选择器18－2的输出端子18d与通路再生输出15－3电连接。这样，能防止包含错误的像素数据向通路再生输出15－3传送，能用相邻的通路LN－2的像素数据置换通路LN－3的像素数据后传送到通路再生输出15－3。通路再生输出15－3将置换后的像素数据传送到图像处理电路4(参照图1)。
下面，使用图6，对置换处理进行说明。图6的61是示出置换前的、在接收处理电路10中复原的像素数据中的规定颜色成分的灰度值分布的图，与第一色、第二色、第三色的任一种颜色的灰度信息相对应。图6的62是示出置换后的、在接收处理电路10中复原的像素数据中的规定颜色成分的灰度值分布的图，与第一色、第二色、第三色的任一种颜色的灰度信息相对应。
例如，如图6的61所示，在通路LN－1的通路再生电路12－1中产生了传输错误的情况下，通路LN－1的像素数据中的规定颜色成分的灰度值变成与相邻通路LN的灰度值大幅度不同的不恰当的值。这时，由于能用相邻的通路LN－0的像素数据置换通路LN－1的像素数据，因此，能够如图6的62所示地使通路LN－1的像素数据的灰度值更接近于恰当的值。这样，能够如图6的62所示地使接收处理电路10中复原的像素数据的灰度值分布接近于发送时的像素数据的灰度值分布(参照图5的51)。因此，在由图像处理电路4(参照图1)根据1个帧的像素数据(帧图像IM的数据)而得到的图像中，能够使画面噪声在视觉上不显眼，能提高画质。
或者，例如，虽然没有图示，但通路LN－1、LN－2的通路再生电路12－1、12－2中分别产生了传输错误的情况下，通路LN－1、LN－2的像素数据中的规定颜色成分的灰度值变成与相邻通路LN的灰度值大幅度不同的不恰当的值。这时，由于能用相邻的通路LN－0的像素数据置换通路LN－1、LN－2的像素数据，因此，能使通路LN－1、LN－2的像素数据的灰度值更接近于恰当的值。这样，能够使接收处理电路10中复原的像素数据的灰度值分布接近于发送时的像素数据的灰度值分布(参照图5的51)。因此，在由图像处理电路4(参照图1)根据1个帧的像素数据(帧图像IM的数据)而得到的图像中，能够使画面噪声在视觉上不显眼，能提高画质。
如上所述，在第一实施方式中，在接收处理电路10中，在除基准通路以外的各通路LN的错误检测电路17中检测出传输错误的发生，从而用相邻的通路LN的像素数据置换发生了传输错误的通路LN的像素数据。由此，在根据接收处理电路10所传输的1个帧的像素数据(图像数据)而得到的图像中，能够抑制因传输错误引起的画质劣化。
再有，在图2中例示了接收处理电路10中的通路数为4的情况，但接收处理电路10中的通路数只要是2以上的通路数即可，也可以是其他通路数。例如通路数也可以为2、8、16。
(第二实施方式)
下面，对第二实施方式涉及的图像数据接收装置201进行说明。图7是示出图像数据接收装置201中的接收处理电路210的结构的图。以下，以与第一实施方式不同的部分为中心进行说明。
在第一实施方式中，将多个通路LN－0～LN－3中的一个通路LN－0作为基准通路，对除基准通路LN－0以外的各通路LN－1～LN－3的每个通路，都对应错误发生来进行置换处理。在第二实施方式中，对基准通路LN－0也对应错误发生来进行置换处理。
具体而言，图像数据接收装置201中的接收处理电路210进一步具有错误检测电路17－0、选择器18－0和固定延迟电路219。
错误检测电路17－0具有输入端子17a、17b、17c和输出端子17d。输入端子17a与通路再生电路12－0的WA电路12c电连接。输入端子17b与通路再生电路12－0的10b/8b电路12d电连接。输入端子17c与通路再生电路12－0的KCD电路12e电连接。输出端子17d与选择器18－0的控制端子18c电连接。这样，能在基准通路LN－0中检测有无错误产生。
选择器18－0具有输入端子18a、18b、控制端子18c和输出端子18d。输入端子18a与固定延迟电路219的输出端子219b电连接。输入端子18b与定时调整电路13－0的输出端子电连接。控制端子18c与错误检测电路17－0的输出端子17d电连接。输出端子18d与通路再生输出15－0和选择器18－1的输入端子18a电连接。
固定延迟电路219具有输入端子219a和输出端子219b。输入端子219a与选择器18－3的输出端子18d电连接。输出端子219b与选择器18－0的输入端子18a电连接。这样，固定延迟电路219对从选择器18－3输出的像素数据给予固定延迟D(例如，像素时钟ΦCK的1个时钟量的延迟)并输入到选择器18－0。
选择器18－0在由控制端子18c收到了错误检测标志ΦER0的情况下，按照错误检测标志ΦER0，将定时调整电路13－0的输出端子和固定延迟电路219的输出端子219b的任一方与通路再生输出15－1电连接。
选择器18－0在错误检测标志ΦER0被否定的情况下，将定时调整电路13－0的输出端子与通路再生输出15－0电连接。即，选择器18－0在由错误检测电路17－0未检测出通路再生电路12－0中的数据错误的情况下，将定时调整电路13－0的输出端子与通路再生输出15－0电连接。这样，在经由通路再生电路12－0和定时调整电路13－0传送来的通路LN－0的像素数据不包含错误的情况下，能将该像素数据传送到通路再生输出15－0。通路再生输出15－0将该像素数据传送到图像处理电路4(参照图1)。
选择器18－0在错误检测标志ΦER0被肯定的情况下，将固定延迟电路219的输出端子219b与通路再生输出15－0电连接。即，选择器18－0在由错误检测电路17－0检测出了通路再生电路12－0中的数据错误的情况下，将固定延迟电路219的输出端子219b与通路再生输出15－0电连接。这样，能通过固定延迟电路219使从选择器18－3输出的像素数据按固定延迟D延迟后，经由选择器18－0传送到通路再生输出15－0。即，能防止包含错误的像素数据向通路再生输出15－0传送，能够用帧图像IM上相邻的通路LN－3的像素数据(参照图3)置换通路LN－0的像素数据后传送到通路再生输出15－0。即，在考虑了图像传送连续性的情况下，可以认为通路LN－0和通路LN－3是互相相邻的通路LN。通路再生输出15－0将置换后的像素数据传送到图像处理电路4(参照图1)。
此外，在第二实施方式中，由于在接收处理电路210中的全部的通路LN－0～LN－3中都能进行错误检测和像素置换，因此，也可以构成为能够预先确定错误发生较少的通路，使所确定的通路变更为基准通路。即，偏差校正电路216也可以具有选择作为偏差校正(De－Skew)定时基准的通路的功能。
具体而言，在接收处理电路210中，偏差校正电路216具有基准选择电路214来取代基准选择电路14。基准选择电路214具有选择器214a、214b。选择器214a、214b分别在控制端子上接收基准选择信号ΦRLS，并按照基准选择信号ΦRLS进行选择基准通路的选择动作。此外，定时调整电路13－0还具有与其他定时调整电路13－1～13－3同样的相位差检测电路13d和延迟调整电路13c来取代固定延迟电路13b(参照图2)。
例如，在用基准选择信号ΦRLS指示了通路LN－0的选择的情况下，选择器214a从通路LN－0的通路再生电路12－0的UnPack电路12g接收时钟ΦCK0，并作为读取用像素时钟ΦCK分配到各定时调整电路13－0～13－3。选择器214b将基准通路LN－0的FIFO存储器13a的输出数据供给到各通路LN－0～LN－3的相位差检测电路13d的输入端子。这样，在偏差校正电路216中进行以通路LN－0为基准通路的动作。
例如，在用基准选择信号ΦRLS指示了通路LN－1的选择的情况下，选择器214a从通路LN－1的通路再生电路12－1的UnPack电路12g接收时钟ΦCK1，并作为读取用像素时钟ΦCK分配到各定时调整电路13－0～13－3。选择器214b将基准通路LN－1的FIFO存储器13a的输出数据供给到各通路LN－0～LN－3的相位差检测电路13d的输入端子。这样，在偏差校正电路216中进行以通路LN－1为基准通路的动作。
例如，在用基准选择信号ΦRLS指示了通路LN－2的选择的情况下，选择器214a从通路LN－2的通路再生电路12－2的UnPack电路12g接收时钟ΦCK2，并作为读取用像素时钟ΦCK分配到各定时调整电路13－0～13－3。选择器214b将基准通路LN－2的FIFO存储器13a的输出数据供给到各通路LN－0～LN－3的相位差检测电路13d的输入端子。这样，在偏差校正电路216中进行以通路LN－2为基准通路的动作。
例如，在用基准选择信号ΦRLS指示了通路LN－3的选择的情况下，选择器214a从通路LN－3的通路再生电路12－3的UnPack电路12g接收时钟ΦCK3，并作为读取用像素时钟ΦCK分配到各定时调整电路13－0～13－3。选择器214b将基准通路LN－3的FIFO存储器13a的输出数据供给到各通路LN－0～LN－3的相位差检测电路13d的输入端子。这样，在偏差校正电路216中进行以通路LN－3为基准通路的动作。
此外，在第二实施方式中，由于在接收处理电路210中的全部的通路LN－0～LN－3中都能进行错误检测和像素置换，因此，也可以构成为能按照每个通路LN使置换功能打开或关闭。即，接收处理电路210也可以具有能对每个通路LN选择置换功能的打开或关闭的功能。
具体而言，接收处理电路210进一步具有多个选择器221－0～221－3。
选择器221－0具有输入端子221a、221b、221c、控制端子221d和输出端子221e。输入端子221a与错误检测电路17－0的输出端子17d电连接。输入端子221b与固定的0电平(否定电平)相连接。输入端子221c与固定的1电平(肯定电平)相连接。对控制端子221d提供置换控制信号ΦIP0。输出端子221e与选择器18－0的控制端子18c电连接。
例如，在用置换控制信号ΦIP0指示了“通过(through)”的情况下，选择器221－0使从错误检测电路17－0收到的错误检测标志ΦER0在选择器221－0内通过，然后输出到选择器18－0的控制端子18c。这样，选择器18－0按照错误检测标志ΦER0进行选择动作，因此，能打开与错误检测标志ΦER0相对应的置换功能。
例如，在用置换控制信号ΦIP0指示了“0固定”的情况下，选择器221－0将固定的0电平(否定电平)输出到选择器18－0的控制端子18c。这样，选择器18－0固定地将定时调整电路13－0的输出端子与通路再生输出15－0电连接，因此，能关闭置换功能。
例如，在用置换控制信号ΦIP0指示了“1固定”的情况下，选择器221－0将固定的1电平(肯定电平)输出到选择器18－0的控制端子18c。这样，选择器18－0固定地将固定延迟电路219的输出端子219b与通路再生输出15－1电连接，因此，能固定地打开置换功能。
其他的选择器221－1～221－3与选择器221－0同样。再有，由于个别地决定提供给各选择器221－0、221－1、221－2、221－3的控制端子221d的置换控制信号ΦIP0、ΦIP1、ΦIP2、ΦIP3，因此，能够按照每个通路LN－0～LN－3个别地选择置换功能的打开或关闭。
接收处理电路210通过具有选择作为偏差校正(De－Skew)定时基准的通路的功能，或者具有能按照每个通路LN选择置换功能的打开或关闭的功能，由此，也能够应对不使用特定通路的应用情形。
例如，在不使用通路LN－2而使用通路LN－0、LN－1、LN－3这3个通路的情况下，通过在通路LN－2的选择器221－2中选择“1固定”，能在通路LN－3上产生了错误的情况下，使用通路LN－1的数据置换通路LN－3的错误像素。
此外，例如，通过在全部通路LN－0～LN－3的选择器221－0～221－3中选择“0固定”，能够使接收处理电路210中的置换动作完全关闭，能在该状态下将各像素数据传送到图像处理电路4(参照图1)。这样，也能够在画面上观测传输错误发生状态(参照图5的53)。
如上所述，在第二实施方式中，在接收处理电路210中，在包括基准通路在内的各通路LN的错误检测电路17中检测传输错误的发生，能用相邻的通路LN的像素数据置换发生了传输错误的通路LN的像素数据。这样，能在根据接收处理电路210所传输的1个帧的像素数据(图像数据)而得到的图像中进一步抑制因传输错误引起的画质劣化。
(第三实施方式)
下面，对第三实施方式涉及的图像数据接收装置301进行说明。图8是示出图像数据接收装置301中的接收处理电路310的结构的图。以下，以与第二实施方式不同的部分为中心进行说明。
在第二实施方式中，按照各通路LN－0～LN－3的每一个，对应错误发生而用前侧(图3的左侧)的像素数据进行置换。在第三实施方式中，按照各通路LN－0～LN－2的每一个，对应错误发生，不是用前侧而是用后侧(图3的右侧)的像素数据进行置换。
具体而言，图像数据接收装置301中的接收处理电路310具有多个选择器322－0～322－3来取代多个选择器18－0～18－3(参照图7)。
选择器322－0具有输入端子322a、322b、控制端子322c和输出端子322d。输入端子322a与定时调整电路13－0的输出端子电连接。输入端子322b与定时调整电路13－1的输出端子电连接。控制端子322c与选择器221－0的输出端子221e电连接。输出端子322d与通路再生输出15－0电连接。
在选择器221－0中通过有错误检测标志ΦER0，并且错误检测标志ΦER0被否定的情况下，选择器322－0将定时调整电路13－0的输出端子与通路再生输出15－0电连接。这样，在经由通路再生电路12－0和定时调整电路13－0传送来的通路LN－0的像素数据不包含错误的情况下，能将该像素数据传送到通路再生输出15－0。
在选择器221－0中通过有错误检测标志ΦER0，并且错误检测标志ΦER0被肯定的情况下，选择器322－0将选择器322－1的输出端子322d与通路再生输出15－0电连接。这样，能防止包含错误的像素数据向通路再生输出15－0传送，能用图8的下侧相邻的通路LN－1的像素数据置换通路LN－0的像素数据后传送到通路再生输出15－0。
选择器322－1、322－2与选择器322－0同样。
选择器322－3具有输入端子322a、322b、控制端子322c和输出端子322d。输入端子322a与定时调整电路13－3的输出端子电连接。输入端子322b未使用，例如是开放状态。控制端子322c与选择器221－3的输出端子221e电连接。输出端子322d与通路再生输出15－3电连接。
在接收处理电路310中，为了减小其电路规模，通路LN－3的置换功能被固定为关闭。例如，用置换控制信号ΦIP3指示“0固定”，选择器221－3将固定的0电平(否定电平)输出到选择器322－3的控制端子322c。这样，选择器322－3固定地将定时调整电路13－3的输出端子与通路再生输出15－3电连接。
此外，在接收处理电路310中，由于通路LN－3的置换功能被固定为关闭，因此，能选择通路LN－3作为基准通路。例如，用基准选择信号ΦRLS指示通路LN－3的选择，选择器214a从通路LN－3的通路再生电路12－3的UnPack电路12g接收时钟ΦCK3，并作为读取用像素时钟ΦCK分配到各定时调整电路13－0～13－3。选择器214b将基准通路LN－3的FIFO存储器13a的输出数据供给到各通路LN－0～LN－3的相位差检测电路13d的输入端子。
如上所述，在第三实施方式中，在接收处理电路310中，在各通路LN的错误检测电路17中检测传输错误的发生，用图8的下侧相邻的通路LN的像素数据，置换除基准通路以外的发生了传输错误的通路LN的像素数据。即，按照各通路LN－0～LN－2的每一个，对应错误发生而用帧图像IM中的后侧(图3的右侧)相邻的像素数据进行置换。这样，能在根据接收处理电路310所传输的1个帧的像素数据(图像数据)而得到的图像中抑制因传输错误引起的画质劣化。
例如，如图9的91所示，在通路LN－1的通路再生电路12－1中产生了传输错误的情况下，通路LN－1的像素数据中的规定颜色成分的灰度值变成与相邻通路LN的灰度值大幅度不同的不恰当的值。这时，由于能用相邻的通路LN－2的像素数据置换通路LN－1的像素数据，因此，能够如图9的92所示地使通路LN－1的像素数据的灰度值更接近于恰当的值。这样，能够如图9的92所示地使接收处理电路310中复原的像素数据的灰度值分布接近于发送时的像素数据的灰度值分布(参照图5的51)。因此，在由图像处理电路4(参照图1)根据1个帧的像素数据(帧图像IM的数据)而得到的图像中，能够使画面噪声在视觉上不显眼，能提高画质。
再有，也可以通过组合第一实施方式的接收处理电路10的结构和第三实施方式的接收处理电路310的结构，来使用帧图像IM中的前后的像素数据的平均值作为置换像素数据。
(第四实施方式)
下面，对第四实施方式涉及的图像数据接收装置401进行说明。图10是示出图像数据接收装置401中的接收处理电路410的结构的图。以下，以与第三实施方式不同的部分为中心进行说明。
在第三实施方式中，按照除基准通路LN－3以外的各通路LN－0～LN－2的每一个，对应错误发生而用后侧(图3的右侧)的像素数据进行置换。在第四实施方式中，对基准通路LN－3也对应错误发生而用后侧(图3的右侧)的像素数据进行置换处理。
具体而言，图像数据接收装置401中的接收处理电路410进一步具有多个固定延迟电路423－0～423－3。
固定延迟电路423－0具有输入端子423a和输出端子423b。输入端子423a与定时调整电路13－0的输出端子电连接。输出端子423b与选择器322－0的输入端子322a电连接。这样，固定延迟电路423－0对从定时调整电路13－0输出的像素数据给予固定延迟D(例如，像素时钟ΦCK的1个时钟量的延迟)并输入到选择器322－0。
其他固定延迟电路423－1～423－3与固定延迟电路423－0同样。
此外，选择器322－3的输入端子322b不是未使用，而是与定时调整电路13－0的输出端子相连接，这点与第三实施方式不同。
例如，在选择器221－3中通过有错误检测标志ΦER3，并且错误检测标志ΦER3被否定的情况下，选择器322－3将定时调整电路13－3的输出端子与通路再生输出15－3电连接。这样，在经由通路再生电路12－3和定时调整电路13－3传送来的通路LN－3的像素数据不包含错误的情况下，能由固定延迟电路423－3使该像素数据按固定延迟D延迟后传送到通路再生输出15－3。
在选择器221－3中通过有错误检测标志ΦER3，并且错误检测标志ΦER3被肯定的情况下，选择器322－3将定时调整电路13－0的输出端子与通路再生输出15－3电连接。这样，能防止包含错误的像素数据向通路再生输出15－3传送，能用帧图像IM上相邻的通路LN－0的像素数据(参照图3)置换通路LN－3的像素数据后传送到通路再生输出15－3。通路再生输出15－3将置换后的像素数据传送到图像处理电路4(参照图1)。
如上所述，在第四实施方式中，在接收处理电路410中，在包括基准通路在内的各通路LN的错误检测电路17中检测传输错误的发生，并能用相邻的通路LN的像素数据置换发生了传输错误的通路LN的像素数据。这样，能在根据接收处理电路410所传输的1个帧的像素数据(图像数据)而得到的图像中进一步抑制因传输错误引起的画质劣化。
再有，也可以通过组合第二实施方式的接收处理电路210的结构和第四实施方式的接收处理电路410的结构，来使用帧图像IM中的前后的像素数据的平均值作为置换像素数据。
已经说明了本发明的几个实施方式，但是这些实施方式是作为例子而提出的，并不意图限定发明范围。这些新的实施方式可以以其他各种各样的方式实施，可以在不脱离发明主旨的范围内进行各种各样的省略、置换和变更。这些实施方式或其变形包含在发明范围或主旨内，并且也包含在权利要求书中记载的发明及其均等的范围内。

Claims (18)

1.一种图像数据接收装置，
在设K为2以上的整数时，包括：
第1个至第K个通路再生电路；
第1个至第K个定时调整电路；
第1个至第K个通路再生输出；
第1个至第K－1个选择器；以及
第1个至第K－1个错误检测电路，
在设N为小于K的正整数，n为正整数时，第N个通路再生电路传输第n个像素的数据，
第N个错误检测电路具有与第N+1个通路再生电路电连接的输入端子和能够与第N个选择器的控制端子电连接的输出端子，
第N+1个通路再生电路传输与第n个像素相邻的第n+1个像素的数据，
第N个定时调整电路具有与第N个通路再生电路电连接的输入端子，
第N+1个定时调整电路具有与第N+1个通路再生电路电连接的输入端子，
第N个通路再生输出能够与第N个定时调整电路的输出端子电连接，
第N个选择器能够将第N个定时调整电路的输出端子和第N+1个定时调整电路的输出端子的任一方与第N+1个通路再生输出电连接。
2.根据权利要求1所述的图像数据接收装置，
第N个选择器将第N－1个选择器的输出端子和第N+1个定时调整电路的输出端子的任一个与第N+1个通路再生输出电连接。
3.根据权利要求1所述的图像数据接收装置，
在设m为n以下的正整数时，第1个通路再生电路传输第m个像素的数据，
第2个通路再生电路传输第m+1个像素的数据，
第K个通路再生电路传输在与第m+1个像素相反的一侧与第m个像素相邻的第m－1个像素的数据，
第K个定时调整电路具有与第K个通路再生电路电连接的输入端子，
第K－1个选择器将第K－2个选择器的输出端子和第K个定时调整电路的输出端子的任一方与第K个通路再生输出电连接，
所述图像数据接收装置进一步包括：
延迟电路，具有与第K－1个选择器的输出端子电连接的输入端子；以及
第K个选择器，将所述延迟电路的输出端子和第1个定时调整电路的输出端子的任一方与第1个通路再生输出电连接。
4.根据权利要求3所述的图像数据接收装置，
第1个通路再生电路在第一期间传输第m个像素的数据，
第2个通路再生电路在所述第一期间传输第m+1个像素的数据，
第K个通路再生电路在比所述第一期间往前的第二期间传输第m－1个像素的数据。
5.根据权利要求3所述的图像数据接收装置，
进一步包括第K个错误检测电路，
第K个错误检测电路具有与第1个通路再生电路电连接的输入端子和能够与第K个选择器的控制端子电连接的输出端子。
6.根据权利要求1所述的图像数据接收装置，其特征在于，
在第1个错误检测电路中检测出第2个通路再生电路中的数据错误的情况下，第1个选择器将第1个定时调整电路的输出端子与第2个通路再生输出电连接，在第1个错误检测电路中未检测出第2个通路再生电路中的数据错误的情况下，第1个选择器将第2个定时调整电路的输出端子与第2个通路再生输出电连接，
在N小于K且为2以上的整数时，在第N个错误检测电路中检测出第N+1个通路再生电路中的数据错误的情况下，第N个选择器将第N－1个选择器的输出端子与第N+1个通路再生输出电连接，在第N个错误检测电路中未检测出第N+1个通路再生电路中的数据错误的情况下，第N个选择器将第N+1个定时调整电路的输出端子与第N+1个通路再生输出电连接。
7.根据权利要求5所述的图像数据接收装置，
在第1个错误检测电路中检测出第2个通路再生电路中的数据错误的情况下，第1个选择器将第1个定时调整电路的输出端子与第2个通路再生输出电连接，在第1个错误检测电路中未检测出第2个通路再生电路中的数据错误的情况下，第1个选择器将第2个定时调整电路的输出端子与第2个通路再生输出电连接，
在N小于K且为2以上的整数时，在第N个错误检测电路中检测出第N+1个通路再生电路中的数据错误的情况下，第N个选择器将第N－1个选择器的输出端子与第N+1个通路再生输出电连接，在第N个错误检测电路中未检测出第N+1个通路再生电路中的数据错误的情况下，第N个选择器将第N+1个定时调整电路的输出端子与第N+1个通路再生输出电连接，
在第K个错误检测电路中检测出第1个通路再生电路中的数据错误的情况下，第K个选择器将所述延迟电路的输出端子与第1个通路再生输出电连接，在第K个错误检测电路中未检测出第1个通路再生电路中的数据错误的情况下，第K个选择器将第1个定时调整电路的输出端子与第1个通路再生输出电连接。
8.根据权利要求1所述的图像数据接收装置，
进一步包括基准选择电路，所述基准选择电路将成为基准的时钟作为读取用时钟，供给到第1个至第K个定时调整电路的各个定时调整电路，
第N个定时调整电路具有FIFO存储器，所述FIFO存储器中，与从第N个通路再生电路收到的时钟同步地被写入像素数据，并且所述FIFO存储器与从所述基准选择电路收到的读取用时钟同步地输出像素数据。
9.根据权利要求8所述的图像数据接收装置，
所述基准选择电路选择第1个至第K个通路再生电路中的成为基准的通路再生电路，将从所述成为基准的通路再生电路收到的时钟作为所述读取用时钟，供给到第1个至第K个定时调整电路的各个定时调整电路。
10.根据权利要求5所述的图像数据接收装置，
进一步包括第1个至第K个置换控制电路，
第N个置换控制电路具有：被供给置换控制信号的控制端子、与第N个错误检测电路电连接的输入端子、被固定为否定电平的输入端子、被固定为肯定电平的输入端子、以及与第N个选择器的控制端子电连接的输出端子。
11.根据权利要求10所述的图像数据接收装置，
第N个置换控制电路切换以下动作：使从第N个错误检测电路收到的错误检测标志通过后输出到第N个选择器的控制端子的动作；将否定电平输出到选择器的控制端子的动作；以及将肯定电平输出到选择器的控制端子的动作。
12.一种图像数据接收装置，
在设K为2以上的整数时，包括：
第1个至第K个通路再生电路；
第1个至第K个定时调整电路；
第1个至第K个通路再生输出；
第1个至第K个选择器；以及
第1个至第K个错误检测电路，
在设N为小于K的正整数，n为正整数时，第N个通路再生电路传输第n个像素的数据，
第N个错误检测电路具有与第N个通路再生电路电连接的输入端子和能够与第N个选择器的控制端子电连接的输出端子，
第N+1个通路再生电路传输与第n个像素相邻的第n+1个像素的数据，
第N个定时调整电路具有与第N个通路再生电路电连接的输入端子，
第N+1个定时调整电路具有与第N+1个通路再生电路电连接的输入端子，
第N个通路再生输出能够与第N个定时调整电路的输出端子电连接，
第N个选择器能够将第N个定时调整电路的输出端子和第N+1个定时调整电路的输出端子的任一方与第N个通路再生输出电连接。
13.根据权利要求12所述的图像数据接收装置，
第N个选择器将第N个定时调整电路的输出端子和第N+1个选择器的输出端子的任一方与第N个通路再生输出电连接。
14.根据权利要求12所述的图像数据接收装置，
进一步包括第1个至第K个延迟电路，
第N个延迟电路连接在第N个定时调整电路的输出端子与第N个选择器的输入端子之间，
第K个选择器将第1个定时调整电路的输出端子和第K个延迟电路的输出端子的任一方与第K个通路再生输出电连接。
15.根据权利要求14所述的图像数据接收装置，
第1个通路再生电路在第一期间传输第m个像素的数据，
第2个通路再生电路在所述第一期间传输第m+1个像素的数据，
第K个通路再生电路在比所述第一期间往前的第二期间传输第m－1个像素的数据。
16.根据权利要求12所述的图像数据接收装置，
在第N个错误检测电路中检测出第N个通路再生电路中的数据错误的情况下，第N个选择器将第N+1个选择器的输出端子与第N个通路再生输出电连接，在第N个错误检测电路中未检测出第N个通路再生电路中的数据错误的情况下，第N个选择器将第N个定时调整电路的输出端子与第N个通路再生输出电连接。
17.根据权利要求12所述的图像数据接收装置，
进一步包括基准选择电路，所述基准选择电路选择第1个至第K个通路再生电路中的成为基准的通路再生电路，将从所述成为基准的通路再生电路收到的时钟作为读取用时钟，供给到第1个至第K个定时调整电路的各个定时调整电路，
第N个定时调整电路具有FIFO存储器，所述FIFO存储器中，与从第N个通路再生电路收到的时钟同步地被写入像素数据，并且所述FIFO存储器与从所述基准选择电路收到的所述读取用时钟同步地输出像素数据。
18.根据权利要求17所述的图像数据接收装置，
进一步包括第1个至第K个置换控制电路，
第N个置换控制电路具有：被供给置换控制信号的控制端子、与第N个错误检测电路电连接的输入端子、被固定为否定电平的输入端子、被固定为肯定电平的输入端子、以及与第N个选择器的控制端子电连接的输出端子。
CN201610104129.6A 2015-06-10 2016-02-25 图像数据接收装置 Expired - Fee Related CN106254721B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-117744 2015-06-10
JP2015117744A JP2017005513A (ja) 2015-06-10 2015-06-10 画像データ受信装置

Publications (2)

Publication Number Publication Date
CN106254721A CN106254721A (zh) 2016-12-21
CN106254721B true CN106254721B (zh) 2020-04-17

Family

ID=57517510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610104129.6A Expired - Fee Related CN106254721B (zh) 2015-06-10 2016-02-25 图像数据接收装置

Country Status (3)

Country Link
US (1) US9787879B2 (zh)
JP (1) JP2017005513A (zh)
CN (1) CN106254721B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180067709A1 (en) * 2016-09-05 2018-03-08 Atsushi Sakaue Control device, image forming system, and non-transitory recording medium
US20190342609A1 (en) * 2017-01-16 2019-11-07 Sony Semiconductor Solutions Corporation Transmission control apparatus, reception control apparatus, and transceiving control system
CN107395539A (zh) * 2017-08-31 2017-11-24 华南理工大学 一种适用于jesd204b协议中的8b10b编码器设计方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194115A (zh) * 2010-03-18 2011-09-21 富士通株式会社 图像处理装置和图像处理方法
CN102256059A (zh) * 2010-05-18 2011-11-23 精工爱普生株式会社 摄影装置及显示控制电路
CN103188520A (zh) * 2011-12-28 2013-07-03 阿里巴巴集团控股有限公司 一种图像调整方法和装置
JP2014013968A (ja) * 2012-07-03 2014-01-23 Sony Corp 画像信号処理装置、および画像信号処理方法、並びにプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6470051B1 (en) * 1999-01-25 2002-10-22 International Business Machines Corporation MPEG video decoder with integrated scaling and display functions
JP2002223437A (ja) 2001-01-25 2002-08-09 Matsushita Electric Ind Co Ltd 動画像送信装置、動画像符号化装置、動画像受信装置、動画像再生装置および動画像通信システム
JP4222869B2 (ja) * 2002-12-10 2009-02-12 株式会社ソニー・コンピュータエンタテインメント 画像再生装置
JP2011259128A (ja) 2010-06-08 2011-12-22 Nec Corp デジタルデータ伝送システム、送信装置、受信装置、及び伝送方式
JP5251926B2 (ja) * 2010-06-16 2013-07-31 セイコーエプソン株式会社 撮影装置およびタイミング制御回路
JP5672932B2 (ja) 2010-10-13 2015-02-18 富士ゼロックス株式会社 通信装置、通信システム及びプログラム
JP5588949B2 (ja) 2011-09-30 2014-09-10 富士フイルム株式会社 内視鏡システム及び内視鏡の外部制御装置
US9818379B2 (en) * 2013-08-08 2017-11-14 Nvidia Corporation Pixel data transmission over multiple pixel interfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194115A (zh) * 2010-03-18 2011-09-21 富士通株式会社 图像处理装置和图像处理方法
CN102256059A (zh) * 2010-05-18 2011-11-23 精工爱普生株式会社 摄影装置及显示控制电路
CN103188520A (zh) * 2011-12-28 2013-07-03 阿里巴巴集团控股有限公司 一种图像调整方法和装置
JP2014013968A (ja) * 2012-07-03 2014-01-23 Sony Corp 画像信号処理装置、および画像信号処理方法、並びにプログラム

Also Published As

Publication number Publication date
JP2017005513A (ja) 2017-01-05
CN106254721A (zh) 2016-12-21
US20160366307A1 (en) 2016-12-15
US9787879B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
KR100568950B1 (ko) 한 클러스터의 수신 워드들 중 각각의 수신 워드를 단일의 전송 워드로 매핑하는 기능을 사용하여 시리얼 링크를 통한 전송시 심벌 간의 간섭 효과를 감소시키기 위한 방법 및 시스템
US8903000B2 (en) Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor
US8749535B2 (en) Clock-shared differential signaling interface and related method
US8810560B2 (en) Methods and apparatus for scrambler synchronization
US10263762B2 (en) Physical layer circuitry for multi-wire interface
US20070279408A1 (en) Method and system for data transmission and recovery
CN106254721B (zh) 图像数据接收装置
US7174484B2 (en) Data transmission system
US6539051B1 (en) Parallel framer and transport protocol with distributed framing and continuous data
EP2207315B1 (en) Transmission of parallel data flows on a parallel bus
US9887859B2 (en) Data alignment implemented in a field programmable gate array (FPGA) device
US9191700B2 (en) Encoding guard band data for transmission via a communications interface utilizing transition-minimized differential signaling (TMDS) coding
US10437763B2 (en) Method and device for universal serial bus (USB) communication
US10594892B2 (en) High speed serial link for video interfaces
EP3920498A1 (en) Transmission device, transmission method, reception device, reception method, and transmission/reception device
US6829315B1 (en) Alignment of parallel data channels using header detection signaling
KR20040053287A (ko) 워드 데이터 전달 방법 및 그 장치
US20160373616A1 (en) Video signal transmission apparatus
US11663157B1 (en) Joint electron devices engineering council (JESD)204-to-peripheral component interconnect express (PCIe) interface
US20240223846A1 (en) Optical link supporting hdmi
CN113035105A (zh) 显示驱动设备和包括该显示驱动设备的显示设备
JP2007274533A (ja) シリアル伝送用の送信装置，スクランブル処理方法，受信装置及びシステム
KR102619488B1 (ko) 연결 상태의 변화에 따른 화면 배열의 불안정과 메인 링크의 재설정으로 인한 지연이 방지되는 디스플레이 포트용 광 링크
US20230128574A1 (en) Method for data transmission
KR102619487B1 (ko) 이중화 통신을 지원하는 디스플레이 포트용 광 링크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200417