CN106253879A - 一种峰值电压可变的梯形脉冲产生电路 - Google Patents

一种峰值电压可变的梯形脉冲产生电路 Download PDF

Info

Publication number
CN106253879A
CN106253879A CN201610645901.5A CN201610645901A CN106253879A CN 106253879 A CN106253879 A CN 106253879A CN 201610645901 A CN201610645901 A CN 201610645901A CN 106253879 A CN106253879 A CN 106253879A
Authority
CN
China
Prior art keywords
nmos tube
pulse
crest voltage
phase inverter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610645901.5A
Other languages
English (en)
Other versions
CN106253879B (zh
Inventor
罗萍
王东俊
张辽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610645901.5A priority Critical patent/CN106253879B/zh
Publication of CN106253879A publication Critical patent/CN106253879A/zh
Application granted granted Critical
Publication of CN106253879B publication Critical patent/CN106253879B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape

Landscapes

  • Pulse Circuits (AREA)

Abstract

一种峰值电压可变的梯形脉冲产生电路，属于电子电路技术领域。本发明提供的一种峰值电压可变的梯形脉冲产生电路，在外加时钟信号低电平期间通过MOS管对电容慢慢充电，当外加时钟信号由低电平翻转为高电平时，电容电压达到梯形脉冲的峰值电压，此时进入峰值电压的保持时间；同时外加时钟信号经过时钟变换电路可以生成一个占空比很小的高电平窄脉冲，该窄脉冲的高电平信号开启NMOS管，对电容进行快速放电，则电容上的电压降为零。本发明能够生成梯形脉冲，同时该梯形脉冲的峰值电压、占空比、上升和下降时间根据应用需求可以改变。本发明尤其适用于对脉冲需求比较灵活多变的电子电路领域。

Description

一种峰值电压可变的梯形脉冲产生电路
技术领域
本发明属于电子电路技术领域，具体涉及一种峰值电压可变的梯形脉冲信号产生电路。
背景技术
在现有的控制领域中，有很多常用的控制方式，例如脉冲宽度调制模式、脉冲跨周期调制模式、脉冲频率调制模式、电压型脉冲序列控制模式和电流型脉冲序列控制模式等都对时钟有一定的特殊要求。根据控制方法以及应用需求的不同对各种时钟脉冲的要求也是越来越灵活多变，这就要求在各种电路设计过程中时钟脉冲产生电路同样需要被给予考虑和设计以满足控制方式的要求。
在脉冲宽度调制模式中需要锯齿波产生电路，同时利用锯齿波产生电路生成的锯齿波和被放大的误差信号相互作用生成占空比随变换器输出电压的变化而改变的功率管控制脉冲。在传统的跨脉冲周期调制模式中，则需要一个固定占空比的时钟脉冲根据变换器输出电压和基准电压比较的结果来控制功率管的开启和关断。电压型脉冲序列控制模式中的脉冲产生器，其可以生成具有多种占空比的功率管控制脉冲。在变换器正常工作时，根据变换器输出电压和基准电压之间差值的不同，选择具有不同占空比的控制脉冲控制功率管的开启和关断。同样，在电流型脉冲序列控制模式中也需要这样的脉冲产生器，只是对功率管的控制要根据电流和电压的比较结果。
这些传统的控制方式中，对时钟的要求和改变还主要集中在对时钟占空比的控制上，而在一些新的控制方式中，则出现了对时钟的波形、峰值电压以及占空比等都有一定的要求。因此在各种控制模式和应用中，都加大了对脉冲产生器的设计以实现更好的电路效果和性能。
发明内容
本发明的目的，就是针对上述应用和需求，提出了一种峰值电压可变的梯形脉冲产生电路。
本发明的技术方案为：
一种峰值电压可变的梯形脉冲产生电路，如图1所示，包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一PMOS管M5、第一电阻R1、第二电阻R2、电容C1和时钟变换电路；外部时钟信号CLK连接到时钟变换电路的输入端、第三NMOS管M3的栅极和第一PMOS管M5的栅极；第一NMOS管M1的栅极接时钟变换电路的输出端，其漏极接第二NMOS管M2的源极和电容C1的一端；第二NMOS管M2的漏极和栅极互连的同时连接第一PMOS管M5的漏极、第三NMOS管M3的漏极和第四NMOS管M4的栅极；第一PMOS管M5的源极接电源VDD的同时通过第二电阻R2接第四NMOS管M4的漏极，第四NMOS管M4的源极通过第一电阻R1接第三NMOS管M3的源极、第一NMOS管M1的源极和电容C1的另一端相连并接地。
进一步地，如图2所示，所述时钟变换电路由第一反相器I1、第二反相器I2、与非门N1和延时单元构成；延时单元的输入端接外部时钟信号CLK，其输出端接第二反相器I2的输入端；与非门N1的一个输入端接第二反相器I2的输出端，其另一个输入端接外部时钟信号CLK，与非门N1的输出端接第一反相器I1的输入端，第一反相器I1的输出端为时钟变换电路的输出端。
进一步地，如图2所示，所述延时单元由奇数个基本延时单元串联而成，每个基本延时单元由一个第三反相器I0和一个第五NMOS管M0构成，其中，第三反相器I0的输入端接外部时钟信号CLK，其输出端接第五NMOS管M0的栅极；第五NMOS管M0源极和漏极接地。
本发明的有益效果为：本发明提供的一种峰值电压可变的梯形脉冲产生电路，其梯形脉冲的峰值电压可以根据应用的要求通过调节电容C1的大小加以改变；梯形脉冲的占空比、上升时间和下降时间可以通过调节外加时钟CLK和窄脉冲VD的占空比加以改变；窄脉冲VD的占空比可以通过调节时钟变换电路中延时单元对时钟CLK的延时大小加以调节。本发明通过对控制脉冲的深度研究，实现在各种不同的控制方法中更加灵活多变的设计控制脉冲，以期达到通过改变传统的控制脉冲来简化控制方，进而降低控制方法的实现难度，有利于各种控制方式在电子电路技术中的推广和应用。
附图说明
图1为本发明提供的一种峰值电压可变的梯形脉冲产生电路的结构示意图；
图2是本发明提供的一种峰值电压可变的梯形脉冲产生电路中时钟变换电路结构图；
图3是本发明提供的一种峰值电压可变的梯形脉冲产生电路工作原理示意图；
图4是本发明提供的一种峰值电压可变的梯形脉冲产生电路中不同电容值时的梯形脉冲仿真示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述：
如图1所示，本发明提供的一种峰值电压可变的梯形脉冲产生电路，包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第一PMOS管M5、第一电阻R1、第二电阻R2、电容C1和时钟变换电路；外部时钟信号CLK连接到时钟变换电路的输入端、第三NMOS管M3的栅极和第一PMOS管M5的栅极；第一NMOS管M1的栅极接时钟变换电路的输出端，其漏极接第二NMOS管M2的源极和电容C1的一端；第二NMOS管M2的漏极和栅极互连的同时连接第一PMOS管M5的漏极、第三NMOS管M3的漏极和第四NMOS管M4的栅极；第一PMOS管M5的源极接电源VDD的同时通过第二电阻R2接第四NMOS管M4的漏极，第四NMOS管M4的源极通过第一电阻R1接第三NMOS管M3的源极、第一NMOS管M1的源极和电容C1的另一端相连并接地。
进一步地，如图2所示，所述时钟变换电路由第一反相器I1、第二反相器I2、与非门N1和延时单元构成；延时单元的输入端接外部时钟信号CLK，其输出端接第二反相器I2的输入端；与非门N1的一个输入端接第二反相器I2的输出端，其另一个输入端接外部时钟信号CLK，与非门N1的输出端接第一反相器I1的输入端，第一反相器I1的输出端为时钟变换电路的输出端。
进一步地，如图2所示，所述延时单元由奇数个基本延时单元串联而成，每个基本延时单元由一个第三反相器I0和一个第五NMOS管M0构成，其中，第三反相器I0的输入端接外部时钟信号CLK，其输出端接第五NMOS管M0的栅极；第五NMOS管M0源极和漏极接地。
本发明的一种峰值电压可变的梯形脉冲产生电路在外加时钟信号CLK低电平期间通过第一PMOS管M5和第二NMOS管M2管对电容C1进行慢慢充电，电容C1的电压将逐渐上升。当外加时钟CLK由低电平翻转为高电平时，电容C1上的电压达到最大值即为梯形脉冲的峰值电压VREF。此时第三NMOS管M3开启，且电容C1的电压将维持在梯形脉冲的峰值电压VREF。另外外加时钟信号CLK经过时钟变换电路可以生成一个占空比很小的高电平窄脉冲VD，窄脉冲VD的高电平信号开启第一NMOS管M1对电容C1进行快速的放电直至电容C1的电压降为零。上述即为梯形脉冲产生电路生成梯形脉冲的工作原理，同时通过改变电容C1和外加时钟信号CLK占空比大小可以改变梯形脉冲的峰值电压VREF以及上升时间。本发明尤其适用于对脉冲需求比较灵活多变的电子电路领域。
如图3，给出了所述的一种峰值电压可变的梯形脉冲产生电路的工作原理。在外加时钟信号CLK的低电平期间，第一PMOS管M5开启，第三NMOS管M3关闭，此时电源VDD通过第一PMOS管M5和第二NMOS管M2对电容C1充电，电容C1的电压将会逐渐上升。在此期间，外加时钟信号CLK经过时钟变换电路中延时单元的延时作用得到脉冲VA，而VA和CLK经过与非门N1和反相器I1的处理，得到一个占空比很小的高电平窄脉冲VD。当外加时钟信号CLK由低电平翻转为高电平时，第三NMOS管M3开启，第一PMOS管M5关闭，此时电容C1上的电压达到最大值，即为梯形脉冲的峰值电压VREF。由于开启的第三NMOS管M3将第二NMOS管M2的栅极电压拉低到零电位使得第二NMOS管M2关断，同时由于窄脉冲VD依然为低电平，故第一NMOS管M1处于关断状态，电容C1上的电压将被保持，也即为梯形脉冲的峰值电压VREF保持不变。当窄脉冲VD由低电平翻转为高电平时，第一NMOS管M1开启，电容C1通过第一NMOS管M1快速放电直到电容C1的电压降到零。通过上述工作过程，生成了一个具有恒定峰值电压VREF的梯形脉冲。
如图4，给出了当电容值不同时梯形脉冲产生电路的仿真结果。通过仿真结果可以看出当电容C1保持不变时，梯形脉冲的波形保持稳定，其峰值电压VREF保持不变。当电容C1发生改变时，梯形脉冲的峰值电压VREF也相应的发生改变，因此本发明涉及的一种峰值电压可变的梯形脉冲产生电路满足设计和应用的要求。
本发明的一种峰值电压可变的梯形脉冲产生电路在外加时钟CLK和时钟变换电路的作用下可以生成梯形脉冲，同时梯形脉冲的峰值电压可以根据应用的要求通过调节电容C1的大小加以改变。而梯形脉冲的占空比、上升时间和下降时间则可以通过调节外加时钟CLK和窄脉冲VD的占空比加以改变。而窄脉冲VD的占空比则可以通过调节时钟变换电路中延时单元对时钟CLK的延时大小加以调节。因此本发明涉及的一种峰值电压可变的梯形脉冲产生电路可以根据设计和应用的需要灵活的产生多变的梯形脉冲，故其可于对脉冲需求比较灵活多变电子电路中的控制领域。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种峰值电压可变的梯形脉冲产生电路，包括第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第一PMOS管(M5)、第一电阻(R1)、第二电阻(R2)、电容(C1)和时钟变换电路；外部时钟信号(CLK)连接到时钟变换电路的输入端、第三NMOS管(M3)的栅极和第一PMOS管(M5)的栅极；第一NMOS管(M1)的栅极接时钟变换电路的输出端，其漏极接第二NMOS管(M2)的源极和电容(C1)的一端；第二NMOS管(M2)的漏极和栅极互连的同时连接第一PMOS管(M5)的漏极、第三NMOS管(M3)的漏极和第四NMOS管(M4)的栅极；第一PMOS管(M5)的源极接电源(VDD)的同时通过第二电阻(R2)接第四NMOS管(M4)的漏极，第四NMOS管(M4)的源极通过第一电阻(R1)接第三NMOS管(M3)的源极、第一NMOS管(M1)的源极和电容(C1)的另一端相连并接地。
2.根据权利要求1所述的一种峰值电压可变的梯形脉冲产生电路，其特征在于，所述时钟变换电路由第一反相器(I1)、第二反相器(I2)、与非门(N1)和延时单元构成；延时单元的输入端接外部时钟信号(CLK)，其输出端接第二反相器(I2)的输入端；与非门(N1)的一个输入端接第二反相器(I2)的输出端，其另一个输入端接外部时钟信号(CLK)，与非门(N1)的输出端接第一反相器(I1)的输入端，第一反相器(I1)的输出端为时钟变换电路的输出端。
3.根据权利要求2所述的一种峰值电压可变的梯形脉冲产生电路，其特征在于，所述延时单元由奇数个基本延时单元串联而成，每个基本延时单元由一个第三反相器(I0)和一个第五NMOS管(M0)构成，其中，第三反相器(I0)的输入端接外部时钟信号(CLK)，其输出端接第五NMOS管(M0)的栅极；第五NMOS管(M0)源极和漏极接地。
CN201610645901.5A 2016-08-09 2016-08-09 一种峰值电压可变的梯形脉冲产生电路 Expired - Fee Related CN106253879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610645901.5A CN106253879B (zh) 2016-08-09 2016-08-09 一种峰值电压可变的梯形脉冲产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610645901.5A CN106253879B (zh) 2016-08-09 2016-08-09 一种峰值电压可变的梯形脉冲产生电路

Publications (2)

Publication Number Publication Date
CN106253879A true CN106253879A (zh) 2016-12-21
CN106253879B CN106253879B (zh) 2018-09-04

Family

ID=58078554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610645901.5A Expired - Fee Related CN106253879B (zh) 2016-08-09 2016-08-09 一种峰值电压可变的梯形脉冲产生电路

Country Status (1)

Country Link
CN (1) CN106253879B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3312837A (en) * 1964-04-08 1967-04-04 Honeywell Inc Trapezoidal waveform generator
US20060044034A1 (en) * 2004-08-27 2006-03-02 Yi Jiang Process, temperature and supply insensitive trapezoidal pulse generator
CN101257291A (zh) * 2008-03-31 2008-09-03 北大方正集团有限公司 一种梯形激励脉冲发生方法及装置
CN101977041A (zh) * 2010-10-15 2011-02-16 北京联合大学生物化学工程学院 一种幅值、周期和占空比可自动调节的锯齿波发生电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3312837A (en) * 1964-04-08 1967-04-04 Honeywell Inc Trapezoidal waveform generator
US20060044034A1 (en) * 2004-08-27 2006-03-02 Yi Jiang Process, temperature and supply insensitive trapezoidal pulse generator
CN101257291A (zh) * 2008-03-31 2008-09-03 北大方正集团有限公司 一种梯形激励脉冲发生方法及装置
CN101977041A (zh) * 2010-10-15 2011-02-16 北京联合大学生物化学工程学院 一种幅值、周期和占空比可自动调节的锯齿波发生电路

Also Published As

Publication number Publication date
CN106253879B (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN101562442B (zh) 抖频电路及低频三角波发生器
CN103795260B (zh) 一种非互补反激有源钳位变换器
CN102386893B (zh) 一种可调节的方波信号发生电路以及应用其的开关型调节器
CN101227147B (zh) 一种直流开关电源控制电路
CN106788398A (zh) 时钟分频电路、控制电路以及电源管理集成电路
CN101877531B (zh) 开关电源及其使用的频率抖动生成装置和方法
CN103066823B (zh) 一种开关电源控制器和控制方法
CN102594272B (zh) 一种用于降低d类音频功率放大器电磁干扰的电路
CN101908869A (zh) 具有双向积分器的脉宽调制器
CN102739209B (zh) 时钟脉冲宽度调制电路和时钟脉冲宽度调制方法
CN103683868A (zh) 开关电源控制电路、开关电源及其控制方法
CN102237059A (zh) 液晶显示器的升压型转换器
CN104410258A (zh) 一种基于飞跨电容多步放电的电荷泵纹波抑制技术
CN102290974B (zh) 基于dac技术的新型软启动电路及软启动方法
CN103066953A (zh) 连续脉冲发生器
CN101399504B (zh) 全数字式软启动电路与应用该电路的电源供电系统
CN202340188U (zh) 频率抖动装置及其开关电源
CN103095110A (zh) 控制电压延迟装置、使用其的数字电源转换器及其驱动方法
CN102280994B (zh) 利用脉频和脉宽调制的软启动电路及软启动方法
CN106230385A (zh) 振荡频率可调整的时钟产生电路
CN101621288B (zh) 一种pwm输出模式转化为pfm输出模式的电路
CN106253879A (zh) 一种峰值电压可变的梯形脉冲产生电路
CN210780703U (zh) 一种锯齿波产生电路及升降压变换器
CN206117598U (zh) 振荡频率可调整的时钟产生电路
CN109120144B (zh) 一种dc-dc变换器的软启动控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180904

Termination date: 20210809