CN106229346A - 一种氧化物半导体薄膜晶体管及其制作方法 - Google Patents
一种氧化物半导体薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN106229346A CN106229346A CN201610795669.3A CN201610795669A CN106229346A CN 106229346 A CN106229346 A CN 106229346A CN 201610795669 A CN201610795669 A CN 201610795669A CN 106229346 A CN106229346 A CN 106229346A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide semiconductor
- oxide
- film transistor
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000002360 preparation method Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 230000008021 deposition Effects 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 230000005611 electricity Effects 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 26
- 238000005516 engineering process Methods 0.000 claims description 16
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical group [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000004568 cement Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000003466 anti-cipated effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229940074869 marquis Drugs 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- VBUNOIXRZNJNAD-UHFFFAOYSA-N ponazuril Chemical compound CC1=CC(N2C(N(C)C(=O)NC2=O)=O)=CC=C1OC1=CC=C(S(=O)(=O)C(F)(F)F)C=C1 VBUNOIXRZNJNAD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了本发明一方面提供了一种氧化物半导体薄膜晶体管，包括基板，基板上设有图形化的氧化物半导体层，在氧化物半导体层上沉积栅极绝缘层，栅极绝缘层上有图案化的栅极层，氧化物半导体层的一侧上设有第一道氧化铟锡层，氧化物半导体层的另一侧设置有像素电极，在氧化铟锡层、栅极层以及像素电极上沉积有层间绝缘层，在层间绝缘层上刻蚀有过孔，并在层间绝缘层的一侧沉积出图形化的第二道金属层，在第二道金属层上沉积有钝化层并刻蚀有过孔，钝化层上沉积共同电电极层。本发明另一方面提供了一种氧化物半导体薄膜晶体管的制作方法，与现有技术相比，减少了半导体源极和漏极两端的电阻率，既保障了电阻率小的需求，从而提高了产品的稳定性。
Description
技术领域
本发明涉及一种半导体技术，特别是一种氧化物半导体薄膜晶体管及其制作方法。
背景技术
氧化物半导体具有比非晶硅更高的迁移率，比LTPS更好的均一性，可用于大尺寸显示器，顶栅结构比底栅具有更小的寄生电容。
顶栅结构源极和漏极与氧化物半导体有较大的电阻，目前一般的做法有使用等离子体处理(plasma treatment)或使氧化物半导体层直接接触含氢量高的材料而产生氢扩散，以使部分预计与源极/漏极接触的氧化物半导体层的区域的电阻率降低。然而，上述的等离子体处理方式容易造成被处理后的氧化物半导体层的阻值状况不稳定，而直接接触含氢量高的材料以产生氢扩散的方式则不易控制其扩散范围，容易造成原本要当作传导区的氧化物半导体层易受到扩散影响而严重地影响到薄膜晶体管的元件特性。
发明内容
为克服现有技术的不足，本发明提供一种氧化物半导体薄膜晶体管及其制作方法，不仅提高了产品的稳定性而且减小了源极和漏极的寄生电容，提高了开口度。
本发明一方面提供了一种氧化物半导体薄膜晶体管，包括基板，所述基板上设有图形化的氧化物半导体层，在氧化物半导体层上沉积栅极绝缘层，栅极绝缘层上形成有图案化的栅极层，在氧化物半导体层的一侧上设有覆盖在氧化物半导体层上的第一道氧化铟锡层，氧化物半导体层的另一侧设置有像素电极，在氧化铟锡层、栅极层以及像素电极上沉积有层间绝缘层，在层间绝缘层上刻蚀有过孔，并在层间绝缘层的一侧沉积出图形化的第二道金属层，在第二道金属层上沉积有钝化层并刻蚀有过孔，所述钝化层上沉积共同电电极层。
进一步地，所述栅极层为氮化硅、氧化硅或铝的氧化物的一种或两种的组合。
进一步地，所述栅极绝缘层的厚度为50nm-400nm。
进一步地，所述基板为玻璃材料。
本发明另一方面提供了一种氧化物半导体薄膜晶体管的制作方法，包括如下步骤：
步骤一、在基板上采用物理气相沉积方式沉积氧化物半导体层，并进行图形化；
步骤二、采用等离子体增强型化学气相沉积方式在氧化物半导体层和基板上形成栅极绝缘层；
步骤三、在栅极绝缘层上通过物理气相沉积方式形成覆盖整个栅极绝缘层的栅极层；
步骤四、采用光刻工艺在栅极层上做出图形，使栅极层上形成光阻；
步骤五、通过刻蚀工艺刻蚀掉未被光阻保护的栅极层和栅极绝缘层；
步骤六、采用物理气相沉积方式，沉积出第一道的氧化铟锡层；
步骤七、通过光阻剥离机剥离栅极层上的光阻以及氧化铟锡层后，形成像素电极；
步骤八、通过光刻工艺和湿法刻蚀工艺，去除多余的氧化铟锡层；
步骤九、采用等离子体增强型化学气相沉积方式沉积层间绝缘层，沉积过后采用物理气相沉积方式沉积第二道金属层并采用刻蚀工艺对第二道金属层进行图形化处理，采用等离子体增强型化学气相沉积方式沉积钝化层并刻蚀过孔，最后通过物理气相沉积方式沉积共同电极层并依次通过光刻工艺、湿法刻蚀工艺、光阻剥离工艺对共同电极层进行图形化处理，得到氧化物半导体薄膜晶体管。
进一步地，步骤二中栅极绝缘层的厚度为50nm-400nm。
进一步地，步骤五中刻蚀工艺采用湿法刻蚀工艺和干法刻蚀工艺，或者采用干法刻蚀工艺。
进一步地，步骤九中刻蚀工艺采用湿法刻蚀工艺或者干法刻蚀工艺。
进一步地，步骤五中栅极层刻蚀完成后，保留上面的光阻进行氧化铟锡成膜，所述氧化铟锡的厚度在10nm-200nm。
进一步地，步骤三中栅极层为氮化硅、氧化硅或铝的氧化物的一种或两种的组合。
本发明与现有技术相比，在半导体源极和漏极两端不做等离子体处理和直接接触含氢量高的材料的情况下，减少了半导体源极和漏极两端的电阻率，既保障了电阻率小的需求，而且不会对沟道半导体层产生影响，从而提高了产品的稳定性；再者本方法中第一道氧化铟锡与栅极具有自对准结构，从而减小了两者的寄生电容，提高了开口度。
附图说明
图1是本发明步骤一基板上形成氧化物半导体层的示意图。
图2是本发明步骤二沉积栅极绝缘层的示意图。
图3是本发明步骤三沉积栅极层的示意图。
图4是本发明步骤四光刻做出图形的示意图。
图5是本发明步骤五刻蚀未被光阻保护的栅极和栅极绝缘层后的示意图。
图6是本发明步骤六沉积第一道氧化铟锡的示意图。
图7是本发明步骤七剥离栅极上的光阻和氧化铟锡的示意图。
图8是本发明步骤八去掉多余氧化铟锡的示意图。
图9是本发明步骤九沉积层间绝缘层、第二道金属层以及共同电极层的示意图。
图10是本发明做完第二道金属层后的氧化物半导体薄膜晶体管的俯视图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
如图9和图10所示，本发明的氧化物半导体薄膜晶体管，包括基板1，所述基板1上设有图形化的氧化物半导体层2，在氧化物半导体层2上沉积有栅极绝缘层9，栅极绝缘层9上形成有图案化的栅极层5，在氧化物半导体层2的一侧上设有覆盖在氧化物半导体层2上的第一道的氧化铟锡层4，氧化物半导体层2的另一侧设置有像素电极3，像素电极3上集成有漏极，在氧化铟锡层4、栅极层5以及像素电极3上沉积有层间绝缘层10，在层间绝缘层10上刻蚀有过孔，并在层间绝缘层10的一侧沉积出图形化的第二道金属层6(源极)，在金属层6上沉积有钝化层7并刻蚀有过孔，所述钝化层7上沉积有共同电电极层8。
所述栅极层5为氮化硅、氧化硅、铝的氧化物的一种或两种的组合。
所述栅极绝缘层9的厚度为50nm-400nm。
所述基板为玻璃材料。
一种氧化物半导体薄膜晶体管的制作方法，包括如下步骤：
步骤一、在基板上采用现有技术的物理气相沉积方式沉积氧化物半导体层2，并进行图形化(图1所示)；
步骤二、采用现有技术的等离子体增强型化学气相沉积方式在氧化物半导体层2和基板上形成栅极绝缘层9(图2所示)，栅极绝缘层9的厚度为50nm-400nm；
步骤三、在栅极绝缘层9上通过现有技术的物理气相沉积方式形成覆盖整个栅极绝缘层9的栅极层5(图3所示)；
步骤四、采用光刻工艺在栅极层5上做出图形，使栅极层5上形成光阻11(图4所示)；
步骤五、通过现有技术的湿法刻蚀工艺和现有技术的干法刻蚀工艺，或者直接通过现有技术的干法刻蚀工艺刻蚀掉未被光阻保护的栅极层5和栅极绝缘层9(图5所示)；
步骤六、采用现有技术的物理气相沉积方式，沉积出第一道的氧化铟锡层4(图6所示)；
步骤七、通过光阻剥离机剥离栅极层5上的光阻以及氧化铟锡4，从而使氧化铟锡4与栅极层5自对准，寄生电容很小，能增加开口率，在剥离光阻已经氧化铟锡侯，形成像素电极3，像素电极3上集成有漏极(图7所示)；
步骤八、通过光刻工艺和湿法刻蚀工艺，去除多余的氧化铟锡层4(图8所示)；
步骤九、采用现有技术的等离子体增强型化学气相沉积方式沉积层间绝缘层10，刻蚀过后采用现有技术的物理气相沉积方式沉积第二道金属层(源极)6并采用现有技术的湿法刻蚀工艺或者现有技术的干法刻蚀工艺对第二道金属层6图形化处理，采用现有技术的等离子体增强型化学气相沉积方式沉积钝化层7并刻蚀过孔，最后通过现有技术的物理气相沉积方式沉积共同电极层8并通过依次通过现有技术的光刻工艺、现有技术的湿法刻蚀工艺、现有技术的光阻剥离工艺对共同电极层8进行图形化处理，得到氧化物半导体薄膜晶体管(图9所示)。
本发明的基板为玻璃材料，为保证第一道氧化铟锡的剥离效果，不会与栅极短路，可以适当加大栅极绝缘层的厚度，可调节的厚度在50nm-400nm；所述栅极层5为氮化硅、氧化硅、铝的氧化物的一种或两种的组合。
步骤五中栅极层刻蚀完成后，保留上面的光阻进行氧化铟锡成膜，所述氧化铟锡的厚度在10nm-200nm；
本发明在栅极和栅极绝缘层刻蚀完成后，不去掉上面光阻的情况下进行氧化铟锡成膜，然后在光阻剥离机剥离栅极上面的光阻和氧化铟锡，之后做光刻和刻蚀，去掉氧化铟锡多余的部分。
本发明的制作方法在半导体源极和漏极两端不做等离子体处理和直接接触含氢量高的材料的情况下，减少了半导体源极和漏极两端的电阻率，既保障了电阻率小的需求，而且不会对沟道半导体层产生影响，从而提高了产品的稳定性；再者本方法中第一道氧化铟锡与栅极具有自对准结构，从而减小了两者的寄生电容，提高了开口度。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
Claims (10)
1.一种氧化物半导体薄膜晶体管，包括基板(1)，其特征在于：所述基板(1)上设有图形化的氧化物半导体层(2)，在氧化物半导体层(2)上沉积栅极绝缘层(9)，栅极绝缘层(9)上形成有图案化的栅极层(5)，在氧化物半导体层(2)的一侧上设有覆盖在氧化物半导体层(2)上的第一道氧化铟锡层(4)，氧化物半导体层(2)的另一侧设置有像素电极(3)，在氧化铟锡层(4)、栅极层(5)以及像素电极(3)上沉积有层间绝缘层(10)，在层间绝缘层(10)上刻蚀有过孔，并在层间绝缘层(10)的一侧沉积出图形化的第二道金属层(6)，在第二道金属层(6)上沉积有钝化层(7)并刻蚀有过孔，所述钝化层(7)上沉积共同电电极层(8)。
2.根据权利要求1所述的氧化物半导体薄膜晶体管，其特征在于：所述栅极层(5)为氮化硅、氧化硅或铝的氧化物的一种或两种的组合。
3.根据权利要求1所述的氧化物半导体薄膜晶体管，其特征在于：所述栅极绝缘层(9)的厚度为50nm-400nm。
4.根据权利要求1所述的氧化物半导体薄膜晶体管，其特征在于：所述基板为玻璃材料。
5.一种氧化物半导体薄膜晶体管的制作方法，包括如下步骤：
步骤一、在基板上采用物理气相沉积方式沉积氧化物半导体层(2)，并进行图形化；
步骤二、采用等离子体增强型化学气相沉积方式在氧化物半导体层(2)和基板上形成栅极绝缘层(9)；
步骤三、在栅极绝缘层(9)上通过物理气相沉积方式形成覆盖整个栅极绝缘层(9)的栅极层(5)；
步骤四、采用光刻工艺在栅极层(5)上做出图形，使栅极层(5)上形成光阻；
步骤五、通过刻蚀工艺刻蚀掉未被光阻保护的栅极层(5)和栅极绝缘层(9)；
步骤六、采用物理气相沉积方式，沉积出第一道的氧化铟锡层(4)；
步骤七、通过光阻剥离机剥离栅极层(5)上的光阻以及氧化铟锡层(4)后，形成像素电极(3)；
步骤八、通过光刻工艺和湿法刻蚀工艺，去除多余的氧化铟锡层(4)；
步骤九、采用等离子体增强型化学气相沉积方式沉积层间绝缘层(10)，沉积过后采用物理气相沉积方式沉积第二道金属层(6)并采用刻蚀工艺对第二道金属层(6)进行图形化处理，采用等离子体增强型化学气相沉积方式沉积钝化层(7)并刻蚀过孔，最后通过物理气相沉积方式沉积共同电极层(8)并依次通过光刻工艺、湿法刻蚀工艺、光阻剥离工艺对共同电极层(8)进行图形化处理，得到氧化物半导体薄膜晶体管。
6.根据权利要求5所述的氧化物半导体薄膜晶体管的制作方法，其特征在于：步骤二中栅极绝缘层(9)的厚度为50nm-400nm。
7.根据权利要求5所述的氧化物半导体薄膜晶体管的制作方法，其特征在于：步骤五中刻蚀工艺采用湿法刻蚀工艺和干法刻蚀工艺，或者采用干法刻蚀工艺。
8.根据权利要求5所述的氧化物半导体薄膜晶体管的制作方法，其特征在于：步骤九中刻蚀工艺采用湿法刻蚀工艺或者干法刻蚀工艺。
9.根据权利要求5所述的氧化物半导体薄膜晶体管的制作方法，其特征在于：步骤五中栅极层刻蚀完成后，保留上面的光阻进行氧化铟锡成膜，所述氧化铟锡的厚度在10nm-200nm。
10.根据权利要求5所述的氧化物半导体薄膜晶体管的制作方法，其特征在于：步骤三中栅极层(5)为氮化硅、氧化硅或铝的氧化物的一种或两种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610795669.3A CN106229346A (zh) | 2016-08-31 | 2016-08-31 | 一种氧化物半导体薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610795669.3A CN106229346A (zh) | 2016-08-31 | 2016-08-31 | 一种氧化物半导体薄膜晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106229346A true CN106229346A (zh) | 2016-12-14 |
Family
ID=58073838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610795669.3A Pending CN106229346A (zh) | 2016-08-31 | 2016-08-31 | 一种氧化物半导体薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106229346A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130244374A1 (en) * | 2012-03-14 | 2013-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103346093A (zh) * | 2013-06-13 | 2013-10-09 | 北京大学深圳研究生院 | 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法 |
| CN103430299A (zh) * | 2011-03-24 | 2013-12-04 | 株式会社半导体能源研究所 | 信号处理电路 |
| CN105448823A (zh) * | 2015-12-28 | 2016-03-30 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
-
2016
- 2016-08-31 CN CN201610795669.3A patent/CN106229346A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103430299A (zh) * | 2011-03-24 | 2013-12-04 | 株式会社半导体能源研究所 | 信号处理电路 |
| US20130244374A1 (en) * | 2012-03-14 | 2013-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103346093A (zh) * | 2013-06-13 | 2013-10-09 | 北京大学深圳研究生院 | 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法 |
| CN105448823A (zh) * | 2015-12-28 | 2016-03-30 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| US8643006B2 (en) | Thin film transistor having a patterned passivation layer | |
| US9252285B2 (en) | Display substrate including a thin film transistor and method of manufacturing the same | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| US9741751B2 (en) | Array substrate fabricating method | |
| TWI458100B (zh) | 薄膜電晶體結構及其製造方法 | |
| CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| CN110190031A (zh) | 一种薄膜晶体管基板的制备方法 | |
| US9123588B2 (en) | Thin-film transistor circuit substrate and method of manufacturing the same | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN106935549B (zh) | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 | |
| US10529750B2 (en) | LTPS array substrate and method for producing the same | |
| WO2016011755A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示设备 | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| US10115745B2 (en) | TFT array substrate and method of forming the same | |
| CN110224031A (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| US10204833B2 (en) | Array substrate and manufacturing method for the same | |
| CN106972063B (zh) | 金属氧化物薄膜晶体管的制作方法 | |
| CN106229346A (zh) | 一种氧化物半导体薄膜晶体管及其制作方法 | |
| CN106128961A (zh) | 一种ltps薄膜晶体管的制作方法 | |
| US10553614B2 (en) | Thin-film transistor array substrate and manufacturing method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161214 |