CN106227696A - 一种快速重构高性能目标阵列的方法 - Google Patents

一种快速重构高性能目标阵列的方法 Download PDF

Info

Publication number
CN106227696A
CN106227696A CN201610628003.9A CN201610628003A CN106227696A CN 106227696 A CN106227696 A CN 106227696A CN 201610628003 A CN201610628003 A CN 201610628003A CN 106227696 A CN106227696 A CN 106227696A
Authority
CN
China
Prior art keywords
node
array
algorithm
network
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610628003.9A
Other languages
English (en)
Other versions
CN106227696B (zh
Inventor
钱俊彦
周志德
古天龙
赵岭忠
常亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201610628003.9A priority Critical patent/CN106227696B/zh
Publication of CN106227696A publication Critical patent/CN106227696A/zh
Application granted granted Critical
Publication of CN106227696B publication Critical patent/CN106227696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Abstract

本发明公开了一种快速重构高性能目标阵列的方法,包括如下步骤:模型介绍、引入规则、约束定义、逻辑列和目标阵列最大化定义、处理器阵列重构算法和实验分析等,该快速重构高性能目标阵列的方法,而对于HPTA的构建,其等价于在网络中寻找节点不相交路径的最大数目,使得这些节点不相交路径具有上述偏序关系且路径的总花费最小,且具有相同的位置,当重构过程结束后,高性能目标阵列的重构问题可在多项式时间内得到最优解,可以将原宿主阵列中所有相邻集为空的处理单元视为故障处理单元,不仅实现了算法NMHP,同时也实现了算法ALG06和ALG14作为对比实验。对比现有技术的缺点,本发明优势明显,花费较小,其而更加准确,值得以后推广使用。

Description

一种快速重构高性能目标阵列的方法
技术领域
本发明涉及目标阵列技术领域,具体涉及一种快速重构高性能目标阵列的方法。
背景技术
可重构计算是一种将软件的灵活性和硬件的高效性结合在一起的计算方式,比如现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)。其与普通微处理器之间的区别在于不仅可以改变控制流,还可以改变数据通路(Data Path)的结构,具有高性能、低硬件开销和功耗、灵活性好、扩展性好的优点。目前主要应用于媒体处理、模式识别、基带处理等计算密集型的算法。随着嵌入式处理器普遍要求缩短设计周期、降低设计和开发成本,另外最终市场和技术的不确定性越来越大,可重构处理逐步成为嵌入式处理器国际发展的趋势。不仅如此,在很多高性能计算的领域它也有所涉足,包括结构分析、计算流体力学、分子模拟、生物信息、计算化学、地震地质、油气勘探、数值气象、宇宙学研究等,目前可重构处理器为了降低功耗,主要采用多电压域技术或动态电压调节技术。但是该技术不能发掘配置内电路层的时序富余,所以功耗优化的效果不够理想,同时单纯采用其中一种技术,能耗降低的程度有限,在现有的模型中,还无法保证所得到的s-t路径具有与目标阵列中逻辑列一样的逻辑顺序。若希望两者的逻辑顺序一致,则必须保证所得到的s-t路径中不存在两条路径拥有交叉(cross)边的情况,且最终网络的规模较大,为此,我们提出一种快速重构高性能目标阵列的方法。
发明内容
为克服现有技术的不足,本发明公开了一种快速重构高性能目标阵列的方法。
为实现上述目的本发明采用如下技术方案:
一种快速重构高性能目标阵列的方法,包括以下步骤:
S1、模型介绍,给定大小为m×n的宿主阵列H,令R1,R2,…,Rm表示H的物理行,为简化对算法的描述,假设宿主阵列H的所有物理行均被包含在目标阵列中,显然,由于网状结构的简单与规整,宿主阵列H可以被分为多个层次,每一层对应宿主阵列H中的一个物理行;
S2、引入规则,对于一个给定大小为m×n的宿主阵列,目标旨在建立宿主阵列所对应得网络,在宿主阵列中,处理单元u往往与多个开关相连,由于补偿距离的限制,实际上最多只可能有6个处理单元与u相连,其中3个位于第(row(u)+1)行,另外3个位于(row(u)-1)行,这表明,若把处理单元u视为网络中的一个节点,则该节点最多有三条入边和三条出边,因此,若将宿主阵列中的所有无故障处理单元视为网络中的节点,并且给该网络添加一个统一的源节点s和汇点t,则可得到网络N=(V,A,s,t),其中V是节点集合,A是边集;
S3、约束定义,在网络流算法中,由于算法不可能直接限制最多只有一条s-t路径经过一个节点,但是对于一条边而言,却可以通过限定它的容量为1,使得最多只有一条s-t路径能够通过它,为了确保网络中的每个节点至多只属于一条s-t路径,可将网络N中除了源节点s、汇点t以及第1层和第m层所有节点以外的节点u一分为二为两个节点u′和u″,并添加一条从节点u′到节点u″的边(u′,u″),这使得原来u的入边现在成了u′的入边,原来u的出边现在成了u″的出边,对于任意两条s-t路径,πγ和πι,γ≠ι:若πγ在第i层的节点位于πι在第i层的节点的左边,则称πγ<πι,l≤i≤m,若πγ在第i层的节点位于πι在第i层的节点的右边,或两者位置相同,则称πγ≤πι,1≤i≤m,若πγ在第i层的节点位于πι在第i层的节点的右边,则称πr>πι,1≤i≤m,当πγ<πι或πγ>πι时,称πγ和πι相互独立,若用N′=(V′,A′,s,t)表示从宿主阵列建模得到的网络,其中V′和A′分别表示经过拆分后的节点集合和边集,s和t分别为源节点和汇点,则可用于说明网络N′中具有最小花费的所有s-t路径是相互独立的;
S4、逻辑列和目标阵列最大化定义,在网络N′=(V′,A′,s,t)中,S3的结论同样适用于其它高效的网络流算法,如capacity-scaling算法和cost-scaling算法,针对阵列重构问题,可用比后继最短路径算法更高效的最小花费流算法来获得独立的节点不相交路径,根据独立节点不相交路径的定义和引理1可知,在网络N′=(V′,A′,s,t)中,当全部的s-t路径具有最小花费时,这些s-t路径与目标阵列的逻辑列具有相同的偏序关系,即P1<P2<…<Pk,但为确保结果的最优性,还必须保证网络N′=(V′,A′,s,t)中的最大节点不相交路径数与目标阵列中的最大逻辑列数相等,为达到这个目标,引理2阐明了MTA中逻辑列的数目与网络N′=(V′,A′,s,t)中具有最小花费的所有节点不相交路径数之间的关系;
S5、处理器阵列重构算法,输入:m×n宿主阵列,输出:m×k高性能目标阵列:
第一步、从宿主阵列构造一个具有m+2层,包含一个源节点s和一个汇点t的有向网络N,其中第0层只有源节点s,第m+1只有汇点t;第i层的节点对应宿主阵列中第i行的无故障处理单元,i=1,2,…,m;
第二步、将网络N中位于第2层到第m-1层的节点u一分为二为节点u′和节点u″,得到一个2m层的网络N′;
设置边(u,v)的容量为1;
第三步、调用最小花费流算法求解网络N′中从源节点s到汇点t的节点不相交路径,算法所得的流量值即为目标阵列中逻辑列的最大数目,花费即为目标阵列中长链接的数目;
S6、实验分析,本步骤中所涉及到的算法均由C++语言实现,为体现本步骤所提出的算法的良好性能,不仅实现了算法NMHP,同时也实现了算法ALG06和ALG14作为对比实验,其中,算法NMHP的实现利用了高性能网络建模与优化库LEMON,该库被当作一个黑盒来使用,所有的参数都采用默认的设置;
如上表给出了算法NMHP,ALG06和ALG14在随机故障模型下的性能比较,表中分别统计了各算法在大小为64×64到512×512的宿主阵列上的实验情况,并且各数据为20次实验数据的平均值,整个阵列的故障分布均服从故障密度为0.1%,1%,5%和10%的随机分布,从表中可以看出,算法NMHP产生的目标阵列中所包含的长链接数明显少于算法ALG06和ALG14得到的结果,并且其值更接近下界,通常,在低故障密度的情况下,如0.1%≤ρ≤1%,算法NMHP的性能提升会随着故障密度的增加而增加;然而,当故障密度较大时,如5%≤ρ≤10%,算法NMHP的性能提升会随着故障密度的增加而减少,之所以会产生这种现象,是因为在低故障密度的情况下逻辑列的下降比率要比在高故障密度的情况下小。
优选的,所述的任意给定的两条逻辑列,CP和Cq,p≠q:若CP中的每一个处理单元均位于Cq对应处理单元的左边,则称Cp<Cq,若CP中的每一个处理单元均位于Cq对应处理单元的左边,或者两者的位置相同,则称Cp≤Cq,若CP中的每一个处理单元均位于Cq对应处理单元的右边,则称Cp>Cq。当Cp>Cq或Cp>Cq时,称CP和Cq相互独立。
与现有技术相比,本发明的有益效果是:该快速重构高性能目标阵列的方法,可以保证所得结果的正确性,而对于HPTA的构建,其等价于在网络中寻找节点不相交路径的最大数目,使得这些节点不相交路径具有上述偏序关系且路径的总花费最小,且具有相同的位置,当重构过程结束后,各逻辑行的位置也唯一确定了,通过利用高效的最小花费流算法,高性能目标阵列的重构问题可在多项式时间内得到最优解,可以将原宿主阵列中所有相邻集为空的处理单元视为故障处理单元,以降低网络N′=(V′,A′,s,t)的规模,为体现本步骤所提出的算法的良好性能,本节不仅实现了算法NMHP,同时也实现了算法ALG06和ALG14作为对比实验。对比现有技术的缺点,本发明优势明显,花费较小,其而更加准确,值得以后推广使用。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合具体实施例,对本发明进行进一步详细说明。此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
一种快速重构高性能目标阵列的方法,包括以下步骤:
S1、模型介绍,给定大小为m×n的宿主阵列H,令R1,R2,…,Rm表示H的物理行,为简化对算法的描述,假设宿主阵列H的所有物理行均被包含在目标阵列中,由于网状结构的简单与规整,宿主阵列H可以被分为多个层次,每一层对应宿主阵列H中的一个物理行;
S2、引入规则,对于一个给定大小为m×n的宿主阵列,目标旨在建立宿主阵列所对应得网络,在宿主阵列中,处理单元u往往与多个开关相连,由于补偿距离的限制,实际上最多只可能有6个处理单元与u相连,其中3个位于第(row(u)+1)行,另外3个位于(row(u)-1)行,这表明,若把处理单元u视为网络中的一个节点,则该节点最多有三条入边和三条出边,因此,若将宿主阵列中的所有无故障处理单元视为网络中的节点,并且给该网络添加一个统一的源节点s和汇点t,则可得到网络N=(V,A,s,t),其中V是节点集合,A是边集;
S3、约束定义,在网络流算法中,由于算法不可能直接限制最多只有一条s-t路径经过一个节点,但是对于一条边而言,却可以通过限定它的容量为1,使得最多只有一条s-t路径能够通过它,为了确保网络中的每个节点至多只属于一条s-t路径,可将网络N中除了源节点s、汇点t以及第1层和第m层所有节点以外的节点u一分为二为两个节点u′和u″,并添加一条从节点u′到节点u″的边(u′,u″),这使得原来u的入边现在成了u′的入边,原来u的出边现在成了u″的出边,对于任意两条s-t路径,πγ和πι,γ≠ι:若πγ在第i层的节点位于πι在第i层的节点的左边,则称πγ<πι,1≤i≤m,若πγ在第i层的节点位于πι在第i层的节点的右边,或两者位置相同,则称πγ≤πι,1≤i≤m,若πγ在第i层的节点位于πι在第i层的节点的右边,则称πγ>πι,1≤i≤m,当πγ<πι或πγ>πι时,称πγ和πι相互独立,若用N′=(V′,A′,s,t)表示从宿主阵列建模得到的网络,其中V′和A′分别表示经过拆分后的节点集合和边集,s和t分别为源节点和汇点,则可用于说明网络N′中具有最小花费的所有s-t路径是相互独立的;
S4、逻辑列和目标阵列最大化定义,在网络N′=(V′,A′,s,t)中,S3的结论同样适用于其它高效的网络流算法,如capacity-scaling算法和cost-scaling算法,针对阵列重构问题,可用比后继最短路径算法更高效的最小花费流算法来获得独立的节点不相交路径,根据独立节点不相交路径的定义和引理1可知,在网络N′=(V′,A′,s,t)中,当全部的s-t路径具有最小花费时,这些s-t路径与目标阵列的逻辑列具有相同的偏序关系,即P1<P2<…<Pk,但为确保结果的最优性,还必须保证网络N′=(V′,A′,s,t)中的最大节点不相交路径数与目标阵列中的最大逻辑列数相等,为达到这个目标,引理2阐明了MTA中逻辑列的数目与网络N′=(V′,A′,s,t)中具有最小花费的所有节点不相交路径数之间的关系;
S5、处理器阵列重构算法,输入:m×n宿主阵列,输出:m×k高性能目标阵列:
第一步、从宿主阵列构造一个具有m+2层,包含一个源节点s和一个汇点t的有向网络N,其中第0层只有源节点s,第m+1只有汇点t;第i层的节点对应宿主阵列中第i行的无故障处理单元,i=1,2,…,m;
第二步:将网络N中位于第2层到第m-1层的节点u一分为二为节点u′和节点u″,得到一个2m层的网络N′;
设置边(u,v)的容量为1;
第三步、调用最小花费流算法求解网络N′中从源节点s到汇点t的节点不相交路径,算法所得的流量值即为目标阵列中逻辑列的最大数目,花费即为目标阵列中长链接的数目;
S6、实验分析,本步骤中所涉及到的算法均由C++语言实现,为体现本步骤所提出的算法的良好性能,本节不仅实现了算法NMHP,同时也实现了算法ALG06和ALG14作为对比实验,其中,算法NMHP的实现利用了高性能网络建模与优化库LEMON,该库被当作一个黑盒来使用,所有的参数都采用默认的设置;
如上表给出了算法NMHP,ALG06和ALG14在随机故障模型下的性能比较,表中分别统计了各算法在大小为64×64到512×512的宿主阵列上的实验情况,并且各数据为20次实验数据的平均值,整个阵列的故障分布均服从故障密度为0.1%,1%,5%和10%的随机分布,从表中可以看出,算法NMHP产生的目标阵列中所包含的长链接数明显少于算法ALG06和ALG14得到的结果,并且其值更接近下界,通常,在低故障密度的情况下,如0.1%≤ρ≤1%,算法NMHP的性能提升会随着故障密度的增加而增加;然而,当故障密度较大时,如5%≤ρ≤10%,算法NMHP的性能提升会随着故障密度的增加而减少。之所以会产生这种现象,是因为在低故障密度的情况下逻辑列的下降比率要比在高故障密度的情况下小。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (2)

1.一种快速重构高性能目标阵列的方法,其特征在于:包括以下步骤:
S1、模型介绍,给定大小为m×n的宿主阵列H,令R1,R2,…,Rm表示H的物理行,为简化对算法的描述,假设宿主阵列H的所有物理行均被包含在目标阵列中,由于网状结构的简单与规整,宿主阵列H可以被分为多个层次,每一层对应宿主阵列H中的一个物理行;
S2、引入规则,对于一个给定大小为m×n的宿主阵列,目标旨在建立宿主阵列所对应得网络,在宿主阵列中,处理单元u往往与多个开关相连,由于补偿距离的限制,实际上最多只可能有6个处理单元与u相连,其中3个位于第(row(u)+1)行,另外3个位于(row(u)-1)行,这表明,若把处理单元u视为网络中的一个节点,则该节点最多有三条入边和三条出边,因此,若将宿主阵列中的所有无故障处理单元视为网络中的节点,并且给该网络添加一个统一的源节点s和汇点t,则可得到网络N=(V,A,s,t),其中V是节点集合,A是边集;
S3、约束定义,在网络流算法中,由于算法不可能直接限制最多只有一条s-t路径经过一个节点,但是对于一条边而言,却可以通过限定它的容量为1,使得最多只有一条s-t路径能够通过它,为了确保网络中的每个节点至多只属于一条s-t路径,可将网络N中除了源节点s、汇点t以及第1层和第m层所有节点以外的节点u一分为二为两个节点u′和u″,并添加一条从节点u′到节点u″的边(u′,u″),这使得原来u的入边现在成了u′的入边,原来u的出边现在成了u″的出边,对于任意两条s-t路径,πγ和πι,γ≠ι:若πγ在第i层的节点位于πι在第i层的节点的左边,则称πγ<πι,1≤i≤m,若πγ在第i层的节点位于πι在第i层的节点的右边,或两者位置相同,则称πγ≤πι,1≤i≤m,若πγ在第i层的节点位于πι在第i层的节点的右边,则称πγ>πι,1≤i≤m,当πγ<πι或πγ>πι时,称πγ和πι相互独立,若用N′=(V′,A′,s,t)表示从宿主阵列建模得到的网络,其中V′和A′分别表示经过拆分后的节点集合和边集,s和t分别为源节点和汇点,则可用于说明网络N′中具有最小花费的所有s-t路径是相互独立的;
S4、逻辑列和目标阵列最大化定义,在网络N′=(V′,A′,s,t)中,S3的结论同样适用于其它高效的网络流算法,如capacity-scaling算法和cost-scaling算法,针对阵列重构问题,可用比后继最短路径算法更高效的最小花费流算法来获得独立的节点不相交路径,根据独立节点不相交路径的定义和引理1可知,在网络N′=(V′,A′,s,t)中,当全部的s-t路径具有最小花费时,这些s-t路径与目标阵列的逻辑列具有相同的偏序关系,即P1<P2<…<Pk,但为确保结果的最优性,还必须保证网络N′=(V′,A′,s,t)中的最大节点不相交路径数与目标阵列中的最大逻辑列数相等,为达到这个目标,引理2阐明了MTA中逻辑列的数目与网络N′=(V′,A′,s,t)中具有最小花费的所有节点不相交路径数之间的关系;
S5、处理器阵列重构算法,输入:m×n宿主阵列,输出:m×k高性能目标阵列:
第一步、从宿主阵列构造一个具有m+2层,包含一个源节点s和一个汇点t的有向网络N,其中第0层只有源节点s,第m+1只有汇点t;第i层的节点对应宿主阵列中第i行的无故障处理单元,i=1,2,…,m;
for each node u∈layer 1 do{
增加一条从s到u的边;
c(s,u)=0;}
for each node v∈layer m do{
增加一条从v到t的边;
c(v,t)=0;}
for i=1 to m-1 do
for each node u∈layer i do
for each node v∈Adj+(u)do{
增加一条从u到v的边;
c(u,v)=|col(u)-col(v)|;}
第二步:将网络N中位于第2层到第m-1层的节点u一分为二为节点u′和节点u″,得到一个2m层的网络N′;
for i=2 to m-1 do{
for each node u∈layer i do{
u ⇒ u ′ u ′ ′ ;
增加一条从u′到u″的边;
c(u′,u″)=0;
调整所有节点u的入边为节点u′的入边;
调整所有节点u的出边为节点u″的出边;}
for each arc(u,v)∈N′do
设置边(u,v)的容量为1;
第三步、调用最小花费流算法求解网络N′中从源节点s到汇点t的节点不相交路径,算法所得的流量值即为目标阵列中逻辑列的最大数目,花费即为目标阵列中长链接的数目;
S6、实验分析,本步骤中所涉及到的算法均由C++语言实现,为体现本步骤所提出的算法的良好性能,不仅实现了算法NMHP,同时也实现了算法ALG06和ALG14作为对比实验,其中,算法NMHP的实现利用了高性能网络建模与优化库LEMON,该库被当作一个黑盒来使用,所有的参数都采用默认的设置;
如上表给出了算法NMHP,ALG06和ALG14在随机故障模型下的性能比较,表中分别统计了各算法在大小为64×64到512×512的宿主阵列上的实验情况,并且各数据为20次实验数据的平均值,整个阵列的故障分布均服从故障密度为0.1%,1%,5%和10%的随机分布,从表中可以看出,算法NMHP产生的目标阵列中所包含的长链接数明显少于算法ALG06和ALG14得到的结果,并且其值更接近下界,通常,在低故障密度的情况下,如0.1%≤ρ≤1%,算法NMHP的性能提升会随着故障密度的增加而增加;然而,当故障密度较大时,如5%≤ρ≤10%,算法NMHP的性能提升会随着故障密度的增加而减少,之所以会产生这种现象,是因为在低故障密度的情况下逻辑列的下降比率要比在高故障密度的情况下小。
2.根据权利要求1所述的一种快速重构高性能目标阵列的方法,其特征在于:所述的任意给定的两条逻辑列,CP和Cq,p≠q:若CP中的每一个处理单元均位于Cq对应处理单元的左边,则称Cp<Cq,若CP中的每一个处理单元均位于Cq对应处理单元的左边,或者两者的位置相同,则称Cp≤Cq,若CP中的每一个处理单元均位于Cq对应处理单元的右边,则称Cp>Cq。当Cp<Cq或Cp>Cq时,称CP和Cq相互独立。
CN201610628003.9A 2016-08-03 2016-08-03 一种快速重构高性能目标阵列的方法 Active CN106227696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610628003.9A CN106227696B (zh) 2016-08-03 2016-08-03 一种快速重构高性能目标阵列的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610628003.9A CN106227696B (zh) 2016-08-03 2016-08-03 一种快速重构高性能目标阵列的方法

Publications (2)

Publication Number Publication Date
CN106227696A true CN106227696A (zh) 2016-12-14
CN106227696B CN106227696B (zh) 2020-01-07

Family

ID=57536276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610628003.9A Active CN106227696B (zh) 2016-08-03 2016-08-03 一种快速重构高性能目标阵列的方法

Country Status (1)

Country Link
CN (1) CN106227696B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506448A (zh) * 2020-04-16 2020-08-07 广西师范大学 一种二维处理器阵列的快速重构方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030105868A1 (en) * 2001-12-04 2003-06-05 Kimbrel Tracy J. Dynamic resource allocation using known future benefits
CN103164291A (zh) * 2011-12-12 2013-06-19 天津工业大学 一种求解可重构多处理器阵列容错上界的方法
CN103164551A (zh) * 2011-12-09 2013-06-19 天津工业大学 一种对可重构vlsi阵列构造低温子阵列的方法
CN103294909A (zh) * 2013-05-22 2013-09-11 王燚 基于共享度的分离路径计算方法
CN103841000A (zh) * 2014-03-12 2014-06-04 湖州师范学院 一种基于最小费用流模型的虚拟链路映射算法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030105868A1 (en) * 2001-12-04 2003-06-05 Kimbrel Tracy J. Dynamic resource allocation using known future benefits
CN103164551A (zh) * 2011-12-09 2013-06-19 天津工业大学 一种对可重构vlsi阵列构造低温子阵列的方法
CN103164291A (zh) * 2011-12-12 2013-06-19 天津工业大学 一种求解可重构多处理器阵列容错上界的方法
CN103294909A (zh) * 2013-05-22 2013-09-11 王燚 基于共享度的分离路径计算方法
CN103841000A (zh) * 2014-03-12 2014-06-04 湖州师范学院 一种基于最小费用流模型的虚拟链路映射算法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506448A (zh) * 2020-04-16 2020-08-07 广西师范大学 一种二维处理器阵列的快速重构方法
CN111506448B (zh) * 2020-04-16 2023-03-24 广西师范大学 一种二维处理器阵列的快速重构方法

Also Published As

Publication number Publication date
CN106227696B (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
CN104298843B (zh) 一种基于着色随机Petri网的复杂机构动态级联可靠性建模方法
CN103325061B (zh) 一种社区发现方法和系统
CN102932479B (zh) 一种基于历史数据实现拓扑感知的虚拟网络映射方法
Liu et al. Separated and overlapping community detection in complex networks using multiobjective evolutionary algorithms
CN108732528A (zh) 一种基于深度置信网络的数字化电能表故障诊断方法
CN107632590B (zh) 一种基于优先级的底事件排序方法
CN111310409B (zh) 一种优化时分复用技术的多阶段fpga布线方法
Nasiruzzaman et al. Transient stability assessment of smart power system using complex networks framework
CN112270406A (zh) 一种类脑计算机操作系统的神经信息可视化方法
Rao et al. A new approach for detection of common communities in a social network using graph mining techniques
CN104268338B (zh) 一种复杂产品故障影响传递关系模型的分析与评价方法
Radhakrishnan et al. GIS integrated automation of a near real-time power-flow service for electrical grids
Thijssen et al. Compact: Flow-based computing on nanoscale crossbars with minimal semiperimeter
CN106227696A (zh) 一种快速重构高性能目标阵列的方法
CN107370149A (zh) 确定电力系统负荷削减量的方法和系统
CN105184383B (zh) 基于智能优化方法的城市移动应急电源最优调度方法
Bujack et al. Visualizing electrical power systems as flow fields
Jueping et al. OPNEC-Sim: an efficient simulation tool for network-on-Chip communication and energy performance analysis
CN113890042B (zh) 基于有源配电网的潮流计算方法
CN105069517A (zh) 基于混合算法的配电网多目标故障恢复方法
Ascia et al. Networks-on-chip based deep neural networks accelerators for iot edge devices
Cvijić et al. Optimal clustering for efficient computations of contingency effects in large regional power systems
CN107769245A (zh) 一种考虑风电功率波动概率特性的主导节点选择方法
CN106991616A (zh) 基于边零模型的网络边社团发现方法
Guan et al. A Hardware-Aware Neural Architecture Search Pareto Front Exploration for In-Memory Computing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant