CN106227682B - 电子装置、存储器装置及其数据交换方法 - Google Patents

电子装置、存储器装置及其数据交换方法 Download PDF

Info

Publication number
CN106227682B
CN106227682B CN201610455614.8A CN201610455614A CN106227682B CN 106227682 B CN106227682 B CN 106227682B CN 201610455614 A CN201610455614 A CN 201610455614A CN 106227682 B CN106227682 B CN 106227682B
Authority
CN
China
Prior art keywords
memory device
data
bit
address
mcu302
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610455614.8A
Other languages
English (en)
Other versions
CN106227682A (zh
Inventor
张坤龙
王裕谦
陈耕晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/133,864 external-priority patent/US10409735B2/en
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106227682A publication Critical patent/CN106227682A/zh
Application granted granted Critical
Publication of CN106227682B publication Critical patent/CN106227682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种电子装置，包括耦接于一存储器装置的一处理器，经由一数据总线在该数据总线上接收及传送位。该处理器用以传送一信息以及传送表明该存储器装置的一操作模式的一第三位，该信息包括表明控制该数据总线的一第一位、表明识别存储器装置的一地址的地址位以及是否该处理器打算从该存储器装置读取数据或写入数据至该存储器装置的一第二位。

Description

电子装置、存储器装置及其数据交换方法
技术领域
本发明涉及包括I2C协议的电子装置及数据交换方法，特别涉及包括指示操作模式的I2C协议的电子装置及数据交换方法。
背景技术
许多存储器装置与内部集成电路(Inter-integrated circuit,I2C)协议兼容。I2C协议提供多个主装置(master device)以及多个从属装置(slave device)之间的通信。图1绘示一传统I2C装置配置100的概略图，包括由串行数据线/总线(serial data line/bus,SDA)110及串行频率线/总线(serial clock line/bus,SCL)112耦接彼此的两个主装置102及104以及两个从属装置106及108。SDA 110用以在主装置及从属装置之间传送数据或地址位，以及SCL用以传送时钟信号至主设备及从属设备。
图2A是一例示性时序图，绘示在写入模式中I2C装置配置100的SDA110上的例示性通信。为了通信，一主装置，例如主装置102或104，传送一起始位(start bit)S，其后跟随识别正与此主装置通信的一从属装置，例如从属装置106或108的地址的地址位。识别地址位其后跟随一R/W位，其指示是否主装置打算写入或读取此从属装置。举例来说，R/W位的值为0表示写入模式，而值为1表示读取模式。连接至SDA 110的从属装置读取传送的地址位。由识别地址位识别的从属装置传送一确认位(acknowledgement bit)A，假定(assume)从属装置存在。接收确认信息(acknowledgement)后，主装置在SDA 110上传送的多组数据或存储器地址位置位(D/Add)至从属装置。从属装置在SDA 110上传送确认位A或无法确认位NA以响应从主装置接收每组位D/Add。主装置的数据或地址位D/Add的传送以及从属装置的确认位A/NA的传送持续至主装置发送一停止位(stop bit)P以停止传送或一重新起始位(re-start bit)Sr，其指示主装置希望保留用于另一操作的总线的控制。
图2B是一例示性时序图，绘示读取模式中I2C装置配置100的SDA110上的通信。相似于写入模式，主装置，例如主装置102或104，传送一起始位S，其后跟随识别正与主装置通信的从属装置，例如从属装置106或108，的地址的多个地址位。识别地址位其后跟随一R/W位(R/W＝1)，指出主装置打算读取从属装置。由识别地址位识别的从属装置传送一确认位A以及传送多组数据位D至主装置。接收数据后，主装置传送一确认位A或无法确认位NA。来自从属装置的数据的传送以及主装置的确认持续至主装置传送一停止位P以停止传送或者一重新起始位Sr，其指示主装置希望保持总线控制。
闪存装置(flash memory device)可被控制以执行许多类型的写入操作，例如编程(program)、区段擦除(sector erase)、区块擦除(block erase)及芯片擦除(chiperase)，以及至少两种类型的读取操作，例如正常读取及快速读取。传统的I2C协议无法分辨(discern)这些不同的操作，其限制使用I2C协议的闪存的控制操作的能力。
发明内容
根据本发明的第一方面，提供了一电子装置，包括耦接一存储器装置的一处理器，经由一数据总线以在该数据总线上接收及传送位。该处理器用以传送一信息以及传送表明该存储器装置的一操作模式的第三位，该信息包括表明控制该数据总线的一第一位、表明识别该存储器装置的地址的存储器装置地址位，以及表明是否该处理器打算由该存储器装置读取数据或写入数据至该存储器装置的第二位。
根据本发明的第二方面，提供了一存储器装置，耦接于一控制单元，经由一数据总线以在该数据总线上接收及传送位。该存储器装置用以从该控制单元接收一信息以及从该控制单元接收一第三位，该第三位表明该存储器装置的一操作模式，该信息包括表明控制该数据总线的控制单元的一第一位、表明识别该存储器装置的地址的存储器装置地址位，以及表明是否该控制单元打算由该存储器装置读取数据或写入数据至该存储器装置的第二位。
根据本发明的第三方面，提供了可由一电子装置执行的一数据交换方法，该电子装置包括一数据总线以及一处理器，该处理器耦接于一存储器装置经由该数据总线于该数据总线上接收及传送位。该方法包括由该处理器传送一信息以及由该处理器传送表明该存储器装置的一操作模式的一第三位，该信息包括表明控制该数据总线的一第一位、表明识别该存储器装置的一地址的存储器装置地址位，以及表明是否该处理器打算由该存储器装置读取数据或写入数据至该存储器装置的一第二位。
根据本发明的第四方面，提供了可由一存储器装置执行的一数据交换方法，该存储器装置耦接一控制单元，经由一数据总线于该数据总线上接收及传送位，该方法包括从该控制单元接收一信息以及从该控制单元接收表明该存储器装置的一操作模式的一第三位，该信息包括表明控制该数据总线的一第一位、识别该存储器装置的一地址的存储器装置地址位，以及表明是否该控制单元打算由该存储器装置读取数据或写入数据至该存储器装置的一第二位。
附图说明
现通过举例的方式参考附图，所述附图显示了本申请的范例实施例，并且其中：
图1绘示一传统的I2C配置的概略图。
图2A绘示在写入模式的一传统I2C数据总线上的通信的一例示性时序图。
图2B绘示在读取模式的一传统I2C数据总线上的通信的一例示性时序图。
图3绘示与本发明的实施例一致的一例示性I2C装置配置的方块图。
图4A绘示与本发明的实施例一致的由图3所示的I2C装置配置执行的一方法，包括指示操作模式的协议。
图4B绘示与本发明的实施例一致的由图3所示的I2C装置配置执行的另一方法，包括指示操作模式的协议。
图4C绘示与本发明的实施例一致的由图3所示的I2C装置配置执行的另一方法，包括指示操作模式的协议。
图5A及5B绘示与本发明的实施例一致的由图3所示的I2C装置配置在读取模式执行的方法。
图5C及5D是与本发明的实施例一致的例示性读取模式(read-mode)时序图，绘示在图3所示的数据总线及频率总线上传送的数据信号及时钟信号。
图6A绘示与本发明的实施例一致的由图3所示的I2C装置配置在写入模式执行的方法。
图6B是与本发明的实施例一致的例示性编成模式(program-mode)时序图，绘示在图3所示的数据总线及频率总线上传送的数据信号及时钟信号。
图6C是与本发明的实施例一致的例示性擦除模式(erase-mode)时序图，绘示在图3所示的数据总线及频率总线上传送的数据信号及时钟信号。
图7绘示与本发明的实施例一致的由图3所示的I2C装置配置在读取模式执行的方法。
图8绘示与本发明的实施例一致的闪存单元的例示性配置的方块图。
【符号说明】
100：I2C装置配置
102、104：主装置
106、108：从属装置
110：SDA
112：SCL
300：装置
302：MCU
304：闪存单元
306：电子单元
308：SDA
310：SCL
400、420、430：方法
402～414：步骤
500：方法
502～514、520～528：步骤
550～562、564～580：时间周期
600：方法
602～614：步骤
620～634、660～676：时间周期
700：方法
702～722：步骤
802：输入/输出区域
804：控制电路区域
806：列译码器
808：行译码器
810：存储单元阵列
812：模拟区域
8101：存储单元
具体实施方式
以下，本发明的实施例将参考附图描述。尽可能地，相同的图标符号在所有图标中都指示相同或类似的部件。
图3绘示与本发明的实施例一致的一例示性电子装置300的方块图。装置300包括含有一处理器的一微控制单元(micro controller unit,MCU)302、一闪存单元(flashmemory unit)304、一电子单元(electronic unit)306、一SDA 308，以及一SCL 310。电子单元306包括一存储器装置，其可包括易失性或非易失性存储器。MCU 302用以写入数据至闪存单元304或电子单元306，或者由闪存单元304或电子单元306读取数据。SDA 308用以在MCU 302、闪存单元304及电子单元306之间传送数据或地址。SCL 310用以传送时钟信号(clock signal)至MCU 302、闪存单元304及电子单元306，因此它们可接收或传送SDA 308上的数据或地址的位。虽然图3中绘示一个MCU、一个闪存单元及一个电子单元，但本发明并不限于此。装置300可包括多于一个的MCU、闪存单元及电子单元。
此外，虽然图3绘示MCU 302以及闪存单元单元304及电子单元306包括在相同的装置300中，MCU 302可以替代地位在包括单位304和/或306的设备之外。举例来说，MCU 302可包括在一主机装置(host device)，其经由SDA 308及SCL 310耦接以存取(access)闪存单元304及电子单元306。为了说明这一点，图3绘示出SDA 308和SCL 310包括MCU302以及闪存单元304及电子单元306之间的断裂(break)。
MCU 302、闪存单元304以及电子单元306以与I2C协议相一致的方式在SDA 308上通信。然而，MCU 302及闪存单元304还用以，与本发明的实施例一致，控制闪存单元304以操作闪存独有的各种模式的读取及写入操作，同时使用I2C协议。
图4A绘示一例示性方法400，执行利用I2C协议在闪存单元304上的记忆体操作，以及包括新的协议功能以实施与本发明的实施例一致的操作模式。虽然仅将MCU 302及闪存单元304绘示于图4A中，MCU 302可耦接于一个或多个其他的闪存单元。举例来说，电子单元306可为一闪存单元。此外，闪存单元304可耦接至一个或多个其他的MCU。
在步骤402，MCU 302用以在SDA 308上传送一信息，其包括一起始(第一)位S、表示识别从属装置的地址的从属地址位(slave address bit)，以及一R/W(第二)位。起始位S指示(indicate)MCU 302正控制SDA 308。从属地址(slave address)是MCU 302希望通信的单元的识别地址(identifying address)。在所示实施例中，从属地址是闪存单元304的识别地址。R/W位表示是否MCU 302打算写入数据至闪存单元304或由闪存单元304读取数据。在步骤404，闪存单元304接收此信息并用以传送一确认位(acknowledgement bit)A至MCU302。在步骤406，MCU 302用以传送一命令(command,CMD)(第三)位，其指示MCU 302将在闪存单元304上执行闪存写入或读取操作的一预定模式。举例来说，闪存写入操作的不同可能模式包括，例如，编程闪存单元304、擦除储存于闪存单元304的数据，以逐区块(block-by-block)或逐区段(sector-by-sector)擦除数据或者一次擦除储存于闪存装置304的数据的方式。读取操作的不同可能模式包括，例如，以正常速度或例如传统串行外设接口(SerialPeripheral Interface,SPI)闪存命令协议(flash command protocol)中定义的快速速度从闪存单元304读取数据。命令位CMD可指示MCU 302希望编程、擦除或以一预定速度读取储存于闪存单元304中的数据。
在步骤408中，响应命令位CMD，闪存单元304用以传送一确认位(acknowledgementbit)A至MCU 302。在步骤410中，接收确认信息(acknowledgement)后，MCU 302用以传送数据或地址D/Add的预定位至闪存单元304。在步骤412中，闪存单元304用以传送给MCU 302表示数据或地址位的接收的一确认位A，或者表示由MCU 302接收数据或地址位失败的无法确认位(no acknowledgement bit,NA)。在一些实施例中，由MCU 302传送数据或地址位，例如在步骤410，以及由闪存单元304传送确认位或无法确认位，例如在步骤412，的程序被重复到MCU 302完成数据或地址位传送至闪存单元304。在步骤414，MCU 302用以传送一停止位P以结束通信或一重新起始位Sr以指示希望保持SDA 308的控制。命令位CMD的存在使闪存单元304使用I2C协议与MCU 302通信时识别所需的操作模式。举例来说，在命令位CMD的基础上，闪存单元304被控制去接收数据或地址位以编程其存储单元(储存装置)、擦除储存在其存储单元中的数据或以一预定速度读取数据。
图4B绘示一方法420，其是方法400的一变化。在方法420中，步骤406及408被执行于在两个数据与地址传送步骤410之间。
图4C绘示一方法430，其是方法400的另一变化。在方法430中，步骤406及408在步骤414之前立即被执行。
图5A及5B绘示与本发明的实施例一致的一方法500，在闪存单元304上执行一读取操作。参考图5A，在步骤502，MCU 302用以在SDA 308上传送一信息至期望的存储器单元，此信息包括一起始位S、从属地址位，以及一读取位R。在所示实施例中，期望的存储器单元为闪存单元304，因此从属地址位为闪存单元304的识别地址。在步骤504，闪存单元304接收此信息并传送一确认位A至MCU 302。在步骤506，MCU 302用以传送一读取命令位R CMD，其指示MCU 302将在闪存单元304上执行的读取操作的一特定模式。举例来说，读取命令位R CMD可指示MCU 302希望以一正常速度或快速速度读取储存在闪存单元304中的数据。在一些实施例中，若MCU 302及闪存单元304之间的默认读取模式(default read mode)以一默认速度(default speed)被执行，步骤506可被省略(omit)。也就是说，当MCU 302没有传送任何命令位至闪存单元304，闪存单元304视其为一命令以一默认速度执行一读取操作。
在步骤508，闪存单元304用以传送一确认位A至MCU 302。若步骤506被省略，步骤508也被省略。在步骤510，接收确认位A之后，MCU 302用以传送数据或地址D/Add的预定位(predetermined bit)至闪存单元304。举例来说，MCU 302传送特定存储器地址位，其识别储存期望的数据的闪存单元304中的存储单元，指示MCU 302希望由这些存储单元读取期望的数据。在一些实施例中，存储器地址位指示一起始地址。读取操作由读取储存在起始地址及起始地址后的地址的数据开始。
在步骤512，闪存单元304用以传送给MCU 302一确认位A，其指示来自MCU 302的地址位的接收。在一些实施例中，由MCU 302传送地址位，例如步骤510，以及由闪存单元304传送确认位A，例如在步骤512，的程序重复至MCU 302完成地址位传送至闪存单元304。在步骤514，MCU 302用以传送一停止位P以结束传送或一重新起始位Sr以表示其希望保持SDA 308的控制。
闪存单元304接收读取命令R CMD位以及指出储存期望的数据的存储单元的一个或多个存储器地址的地址位后，MCU 302可由闪存单元304读取数据。参照图5B，在步骤520，MCU 302用以在SDA 308上传送一信息至闪存单元304，此信息包括一起始位S、从属地址位以及一读取位R。闪存单元304接收此信息及在步骤522用以传送一确认位A至MCU 302。在步骤524，在步骤506中被接收的读取命令位R CMD及在步骤510被接收的地址位的基础上，闪存单元304用以传送储存在存储单元中的期望的数据，存储单元由在步骤510接收的存储器地址位辨识。在步骤526，接收期望的数据的所有或部分位后，MCU 302用以传送一确认位A至闪存单元304。在一些实施例中，由闪存单元304传送期望的数据，如步骤524，及由MCU302传送一确认位A，如步骤526，的程序被重复至所有期望的数据被读取。在步骤528，MCU302用以传送一停止位P已结束通信或一重新起始位Sr以表示其希望保持SDA 308的控制。在一些实施例中，MCU 302在步骤514传送重新起始位Sr，因此MCU 302及闪存单元304可立即开始如图5B说明的读取程序。
包括读取命令位R CMD使MCU 302利用I2C协议由闪存单元304读取数据。此外，读取命令位R CMD可指示以特定速度进行读取操作。因此，闪存单元304被控制以使用接收的地址位依正常速度或快速速度发送数据至MCU 302，利用I2C协议。
图5C及图5D为分别对应图5A及图5B绘示的方法500的例示性读取模式时序图，绘示数据及时钟信号分别在SDA 308及SCL 310上传送。用于说明所示实施例的目的，假定在SDA 308上传送的数据或地址长度为8位。参照图5C，在时间周期550，包括起始位S、从属地址位及读取位R的一信息在SDA 308上由MCU 302传送至闪存单元304。在所示实施例中，期望的存储器单元为闪存单元304，因此从属地址位为闪存单元304的识别地址。在时间周期552，一第一确认位A在SDA 308上被传送。在时间周期554，指示读取操作的起始地址(startaddress)的第一部份的一第一地址AD1(A15-A8)在SDA 308由MCU 302被传送至闪存单元304。在时间周期556，一第二确认位A在SDA 308上由闪存单元304被传送至MCU 302。在时间周期558，指示读取操作的起始地址(start address)的第二部份的一第二地址AD2(A7-A0)在SDA 308上由MCU 302被传送至闪存单元304。在时间周期560，一第三确认位A在SDA 308上由闪存单元304被传送至MCU 302。在时间周期562，结束通信的一停止位P或指示MCU 302希望保持SDA 308的控制的一重新起始位Sr在SDA 308上被传送。在所示实施例中，没有命令位(no command bit)在SDA 308上由MCU 302发送到闪存单元304，这构成了一默认模式(default mode)。也就是说，因为接收没有命令位，闪存单元304识别没有接收(non-receipt)为依一默认速度执行读取操作的命令。
在图5C中，时间周期550、552及562分别对应于图5A绘示的步骤502、504及514。时间周期554-560对应于步骤510及512以及这些步骤的重复。
闪存单元304接收包括在信息、起始地址及没有命令位中的读取位之后，其输出储存在起始地址及起始地址之后的地址的数据。参照图5D，在时间周期564，包括起始位S、闪存单元304的地址位及读取位R的一信息在SDA 308上由MCU 302传送至闪存单元304。在时间周期566，一第四确认位A在SDA 308上由闪存单元304被传送至MCU 302。在时间周期568，储存在起始地址的第一数据DATA0(D7-D0)在SDA 308上由闪存单元304被传送至MCU 302。在时间周期570，一第五确认位A在SDA 308上由MCU 302被传送至闪存单元304。在时间周期572，储存在起始地址之后的地址的第二数据DATA1(D7-D0)在SDA 308上由闪存单元304被传送至MCU 302。在时间周期574，一第五确认位A在SDA 308上由MCU 302被传送至闪存单元304。闪存单元304传送8位数据及MCU 302由传送确认位A确认接收的序列(sequence)持续至最后的第N+1个传送。因此，在时间周期576，第N+1个数据DTATN(D7-D0)在SDA 308上由闪存单元304被传送至MCU 302。在时间周期578，一读取结束(end–of-reading)位END在SDA308上由MCU 302被传送至闪存单元304以通知闪存单元304之后不要发送数据。由闪存单元304传送数据至MCU 302以及由MCU 302传送确认位A至闪存单元304的程序可被重复至结束通信的停止位P在SDA 308上由MCU 302被传送。在时间周期580，停止位P在SDA 308上由MCU302被传送至闪存单元304以结束传送。
图第5D，时间周期564、566及580对应于图5B绘示的步骤520、522及528。时间周期568-578对应于步骤524及526以及这些步骤的重复。
图6A绘示与本发明的实施例一致的一方法600，执行在闪存单元304上的一写入操作。虽然图6A仅绘示MCU 302及闪存单元304，MCU 302可耦接于一个或多个其他闪存单元。举例来说，电子单元306可以为一闪存单元。此外，闪存单元304可耦接于一个或多个其他的MCU。在步骤602，MCU 302用以在SDA 308上传送一信息至期望的存储器单元，此信息包括一起始位S、从属地址位及写入位W。在所示实施例中，期望的存储器单元为闪存单元304，因此从属地址位为闪存单元304的识别地址。写入位W表示MCU 302打算执行写入操作至闪存单元304。闪存单元304接收此信息及在步骤604用以传送确认位A至MCU 302。在步骤606，MCU302用以传送一写入命令位W CMD，其指示MCU 302将在闪存单元304上执行的写入操作的一特定模式。举例来说，写入命令位W CMD可指示MCU 302希望编程或擦除储存于闪存单元304中的数据。在一些实施例中，写入命令位W CMD更可表示何种类型的擦除操作被执行。举例来说，写入命令位W CMD可指示擦除操作被执行以使闪存单元304的数据区块逐区块或区段逐区段的被擦除，或者储存在闪存单元304中的所有数据被一次擦除。在一些实施例中，写入命令位W CMD可指示一擦除操作后跟随一写入操作。
在步骤608，闪存单元304用以传送一确认位A至MCU 302。在步骤610，接收确认位A之后，MCU 302用以传送数据或地址D/Add的预定位至闪存单元304。在步骤612，闪存单元304用以传送给MCU 302指示数据或地址的接收的一确认位A或指示由MCU 302接收数据或地址失败的无法确认位NA。在一些实施例中，从MCU 302传送数据或地址，例如在步骤610，以及从闪存单元304传送确认位A或无法确认位NA，例如在步骤612，的程序被重复至MCU302完成传送数据或地址位至闪存单元304。在步骤614，MCU 302用以传送一停止位P以结束传送或一重新起始位Sr以指示其希望保持SDA 308的控制。
包括写入命令位W CMD使MCU 302利用I2C协议控制闪存单元304，包括识别写入操作的需要模式。举例来说，响应于写入命令位W CMD以及从MCU 302传送的任何随后的数据或地址位，闪存单元304被控制以使用接收的数据或地址以利用I2C协议编程它的存储单元或擦除它的存储单元中的数据。
图6B为例示性编程模式(program-mode)时序图，对应于图6A绘示的方法600，绘示写入操作中分别在SDA 308及SCL 310上传送的数据及时钟信号。为了说明所示实施例的目的，假定在SDA 308上传送的数据或地址为8位长。参照图6B，包括起始位S、从属地址位及一写入位W的一信息在SDA 308上从MCU 302被传送至闪存单元304。在所示实施例中，期望的存储器单元为闪存单元304，因此从属地址位为闪存单元304的识别地址。在时间周期622，一第一确认位A在SDA 308上从闪存304被传送至MCU 302。
在时间周期624，指示写入操作的起始地址(start address)的第一部份的一第一地址AD1(A15-A8)在SDA 308上从MCU 302被传送至闪存单元304。在时间周期626，一第二确认位A在SDA 308上从闪存单元304被传送至MCU 302。在时间周期628，指示写入操作的起始地址(start address)的第二部份的一第二地址AD2(A7-A0)在SDA 308上从MCU 302被传送至闪存单元304。在时间周期630，一第三确认位A在SDA 308上从闪存单元304被传送至MCU302。在时间周期632，一命令位CMD P在SDA 308上从MCU302被传送至闪存单元304。此命令位CMD P指示MCU 302打算编程被起始地址及跟随起始地址的地址识别的闪存单元304的存储单元。在时间周期634，一第四确认位A在SDA 308上从闪存单元304被传送至MCU 302。在时间周期636、640、644及648，被写入闪存单元304的数据(DATA0、DATA1、DATA2、...、DATAN)在SDA 308上从MCU 302被传送至闪存单元304。在每一时间周期636、640、644及648之后，在时间周期638、642、646及650，一确认位A在SDA 308上从闪存单元304被传送至MCU 302。在时间周期652，结束通信的一停止位P或指示MCU 302希望保持SDA 308的控制的一重新起始位Sr在SDA 308上被传送。
在图6B，时间周期620、622、632、634及652对应于图6A绘示的步骤602、604、606、608及614。时间周期624-630及636-650对应于步骤610及612以及这些步骤的重复。
图6C为例示性擦除模式(erase-mode)时序图，对应于图6A绘示的方法600，绘示分别在SDA 308及SCL 310上传送的数据及时钟信号。为了说明所示实施例的目的，假定在SDA308上传送的数据或地址为8位长。参照图6C，在时间周期660，包括起始位S、从属地址位及一写入位W的一信息在SDA 308上从MCU 302被传送至闪存单元304。在所示实施例中，期望的存储器单元为闪存单元304，因此从属地址位为闪存单元304的识别地址。在时间周期662，一第一确认位A在SDA 308上从闪存304被传送至MCU 302。
在时间周期664，指示擦除操作的起始地址(start address)的第一部份的一第一地址AD1(A15-A8)在SDA 308上从MCU 302被传送至闪存单元304。在时间周期666，一第二确认位A在SDA 308上从闪存单元304被传送至MCU 302。在时间周期668，指示擦除操作的起始地址(start address)的第二部份的一第二地址AD2(A7-A0)在SDA 308上从MCU 302被传送至闪存单元304。在时间周期670，一第三确认位A在SDA 308上从闪存单元304被传送至MCU302。在时间周期672，一命令位CMD E在SDA 308上从MCU302被传送至闪存单元304。此命令位CMD E指示MCU 302打算执行在闪存304上的一擦除操作，在被起始地址及跟随起始地址的地址识别的存储单元。在一些实施例中，擦除操作可在识别的区块或区段中被执行。在时间周期674，一第四确认位A在SDA 308上从闪存单元304被传送至MCU 302。在时间周期676，结束通信的一停止位P或指示MCU 302希望保持SDA 308的控制的一重新起始位Sr在SDA308上被传送。
在图6C，时间周期660、662、672、674及676对应于图6A绘示的步骤602、604、606、608及614。时间周期664-670对应于步骤610及612之间的步骤。
图7绘示一例示性方法700，利用I2C协议在闪存单元304上执行读取操作，以及包括新的协议功能以实施与本发明的实施例一致的操作模式。虽然仅有MCU 302及闪存304绘示于图7中，MCU 302可耦接于一个或多个其他的闪存单元。此外，闪存单元304可耦接于一个或多个其他的MCU。
在步骤702，MCU 302用以在SDA 308上传送一信息，此信息包括一起始位S、表示识别闪存单元304的地址的从属地址位，以及一R位。起始位S指示MCU 302正控制SDA 308。从属地址是MCU 302希望通信的单元的识别地址。在所示实施例中，从属地址是闪存单元304的识别地址。R位指示是否MCU 302打算闪存单元304读取数据。闪存单元304接收此信息并在步骤704用以传送一确认位A至MCU 302。在步骤706，MCU 302用以传送读取命令位R CMD，其指示MCU 302将在闪存单元304上执行的闪存读取操作的一预定模式。读取操作的不同可能模式包括，例如，以正常速度或例如传统串行外设接口(Serial Peripheral Interface,SPI)闪存命令协议(flash command protocol)中定义的快速，从闪存单元304读取数据。
在步骤708，响应读取命令位R CMD，闪存单元304用以传送一确认位A至MCU 302。在步骤710，接收确认信息后，MCU 302用以传送地址的预定位Add至闪存单元304。地址的位Add指示一起始地址。读取操作由读取储存在起始地址及起始地址之后的地址的数据开始。
在步骤712，闪存单元304用以传送给MCU 302指示地址位的接收的一确认位A。在步骤714，闪存单元304用以传送储存在起始地址Add的数据。在步骤716，MCU用以传送一确认位A，其指示从闪存单元304传送的数据的接收。在步骤718，闪存单元304用以传送储存在起始地址Add之后的地址的数据。在步骤720，MCU用以传送指示由闪存单元304传送的数据的接收的一确认位A。从闪存单元304传送数据以及MCU 302确认数据的接受的程序可被重复到在步骤722MCU 302传送一停止位P以结束通信或者一重新起始位Sr以指示其希望保持SDA 308的控制。
在例示性实施例中，亦提供了一种存储指令的非瞬时计算机可读取储存媒体，例如包括在闪存单元304及电子单元306或着MCU 302可存取的存储器装置其中之一，其可由存储器装置300执行，以执行上述步骤。
图8绘示闪存单元304的例示性配置的方块图表示。参照图8，闪存单元304包括一输入/输出(input-output,I/O)区域(section)802、一控制电路区域804、一列译码器(rowdecoder)806、一行译码器(column decoder)808、一存储单元阵列810以及一模拟区域812。I/O区域802用以接收及暂存(buffer)地址信号、控制信号及数据信号。控制电路区域804用以译码控制信号，例如I/O区域802接收的指令，如读取、编程或擦除，以及控制模拟区域812产生电压以编程或擦除储存于存储单元阵列810中的数据。列译码器806用以依据从I/O区域802接收的地址信号执行区段译码以及列译码功能，以及施加电压至存储单元阵列810的字符线用于读取或编程操作。行译码器808用以译码地址信号，以及在读取操作，行译码器808连接位线以感测(sense)放大器(未绘示)。在编程或擦除操作中，行译码器808提供编程或擦除电压至位线。存储单元阵列810包括多个快闪存储单元8101，其用以储存数据。模拟区域810用以产生用于读取、写入跟擦除操作的电压。
综上所述，虽然本发明已经以较佳实施例公开如上，然而其并非用以限定本发明。本发明所属技术领域人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰。因此，本发明的保护范围当权利要求所界定为准。

Claims (7)

1.一电子装置，包括：
一处理器，耦接于一存储器装置，经由一数据总线于该数据总线上从所述存储器装置接收及向所述存储器装置传送位，该处理器用以：
经由所述数据总线传送一信息至所述存储器装置，该信息包括表明控制该数据总线的一第一位、表明识别该存储器装置的一地址的存储器装置地址位，以及表明是否该处理器打算由该存储器装置读取数据或写入数据至该存储器装置的一第二位；以及
传送表明该存储器装置的一操作模式的一第三位，以及
由从该存储器装置擦除数据、编程该存储器装置或以一预定速度从该存储器装置读取数据其中之一选择该操作模式，所述以一预定速度从该存储器装置读取数据包括以下一种：
正常速度读取数据；或
以串行外设接口闪存命令协议中定义的快速速度读取数据。
2.如权利要求1所述的电子装置，其中该处理器更用以传送表明结束与该存储器装置通信或保持该数据总线的控制的一第四位。
3.如权利要求1所述的电子装置，其中该处理器更用以：
传送数据或存储器地址信息的位；
于传送该信息及传送该第三位之间，从该存储器装置接收一第一确认信息；以及
于传送该第三位及传送该数据或存储器地址信息的位之间，从该存储器装置接收一第二确认信息。
4.一存储器装置，耦接一控制单元，经由一数据总线在该数据总线上从所述控制单元接收及向所述控制单元传送位，该存储器装置用以：
经由所述数据总线直接接收来自该控制单元的一信息，该信息包括表明控制该数据总线的该控制单元的一第一位、表明识别该存储器装置的一地址的存储器装置地址位，以及表明是否该控制单元打算由该存储器装置读取数据或写入数据至该存储器装置的一第二位；以及
接收来自该控制单元的一第三位，该第三位表明该存储器装置的一操作模式，以及
响应于该第三位，该存储器装置用以执行从该存储器装置擦除数据、编程该存储器装置或以一预定速度从该存储器装置读取数据其中之一，所述以一预定速度从该存储器装置读取数据包括以下一种：
正常速度读取数据；或
以串行外设接口闪存命令协议中定义的快速速度读取数据。
5.如权利要求4所述的存储器装置，其中该存储器装置更用以：
响应于该信息的接收，传送一第一确认信息至该控制单元；以及
响应于该第三位的接收，传送一第二确认信息至该控制单元。
6.可由一电子装置执行的一数据交换方法，该电子装置包括一数据总线以及一处理器，该处理器耦接于一存储器装置，处理器和存储器装置经由该数据总线在该数据总线上接收及传送位，该方法包括：
由该处理器传送一信息，该信息包括表明控制该数据总线的一第一位、表明识别该存储器装置的一地址的存储器装置地址位，以及表明是否该处理器打算由该存储器装置读取数据或写入数据至该存储器装置的一第二位；以及
由该处理器传送表明该存储器装置的一操作模式的一第三位，由从该存储器装置擦除数据、编程该存储器装置或以一预定速度读取该存储器装置的数据其中之一选择该操作模式，所述以一预定速度读取该存储器装置的数据包括以下一种：
正常速度读取数据；或
以串行外设接口闪存命令协议中定义的快速速度读取数据。
7.可由一存储器装置执行的一数据交换方法，该存储器装置耦接一控制单元，经由一数据总线在该数据总线上接收及传送位，该方法包括：
从该控制单元接收一信息，该信息包括表明控制该数据总线的一第一位、识别该存储器装置的一地址的地址位，以及表明是否该控制单元打算由该存储器装置读取数据或写入数据至该存储器装置的一第二位；
从该控制单元接收表明该存储器装置的一操作模式的一第三位，以及
响应于该第三位，执行从该存储器装置擦除数据、编程该存储器装置或以一预定速度读取该存储器装置的数据其中之一，其中，所述以一预定速度读取该存储器装置的数据包括以下一种：
正常速度读取数据；或
以串行外设接口闪存命令协议中定义的快速速度读取数据。
CN201610455614.8A 2015-08-31 2016-06-21 电子装置、存储器装置及其数据交换方法 Active CN106227682B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562211891P 2015-08-31 2015-08-31
US62/211,891 2015-08-31
US15/133,864 US10409735B2 (en) 2015-08-31 2016-04-20 Electronic device and data exchange method including protocol indicative of modes of operation
US15/133,864 2016-04-20

Publications (2)

Publication Number Publication Date
CN106227682A CN106227682A (zh) 2016-12-14
CN106227682B true CN106227682B (zh) 2020-08-18

Family

ID=57519094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610455614.8A Active CN106227682B (zh) 2015-08-31 2016-06-21 电子装置、存储器装置及其数据交换方法

Country Status (1)

Country Link
CN (1) CN106227682B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632878A (zh) * 2003-12-24 2005-06-29 华为技术有限公司 一种eeprom在板编程方法
CN101118528A (zh) * 2007-08-31 2008-02-06 中兴通讯股份有限公司 一种i2c总线被从器件锁定后的恢复方法及装置
CN101208681A (zh) * 2005-04-29 2008-06-25 皇家飞利浦电子股份有限公司 由单个i2c数据流对并行i2c从设备进行编程

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589652B2 (en) * 2007-04-12 2009-09-15 Microchip Technology Incorporated Read and write interface communications protocol for digital-to-analog signal converter with non-volatile memory
US7755527B2 (en) * 2008-01-16 2010-07-13 Microchip Technology Incorporated Read and write interface communications protocol for digital-to-analog signal converter with non-volatile memory
US7849229B2 (en) * 2008-11-25 2010-12-07 Spansion Llc SPI addressing beyond 24-bits
CN103870415B (zh) * 2012-12-13 2019-02-19 德州仪器公司 用于在总线上执行事务的方法及系统
CN103794245B (zh) * 2014-03-04 2016-08-17 中国科学院上海微系统与信息技术研究所 一种spi接口输出电路、相变存储器的读控制电路及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632878A (zh) * 2003-12-24 2005-06-29 华为技术有限公司 一种eeprom在板编程方法
CN101208681A (zh) * 2005-04-29 2008-06-25 皇家飞利浦电子股份有限公司 由单个i2c数据流对并行i2c从设备进行编程
CN101118528A (zh) * 2007-08-31 2008-02-06 中兴通讯股份有限公司 一种i2c总线被从器件锁定后的恢复方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于I2C接口的MCU中FLASH编程模块的设计与实现;张扬,贾晓玲,程新红,刘海静;《第十七届计算机工程与工艺年会暨第三届微处理器技术论坛论文集》;20130720;第2.2小节I2C interface模块的设计的第2，6-9段、图3-4 *

Also Published As

Publication number Publication date
CN106227682A (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
US11023167B2 (en) Methods and apparatuses for executing a plurality of queued tasks in a memory
TWI616884B (zh) 自記憶體讀取資料同時將寫入資料傳送至該記憶體之系統及方法
US11016917B2 (en) Data storage system and method for multiple communication protocols and direct memory access
TWI792073B (zh) 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機
JP2008539497A (ja) 集積回路間におけるスレーブ装置の装置識別コーディング
KR20150083741A (ko) 임베디드 멀티미디어 카드 및 이의 동작 방법
US20060224821A1 (en) System for parallel updating flash memory and method for the same
US10658046B2 (en) Memory device and method for operating the same
TW202020670A (zh) 資料儲存裝置與資料存取方法
TWI582599B (zh) 資料傳輸方法、記憶體控制器、資料傳輸系統
US7685343B2 (en) Data access method for serial bus
TWI557636B (zh) 儲存媒體、存取系統及方法
CN106227682B (zh) 电子装置、存储器装置及其数据交换方法
TWI570557B (zh) 內部資料搬移方法以及使用該方法的裝置
US10409735B2 (en) Electronic device and data exchange method including protocol indicative of modes of operation
CN110164394B (zh) 时序控制器及时序控制板
US8194480B2 (en) Method for initializing memory device
EP2307974A1 (en) Method for transferring or erasing data in a master-slave environment
KR101665667B1 (ko) 낸드 플래시 메모리 제어장치
JP2007004227A (ja) データ通信装置、データ通信方法、プログラム
JP2006113790A (ja) 記憶装置、データ処理システムおよびメモリ制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant