CN106226324B - 一种基于fpga的晶圆检测信号提取装置及系统 - Google Patents

Abstract

本发明涉及晶圆检测技术领域，特别涉及一种基于FPGA的晶圆检测信号提取装置，包括：信号采集单元，采集晶圆检测模拟信号，以及将晶圆检测模拟信号转换为数字信号；数据抽取单元，按照时序将数字信号中的数据存入缓冲区；处理单元，取用缓冲区的数据，以及对缓冲区的数据进行时域处理及频域处理；判断单元，查找时域信号及频域信号，将时域信号及频域信号合并判断后上传至上位机。本发明实施例提供的晶圆检测信号提取装置及系统，提高了晶圆检测装置检测的模拟信号的提取效率，对提取的晶圆信号中的数据处理更为稳定、准确。

Description

一种基于FPGA的晶圆检测信号提取装置及系统

技术领域

本发明涉及晶圆检测技术领域，特别涉及一种基于FPGA的晶圆检测信号提取装置及系统。

背景技术

晶圆生长是半导体产业的基础，由于受到材料、设备以及环境等因素的影响，在晶圆表面不可避免的会出现颗粒污染，因此如何通过检测颗粒污染的数量、密度等指标来保证晶圆的正常生长已经成为关键环节。利用光散射的扫描式检测方法具有快速、无附加污染等优势，是目前半导体行业进行晶圆全面检测的主要方法。它的基本原理是利用小光斑斜入射照射至晶圆表面，由于晶圆表面十分光滑，当光斑照射处没有污染时，入射光将全部以相同角度从另一侧反射出去；当存在污染时将发生散射，散射光从四周扩展，散射光强取决于污染的尺寸及折射率，通过利用激光依次扫描整个晶圆表面，便可实现晶圆检测。由于晶圆上污染尺寸较小时，散射光十分微弱，因此如何提高检测灵敏度是此方法的主要挑战。目前出现的晶圆检测方法以及晶圆检测装置的主要原理是利用合成光强周期分布的光斑实现散射信号的周期调制，使信号集中至某个特定频率处，由于系统噪声在宽谱内近均匀分布，通过在特定频率附近进行信号分析消除部分噪声的影响以提高灵敏度，但是对于晶圆检测装置检测的模拟信号提取及处理方法尚未出现。

发明内容

本发明通过提供一种基于FPGA的晶圆检测信号提取装置及系统，提高了晶圆检测装置检测的模拟信号的提取效率，对提取的晶圆信号的处理更为稳定、灵敏，保证了数据处理的准确性。

本发明提供了一种基于FPGA的晶圆检测信号提取装置，包括：

信号采集单元，采集晶圆检测模拟信号，以及将所述晶圆检测模拟信号转换为数字信号；

数据抽取单元，按照时序将所述数字信号中的数据存入缓冲区；

处理单元，取用所述缓冲区的所述数据，以及对所述缓冲区的所述数据进行时域处理及频域处理；

判断单元，查找时域信号及频域信号，将所述时域信号及所述频域信号合并判断后上传至上位机。

进一步地，所述信号采集单元包括：

模拟信号采集模块，从晶圆检测装置采集晶圆检测模拟信号；

模数转换模块，将晶圆检测模拟信号转换为数字信号。

进一步地，所述数据抽取单元包括：

时序数据抽取模块，按照时序将所述数字信号中的数据抽取为至少两个长度片段；

存储模块，将不同的片段分别存储于不同的数据组中，标记每个数据组的窗口号，以及将数据组存储于缓冲区；

窗口设置模块，设置与数据组对应数量的窗口；在窗口内存储片段的循环参数；数据组内的片段通过窗口查找表查找对应的窗口，并获得对应的片段的循环参数。

进一步地，所述数据抽取单元还包括：

检测模块，检测抽取的数据是否达到指定的数目；当检测到数据达到指定数目时，停止向缓冲区存入数据。

进一步地，所述处理单元包括：

窗口启动模块，窗口查找表通过FIFO实时控制时间段计数器的计数值，按照时序启动不同标号的数据组；以及将启用的数据组内的数据送入时域处理模块及频域处理模块进行时域处理及频域处理；

时域处理模块，标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数，寻找所在窗口内数据的最大值；将数据的最大值与给定的时域阈值比较，若大于时域阈值，则将最大值作为所在窗口的时域信号临时存储；

频域处理模块，标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数，对数据进行傅里叶变换得到频域分布；将频段强度的最大值与给定的频域阈值比较，若大于频域阈值，则将频段强度的最大值作为所在窗口的频域信号临时存储。

进一步地，所述判断单元包括：

信号查找模块，查找时域信号及频域信号；

信号判断模块，当时域信号与频域信号同时存在时，则判定当前窗口对应的晶圆位置处存在大尺寸颗粒，同时将时域信号存储并上传至上位机；当仅存在频域信号时，则判定当前窗口对应的晶圆位置处存在小尺寸颗粒，同时将频域信号存储并上传至上位机；当时域信号及频域信号均不存在时，则判定当前窗口对应的晶圆位置处不存在颗粒；当仅存在时域信号时，则判定检测结果异常，将时域信号数据存储并在错误存储区标记当前的窗口号。

进一步地，还包括：

时钟单元，在数字信号中引入时钟信号，用于进行时钟控制。

进一步地，所述模拟信号采集模块采集晶圆检测模拟信号时，所述模拟信号的单位采集容量为14bit，采集频率为500MHz。

进一步地，所述窗口查找表及所述窗口存储于DDR3中。

本发明还提供了一种基于FPGA的晶圆检测信号提取系统，包括：晶圆检测装置、上位机及基于FPGA的晶圆检测信号提取装置；

所述晶圆检测装置通过所述基于FPGA的晶圆检测信号提取装置与所述上位机连接。

本发明提供的一种或多种技术方案，至少具备以下有益效果或优点：

本发明实施例提供的晶圆检测信号提取装置及系统，改该装置按照时序将将数字信号中的数据存入缓冲区；将缓冲区的数据送入FPGA芯片进行时域及频域处理；查找时域信号及频域信号，将时域信号及频域信号合并判断后上传至上位机。按照时序将数字信号中的数据存入缓冲区，再从缓冲区取用数据进行时域及频域处理，提高了晶圆检测装置检测的模拟信号的提取效率，对提取的晶圆信号中的数据处理更为稳定、准确。

本发明实施例提供的晶圆检测信号提取装置及系统，改装置设置有用于存储循环参数的多个窗口，每个窗口相对独立，便于对不同的循环参数进行修改而不影响其他窗口，提高了数据的处理效率。

附图说明

图1为本发明实施例提供的基于FPGA的晶圆检测信号提取装置原理框图；

图2位本发明实施例提供的基于FPGA的晶圆检测信号提取方法流程图。

具体实施方式

本发明实施例通过提供一种基于FPGA的晶圆检测信号提取装置及系统，提高了晶圆检测装置检测的模拟信号的提取效率，对提取的晶圆信号的处理更为稳定、灵敏，保证了数据处理的准确性。

参见图1，本发明实施例提供了一种基于FPGA的晶圆检测信号提取装置，包括：

信号采集单元，用于采集晶圆检测模拟信号，将晶圆检测模拟信号转换为数字信号。其中，信号采集单元包括：模拟信号采集模块及模数转换模块。模拟信号采集模块用于从晶圆检测装置采集晶圆检测模拟信号。模数转换模块用于将晶圆检测模拟信号转换为数字信号。采集晶圆检测模拟信号时，模拟信号的单位采集容量为14bit，采集频率为500MHz。

数据抽取单元，按照时序将数字信号中的数据存入缓冲区。其中，数据抽取单元包括：时序数据抽取模块、存储模块、窗口设置模块及检测模块。时序数据抽取模块用于按照时序将数字信号中的数据抽取为至少两个长度片段。存储模块用于将不同的片段分别存储于不同的数据组中，标记每个数据组的窗口号，以及将数据组存储于缓冲区。窗口设置模块用于设置与数据组对应数量的窗口；在窗口内存储片段的循环参数；数据组内的片段通过窗口查找表查找对应的窗口，并获得对应的片段的循环参数。其中，窗口查找表及窗口存储于DDR3中，窗口查找表定义总窗口个数、窗口号、窗口长度(FFT长度)、窗口时间段(定义何时启动窗口)、时域门限值、分频比及频域窗口位置。检测模块用于检测数据是否达到指定的数目；当检测到数据达到指定数目时，停止向缓冲区存入数据。

处理单元，取用缓冲区的数据，对缓冲区的数据进行时域处理及频域处理。其中，处理单元包括：窗口启动模块，窗口查找表通过FIFO实时控制时间段计数器的计数值，按照时序启动不同标号的数据组；以及将启用的数据组内的数据送入时域处理模块及频域处理模块进行时域处理及频域处理。时域处理模块用于标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数(该循环参数为时域处理所需的参数)，寻找所在窗口内数据的最大值；将数据的最大值与给定的时域阈值比较，若大于时域阈值，则将最大值作为所在窗口的时域信号临时存储。频域处理模块用于标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数(该循环参数为频域处理所需的参数)，对数据进行傅里叶变换得到频域分布；将频段强度的最大值与给定的频域阈值比较，若大于频域阈值，则将频段强度的最大值作为所在窗口的频域信号临时存储。

判断单元，查找时域信号及频域信号，将时域信号及频域信号合并判断后上传至上位机。其中，判断单元包括：信号查找模块及信号判断模块。信号查找模块用于查找时域信号及频域信号。信号判断模块用于当时域信号与频域信号同时存在时，则判定当前窗口对应的晶圆位置处存在大尺寸颗粒，同时将时域信号存储并上传至上位机；当仅存在频域信号时，则判定当前窗口对应的晶圆位置处存在小尺寸颗粒，同时将频域信号存储并上传至上位机；当时域信号及频域信号均不存在时，则判定当前窗口对应的晶圆位置处不存在颗粒；当仅存在时域信号时，则判定检测结果异常，将时域信号数据存储并在错误存储区标记当前的窗口号。

时钟单元，在数字信号中引入时钟信号，用于进行时钟控制。

本实施例提供了一种基于FPGA的晶圆检测信号提取系统，包括：晶圆检测装置、上位机及基于FPGA的晶圆检测信号提取装置；晶圆检测装置通过基于FPGA的晶圆检测信号提取装置与上位机连接。

参见图2，本发明实施例还提供了一种基于FPGA的晶圆检测信号提取方法，包括：

步骤S1、采集晶圆检测模拟信号，将晶圆检测模拟信号转换为数字信号。步骤S1具体包括：步骤S11、从晶圆检测装置采集晶圆检测模拟信号，将晶圆检测模拟信号转换为数字信号。采集晶圆检测模拟信号时，模拟信号的单位采集容量为14bit，采集频率为500MHz。

步骤S2、按照时序将数字信号中的数据存入缓冲区。步骤S2具体包括：步骤S21、按照时序将数字信号中的数据抽取为至少两个长度片段。步骤S22、将不同的片段分别存储于不同的数据组中，标记每个数据组的编号，以及将数据组存储于缓冲区。步骤S23、设置与数据组对应数量的窗口；在窗口内存储片段的循环参数；数据组内的片段通过窗口查找表查找对应的窗口，并获得对应的片段的循环参数。其中，窗口查找表及窗口存储于DDR3中，窗口查找表定义总窗口个数、窗口号、窗口长度(即FFT长度)、窗口时间段(即定义何时启动窗口)、时域门限值、分频比及频域窗口位置。步骤S24、检测数据是否达到指定的数目。步骤S25、当检测到数据达到指定数目时，停止向缓冲区存入数据。

步骤S3、取用缓冲区的数据，对缓冲区的数据进行时域处理及频域处理。步骤S3具体包括：步骤S31、窗口查找表通过FIFO实时控制时间段计数器的计数值，按照时序启动不同标号的数据组。步骤S32、标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数，寻找所在数据组内数据的最大值；将数据的最大值与给定的时域阈值比较，若大于时域阈值，则将最大值作为所在窗口的时域信号临时存储。步骤33、标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数，对数据进行傅里叶变换得到频域分布；将频段强度的最大值与给定的频域阈值比较，若大于频域阈值，则将频段强度的最大值作为所在窗口的频域信号临时存储。

步骤S4、查找时域信号及频域信号，将时域信号及频域信号合并判断后上传至上位机。步骤S4具体包括步骤S41、查找时域信号及频域信号。步骤S42、当时域信号与频域信号同时存在时，则判定当前窗口对应的晶圆位置处存在大尺寸颗粒，同时将时域信号存储并上传至上位机；当仅存在频域信号时，则判定当前窗口对应的晶圆位置处存在小尺寸颗粒，同时将频域信号存储并上传至上位机；当时域信号及频域信号均不存在时，则判定当前窗口对应的晶圆位置处不存在颗粒；当仅存在时域信号时，则判定检测结果异常，将时域信号数据存储并在错误存储区标记当前的数据组编号。

步骤S5、在数字信号中引入时钟信号，用于进行时钟控制。

下面结合具体的实施例对本发明提供的基于FPGA的晶圆检测信号提取方法进行说明：

本实施例中，将晶圆的扫描区域分为50个区域，50个扫描区域对于50个不同的晶圆线速度，本实施例提供的基于FPGA的晶圆检测信号提取方法包括：

从晶圆检测装置采集晶圆检测模拟信号，将晶圆检测模拟信号转换为数字信号。采集晶圆检测模拟信号时，模拟信号的单位采集容量为14bit，采集频率为500MHz。

按照时序将数字信号中的数据抽取为50个长度片段。

将不同的片段分别存储于不同的数据组中，50个长度片段分别对应50个数据组，50个数据组分别进行标号；在时序排列上，后一窗口的前端1/2的数据与前一窗口的后端的数据重复；同时将50个数据组存储于缓冲区。

设置50个与数据组一一对应的窗口；分别在50个窗口内存储长度片段的循环参数；数据组内的长度片段通过窗口查找表查找对应的窗口，并获得对应的片段的循环参数。其中，窗口查找表及窗口存储于DDR3中。

检测数据是否达到指定的50个长度片段。

当检测到数据达到指定的50个长度片段时，停止向缓冲区存入数据。

窗口查找表通过FIFO实时控制时间段计数器的计数值，按照时序启动不同标号的数据组，窗口查找表通过FIFO实时控制其他功能模块工作。

标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数(该循环参数为时域处理所需的参数)，寻找所在窗口内数据的最大值；将数据的最大值与给定的时域阈值比较，若大于时域阈值，则将最大值作为所在窗口的时域信号临时存储。

标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数(该循环参数为频域处理所需的参数)，对数据进行傅里叶变换得到频域分布；将频段强度的最大值与给定的频域阈值比较，若大于时域阈值，则将频段强度的最大值作为所在窗口的频域信号临时存储。

从临时存储区域查找时域信号及频域信号。

当时域信号与频域信号同时存在时，则判定当前窗口对应的晶圆位置处存在大尺寸颗粒，同时将时域信号存储并上传至上位机；当仅存在频域信号时，则判定当前窗口对应的晶圆位置处存在小尺寸颗粒况，同时将频域信号存储并上传至上位机；当时域信号及频域信号均不存在时，则判定当前窗口对应的晶圆位置处不存在颗粒；当仅存在时域信号时，则判定检测结果异常，将时域信号数据存储并在错误存储区标记当前的窗口号。

在数字信号中引入时钟信号，用于进行时钟控制。

本发明实施例提供的一种或多种技术方案，至少具备以下有益效果：

本发明实施例提供的晶圆检测信号提取装置及系统，改该方法按照时序将将数字信号中的数据存入缓冲区；将缓冲区的数据送入FPGA芯片进行时域及频域处理；查找时域信号及频域信号，将时域信号及频域信号合并判断后上传至上位机。按照时序将数字信号中的数据存入缓冲区，再从缓冲区取用数据进行时域及频域处理，提高了晶圆检测装置检测的模拟信号的提取效率，对提取的晶圆信号中的数据处理更为稳定、准确。

本发明实施例提供的晶圆检测信号提取装置及系统，设置有用于存储循环参数的多个窗口，每个窗口相对独立，便于对不同的循环参数进行修改而不影响其他窗口，提高了数据的处理效率。

本发明实施例提供的晶圆检测信号提取装置及系统，采集到每一段数据不止分配至一个窗口进行信号提取，除排在首端的窗口外，每个窗口前端设置一定比例的数据均与前一个窗口后端数据相同，提高了数据检测的灵敏度。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种基于FPGA的晶圆检测信号提取装置，其特征在于，包括：

信号采集单元，采集晶圆检测模拟信号，以及将所述晶圆检测模拟信号转换为数字信号；

数据抽取单元，按照时序将所述数字信号中的数据存入缓冲区；

处理单元，取用所述缓冲区的所述数据，以及对所述缓冲区的所述数据进行时域处理及频域处理；

判断单元，查找时域信号及频域信号，将所述时域信号及所述频域信号合并判断后上传至上位机；

其中，所述数据抽取单元包括：

时序数据抽取模块，按照时序将所述数字信号中的数据抽取为至少两个长度片段；

存储模块，将不同的片段分别存储于不同的数据组中，标记每个数据组的窗口号，以及将数据组存储于缓冲区；

窗口设置模块，设置与数据组对应数量的窗口；在窗口内存储片段的循环参数；数据组内的片段通过窗口查找表查找对应的窗口，并获得对应的片段的循环参数；所述循环参数为时域处理和频域处理所需的参数。

2.如权利要求1所述的基于FPGA的晶圆检测信号提取装置，其特征在于，所述信号采集单元包括：

模拟信号采集模块，从晶圆检测装置采集晶圆检测模拟信号；

模数转换模块，将晶圆检测模拟信号转换为数字信号。

3.如权利要求2所述的基于FPGA的晶圆检测信号提取装置，其特征在于，所述数据抽取单元还包括：

检测模块，检测抽取的数据是否达到指定的数目；当检测到数据达到指定数目时，停止向缓冲区存入数据。

4.如权利要求3所述的基于FPGA的晶圆检测信号提取装置，其特征在于，所述处理单元包括：

窗口启动模块，窗口查找表通过FIFO实时控制时间段计数器的计数值，按照时序启动不同标号的数据组；以及将启用的数据组内的数据送入时域处理模块及频域处理模块进行时域处理及频域处理；

时域处理模块，标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数，寻找所在窗口内数据的最大值；将数据的最大值与给定的时域阈值比较，若大于时域阈值，则将最大值作为所在窗口的时域信号临时存储；

频域处理模块，标记数据所在数据组的编号，通过窗口查找表获得数据组对应的窗口内的循环参数，对数据进行傅里叶变换得到频域分布；将频段强度的最大值与给定的频域阈值比较，若大于频域阈值，则将频段强度的最大值作为所在窗口的频域信号临时存储。

5.如权利要求4所述的基于FPGA的晶圆检测信号提取装置，其特征在于，所述判断单元包括：

信号查找模块，查找时域信号及频域信号；

信号判断模块，当时域信号与频域信号同时存在时，则判定当前窗口对应的晶圆位置处存在大尺寸颗粒，同时将时域信号存储并上传至上位机；当仅存在频域信号时，则判定当前窗口对应的晶圆位置处存在小尺寸颗粒，同时将频域信号存储并上传至上位机；当时域信号及频域信号均不存在时，则判定当前窗口对应的晶圆位置处不存在颗粒；当仅存在时域信号时，则判定检测结果异常，将时域信号数据存储并在错误存储区标记当前的窗口号。

6.如权利要求1-5任一项所述的基于FPGA的晶圆检测信号提取装置，其特征在于，还包括：

时钟单元，在数字信号中引入时钟信号，用于进行时钟控制。

7.如权利要求1-5任一项所述的基于FPGA的晶圆检测信号提取装置，采集晶圆检测模拟信号时，所述模拟信号的单位采集容量为14bit，采集频率为500MHz。

8.如权利要求1-5任一项所述的基于FPGA的晶圆检测信号提取装置，其特征在于，所述窗口查找表及所述窗口存储于DDR3中。

9.一种基于FPGA的晶圆检测信号提取系统，其特征在于，包括：晶圆检测装置、上位机及权利要求1-5任一项所述的基于FPGA的晶圆检测信号提取装置；

所述晶圆检测装置通过所述基于FPGA的晶圆检测信号提取装置与所述上位机连接。