CN106211636A - Pcb对准度的确定方法及pcb - Google Patents

Pcb对准度的确定方法及pcb Download PDF

Info

Publication number
CN106211636A
CN106211636A CN201610569921.9A CN201610569921A CN106211636A CN 106211636 A CN106211636 A CN 106211636A CN 201610569921 A CN201610569921 A CN 201610569921A CN 106211636 A CN106211636 A CN 106211636A
Authority
CN
China
Prior art keywords
pcb
degree
internal layer
veneer
aligning degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610569921.9A
Other languages
English (en)
Inventor
孙龙
史书汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201610569921.9A priority Critical patent/CN106211636A/zh
Publication of CN106211636A publication Critical patent/CN106211636A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种PCB对准度的确定方法及PCB,该PCB对准度的确定方法包括以下步骤:预先设置对准粒度;确定初始对准度,将所述初始对准度作为目标对准度;按照目标对准度制作PCB;对制作的PCB进行测试,若测试结果包括短路状态,则根据对准粒度对目标对准度进行更新,并将更新后的对准度作为目标对准度,并将更新后的对准度作为目标对准度制作PCB;若测试结果不包括短路状态,则将目标对准度作为最终确定的对准度。本发明能够有效的确定PCB对准度。

Description

PCB对准度的确定方法及PCB
技术领域
本发明涉及集成电路技术领域,特别涉及一种PCB对准度的确定方法及PCB。
背景技术
PCB(Printed Circuit Board,印制电路板),是电子元器件的支撑体,是电子元器件电气连接的载体。现有的PCB板一般为多层结构,由多块PCB单板压合而成,由于板材的可加工性及厂商的加工能力的不同,所以使PCB板对准度能力也有不同。
在现有技术中,PCB的对准度一般由经验值来确定,并利用该经验值进行PCB的制造。然而,对于现有技术,若该经验值比实际对准度大,那么可能会造成PCB空间的浪费,若该经验值比实际对准度小,那么可能会造成电子元器件电气连接的短路。因此,现有技术无法准确的确定出PCB的对准度。
发明内容
本发明实施例提供了PCB对准度的确定方法及PCB,能够准确的确定出PCB的对准度。
为了达到上述目的,本发明是通过如下技术方案实现的:
本发明提供了一种PCB对准度的确定方法,该方法在预先设置对准粒度下,还包括以下步骤:
S1:确定过孔与外形所对应的初始对准度,将所述初始对准度作为目标对准度;
S2:按照目标对准度制作PCB;
S3:对制作的PCB进行测试,若测试结果包括短路状态,则根据对准粒度对目标对准度进行更新,并将更新后的对准度作为目标对准度,并执行S2;若测试结果不包括短路状态,则将制作该PCB时使用的目标对准度作为最终确定的对准度。
优选地,在PCB包括至少四层单板时,对所述至少四层单板中除顶层单板和底层单板以外的内层单板进行逐层测试,并确定每一个内层单板对应的对准度。
优选地,在对当前内层单板进行测试时,进一步包括:将所述至少两个内层单板中除所述当前内层单板以外的各个内层单板的对准度设置为不小于安全距离。
优选地,所述安全距离为20mil。
优选地,所述预先设置对准粒度为0.1-2mil。
优选地,所述当前内层单板与其相邻层对应单板之间的距离不小于误判距离。
优选地,所述误判距离为10mil。
优选地,在(3)之前,进一步包括:对制作的PCB上设置两个探针接入孔。
优选地,所述对制作的PCB进行测试,包括:将所述两个探针接入孔中的第一探针接入孔与所述外形连接,将所述两个探针接入孔中的第二探针接入孔与所述过孔连接。
第二方面,本发明还提供了PCB制品,该PCB制品使用本发明所述的PCB对准度的确定方法制作而成。
本发明实施例提供了PCB对准度的确定方法及PCB,通过确定过孔与外形所对应的初始对准度,将初始对准度作为目标对准度,以利用目标对准度制作PCB,并对利用目标对准度制作出的PCB进行测试,若测试结果包括短路状态,则表明利用该初始对准度不是制作的PCB的对准度,因此,利用预设的对准粒度对目标对准度进行更新,只有当测试结果不包括短路状态时,则表明该目标对准度是制作的PCB的对准度,且目标对准度是根据预设的对准粒度进行更新的,因此,能够准确的确定出PCB的对准度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种PCB对准度的确定方法流程图。
图2是本发明一个实施例提供的另一种PCB对准度确定方法流程图。
图3是本发明一个实施例提供的6层PCB中内层单板L2层为当前层的剖面图。
图4是本发明一个实施例提供的两个探针接入孔的实际位置的整体图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,本发明实施例提供了一种PCB对准度的确定方法,可以包括以下步骤:
步骤100:预先设置对准粒度;
步骤101:确定过孔与外形所对应的初始对准度,将所述初始对准度作为目标对准度;
步骤102:按照目标对准度制作PCB;
步骤103:对制作的PCB进行测试,若测试结果包括短路状态,则执行步骤104;若测试结果不包括短路状态,则执行步骤105;
步骤104:根据对准粒度对目标对准度进行更新,并将更新后的对准度作为目标对准度,并执行步骤102;
步骤105:将目标对准度作为最终确定的对准度。
根据本实施例提供的PCB对准度确定方法,在本发明中,通过确定过孔与外形所对应的初始对准度,将初始对准度作为目标对准度,以利用目标对准度制作PCB,并对利用目标对准度制作出的PCB进行测试,若测试结果包括短路状态,则表明利用该初始对准度不是制作的PCB的对准度,因此,利用预设的对准粒度对目标对准度进行更新,只有当测试结果不包括短路状态时,则表明该目标对准度是制作的PCB的对准度,且目标对准度是根据预设的对准粒度进行更新的,因此,能够准确的确定出PCB的对准度。
在本发明一个实施例中,由于PCB是由多层单板进行压合制作而成,而每一层单板的对准度可以不相同,且在PCB包括的多层单板上进行过孔的钻孔操作时,是根据顶层单板和底层单板的外形位置进行钻孔的,可以默认为顶层单板和底层单板上过孔与外形不会短路,因此,在PCB包括至少四层单板时,对所述至少四层单板中除顶层单板和底层单板以外的至少两个内层单板进行逐层测试,并确定每一个内层单板对应的对准度。
例如,PCB包括6层单板,该6层单板可以包括:顶层单板L1、内层单板L2、内层单板L3、内层单板L4、内层单板L5和底层单板L6。那么需要对内层单板L2、内层单板L3、内层单板L4和内层单板L5进行逐层测试,以确定每一个内层单板对应的对准度。
根据上述实施例,通过对内层单板L2、内层单板L3、内层单板L4和内层单板L5进行逐层测试,可以准确的确定每一个内层单板对应的对准度,不会因其中一层内层单板的对准度不准确而造成PCB短路,因此能够确保以此对准度制作出的PCB能够正常使用。
在本发明一个实施例中,PCB是由多层单板进行压合制作而成,而每一层单板的对准度可以不相同,而在对当前内层单板进行测试时,除当前内层单板以外的各个内层单板均会对当前内层单板的测试产生影响。因此,在对当前内层单板进行测试时,应确保除当前内层单板以外的各个内层单板的对准度不小于安全距离。
例如,PCB包括6层单板,该6层单板可以包括:顶层单板L1、内层单板L2、内层单板L3、内层单板L4、内层单板L5和底层单板L6。那么在对内层单板L2进行测试时,应确保内层单板L3、内层单板L4和内层单板L5的对准度不小于安全距离。在对内层单板L3进行测试时,应确保内层单板L2、内层单板L4和内层单板L5的对准度不小于安全距离。在对内层单板L4进行测试时,应确保内层单板L2、内层单板L3和内层单板L5的对准度不小于安全距离。在对内层单板L5进行测试时,应确保内层单板L2、内层单板L3和内层单板L4的对准度不小于安全距离。
根据上述实施例,通过在对当前内层单板进行测试时,确保除当前内层单板以外的各个内层单板的对准度不小于安全距离的方法,可以有效的避免在对当前内层单板进行测试时,除当前内层单板以外的各个内层单板对当前内层单板的测试产生影响,确保了每层内层单板测试的准确性,使得到PCB的对准度具有可靠性。
下面以PCB包括6层单板为例,对本发明实施例的PCB对准度的确定方法进行详细说明。
请参考图2,本发明实施例提供了一种PCB对准度的确定方法,该方法可以包括以下步骤:
步骤201:预先设置对准粒度,可以是0.1~2mil。
若对准粒度太小,因每次测试对准度相差太小,会使实验过程过于繁杂;而对准粒度太大,则因每次测试对准度之间跨度太大,使所确定的对准度不够准确。本实施例选取对准粒度为0.5mil。
请参考图3,为本发明实施例提供的6层PCB中内层单板L2层为当前层的剖面图。该PCB包括6层单板,该6层单板可以包括:顶层单板L1、内层单板L2、内层单板L3、内层单板L4、内层单板L5和底层单板L6。
步骤202:确定对四个内层单板中的当前内层单板进行测试所需要的初始对准度。比如初始对准度是3mil,将所述初始对准度作为目标对准度。
其中,对每一个内层单板进行测试所需要的初始对准度可以相同,也可以不相同,例如,对内层单板L2进行测试时所需要的初始对准度为3mil,对内层单板L3进行测试时所需要的初始对准度为4mil。
步骤203:对四个内层单板中除当前内层单板以外的三个内层单板,设置不小于安全距离的对准度。
通过确保除当前内层单板以外的各个内层单板的对准度不小于安全距离的方法,可以有效的避免在对当前内层单板进行测试时,除当前内层单板以外的各个内层单板对当前内层单板的测试产生影响,确保了每层内层单板测试的准确性,该安全距离可以根据技术人员制作PCB的经验进行确定,例如安全距离可以为20mil。
其中,除当前内层单板以外的三个内层单板中设置的对准度可以相同,也可以不同,只需保证都不小于安全距离即可。
请参考图3,该PCB包括6层单板,该6层单板可以包括:顶层单板L1、内层单板L2、内层单板L3、内层单板L4、内层单板L5和底层单板L6。其中内层单板L2为当前层对准度为3mil,除当前内层单板以外的三个内层单板的对准度为安全距离20mil。
步骤204:对当前内层单板进行测试时,与当前内层单板相邻的单板之间的距离不小于误判距离。
通将当前内层单板和当前内层单板相邻的单板的距离扩大到不小于误判距离的方法,可以有效的避免在对当前内层单板进行测试时,当前内层单板和相邻层单板之间产生的影响,确保了每层内层单板测试的准确性,该误判距离可以根据技术人员制作PCB的经验进行确定,例如误判距离可以为10mil。
其中,当前层和相邻层之间的误判距离可以相同,也可以不同,只需保证都不小于误判距离即可。
步骤205:对制作的PCB上设置两个探针接入孔。
为了方便对PCB的测试,设置了这两个探针接入孔。两个探针接入孔的位置请参考图4。这两个探针接入孔在制作后的PCB中,第一探针接入孔与外形连接,将两个探针接入孔中的第二探针接入孔与过孔连接。进行随后的开短路状况测试。
步骤206:制作PCB。
其中,制作的PCB的程序应满足步骤201、202、203、204和205的所有设置。
步骤207:将两个探针接入孔,第一探针接入孔与接地外形连接,第二探针接入孔与测试通孔连接。
步骤208:对制作的PCB进行当前层的开短路状况测试,若测试结果包括短路状态,则执行步骤209;若测试结果不包括短路状态,则执行步骤210。
步骤209:根据对准粒度对目标对准度进行更新,并将更新后的对准度作为目标对准度,并执行步骤202。
步骤210:则将目标对准度作为最终确定制作PCB的对准度。
该当前层确定对准度后,返回步骤202,执行对尚未被进行测试的内层单板进行测试,进行逐层确定各个内层单板的对准度,直到不包括未被进行测试的内层单板为止。
上述PCB对准度确定方法只是本发明列举的较佳实现方式,在实际的现实中,也可以采用其他实现方式,比如,对准粒度可以是1mil;初始对准度可以是10mil;安全距离可以是25mil;误判距离可以是15mil等。
本发明实施例还提供了一种PCB,该PCB是由上述任一实施例所述的PCB对准度的确定方法所确定的对准度制作而成。
例如,制作6层的PCB,该6层单板可以包括:顶层单板L1、内层单板L2、内层单板L3、内层单板L4、内层单板L5和底层单板L6。那么需要对内层单板L2、内层单板L3、内层单板L4和内层单板L5进行逐层测试,以确定每一个内层单板对应的对准度。然后以测试所得各个内层单板的对准度进行制作,得到PCB。
综上所述,本发明各个实施例可以实现以下优点:
1、在本发明实施例中,通过确定过孔与外形所对应的初始对准度,将初始对准度作为目标对准度,以利用目标对准度制作PCB,并对利用目标对准度制作出的PCB进行测试,若测试结果包括短路状态,则表明利用该初始对准度不是制作的PCB的对准度,因此,利用预设的对准粒度对目标对准度进行更新,只有当测试结果不包括短路状态时,则表明该目标对准度是制作的PCB的对准度,且目标对准度是根据预设的对准粒度进行更新的,因此,能够准确的确定出PCB的对准度。
2、在本发明实施例中,通过对内层单板进行逐层测试,可以准确的确定每一个内层单板对应的对准度,不会因其中一层内层单板的对准度不准确而造成PCB短路,因此能够确保以此对准度制作出的PCB能够正常使用。
3、在本发明实施例中,通过在对当前内层单板进行测试时,确保除当前内层单板以外的各个内层单板的对准度不小于安全距离的方法,可以有效的避免在对当前内层单板进行测试时,除当前内层单板以外的各个内层单板对当前内层单板的测试产生影响,确保了每层内层单板测试的准确性,使得到PCB的对准度具有可靠性。
4、在本发明实施例中,通过两个探针接入孔,第一探针接入孔与外形连接,第二探针接入孔与过孔连接。由导电性确定对准度,不需要对PCB进行破坏,测试方法简单快捷并且降低了检测成本。
5、在本发明实施例中,由于不同材料的PCB单板的可加性不同,可以根据预设不同的目标对准度来验证不同材料的加工性能。因此在实际制作PCB时,可以由PCB用途有根据的选择材料。
6、在本发明实施例中,对于相同的材料,不同的加工手段和设备,对PCB的对准度要求不尽相同。可以根据预设相同的目标对准度来判断不同厂商的加工能力。因此可以针对不同加工难度的材料区别投板。
7、在本发明实施例中,可以准确有效的确定PCB的对准度,所以在预设目标对准度下制作PCB,有效的防止了不良品的产出和流出。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。

Claims (10)

1.一种PCB对准度的确定方法,其特征在于,预先设置对准粒度;还包括:
S1:确定过孔与外形所对应的初始对准度,将所述初始对准度作为目标对准度;
S2:按照目标对准度制作PCB;
S3:对制作的PCB进行测试,若测试结果包括短路状态,则根据对准粒度对目标对准度进行更新,并将更新后的对准度作为目标对准度,并执行S2;若测试结果不包括短路状态,则将制作该PCB时使用的目标对准度作为最终确定的对准度。
2.根据权利要求1所述的方法,其特征在于,在PCB包括至少四层单板时,对所述至少四层单板中除顶层单板和底层单板以外的内层单板进行逐层测试,并确定每一个内层单板对应的对准度。
3.根据权利要求2所述的方法,其特征在于,在对当前内层单板进行测试时,进一步包括:将所述至少两个内层单板中除所述当前内层单板以外的各个内层单板的对准度设置为不小于安全距离。
4.根据权利要求3所述的方法,其特征在于,所述安全距离为20mil。
5.根据权利要求1所述的方法,其特征在于,所述对准粒度包括:0.1-2mil。
6.根据权利要求2所述的方法,其特征在于,所述当前内层单板与其相邻层对应单板之间的距离不小于误判距离。
7.根据权利要求6所述的方法,其特征在于,所述误判距离为10mil。
8.根据权利要求1-7中任一所述的方法,其特征在于,在S3之前,进一步包括:对制作的PCB上设置两个探针接入孔。
9.根据权利要求8所述的方法,其特征在于,所述对制作的PCB进行测试,包括:将所述两个探针接入孔中的第一探针接入孔与所述外形连接,将所述两个探针接入孔中的第二探针接入孔与所述过孔连接。
10.一种PCB,其特征在于,利用上述权利要求1-9中任一所述的PCB对准度的确定方法所确定的对准度制作而成。
CN201610569921.9A 2016-07-19 2016-07-19 Pcb对准度的确定方法及pcb Pending CN106211636A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610569921.9A CN106211636A (zh) 2016-07-19 2016-07-19 Pcb对准度的确定方法及pcb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610569921.9A CN106211636A (zh) 2016-07-19 2016-07-19 Pcb对准度的确定方法及pcb

Publications (1)

Publication Number Publication Date
CN106211636A true CN106211636A (zh) 2016-12-07

Family

ID=57494469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610569921.9A Pending CN106211636A (zh) 2016-07-19 2016-07-19 Pcb对准度的确定方法及pcb

Country Status (1)

Country Link
CN (1) CN106211636A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109287082A (zh) * 2018-11-28 2019-01-29 郑州云海信息技术有限公司 一种易短路线路板的测试方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020320A1 (en) * 2007-07-16 2009-01-22 Nanya Technology Corporation Gold finger of circuit board and fabricating method thereof
CN203423847U (zh) * 2013-08-12 2014-02-05 中兴通讯股份有限公司 能进行对准度检测的多层电路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090020320A1 (en) * 2007-07-16 2009-01-22 Nanya Technology Corporation Gold finger of circuit board and fabricating method thereof
CN203423847U (zh) * 2013-08-12 2014-02-05 中兴通讯股份有限公司 能进行对准度检测的多层电路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109287082A (zh) * 2018-11-28 2019-01-29 郑州云海信息技术有限公司 一种易短路线路板的测试方法及装置
CN109287082B (zh) * 2018-11-28 2022-02-18 郑州云海信息技术有限公司 一种易短路线路板的测试方法及装置

Similar Documents

Publication Publication Date Title
KR100769537B1 (ko) 회로기판에 장착된 성분을 테스트하는 장치 및 방법
US8482310B2 (en) Test method for passive device embedded printed circuit board
US20160047855A1 (en) Pcb authentication and counterfeit detection
US20090039911A1 (en) Method to monitor substrate viability
US10381278B2 (en) Testing method of packaging process and packaging structure
US11781858B2 (en) Fiber weave skew assessment for printed circuit boards
CN106211636A (zh) Pcb对准度的确定方法及pcb
CN109001617A (zh) Ate测试板及基于ate测试板的电子元器件设置方法
KR100797690B1 (ko) 인쇄회로기판
CN109587967B (zh) 电路板短路修复方法
US9476934B2 (en) Inspection apparatus and inspection method for inspecting a wiring board
JP2011039023A (ja) 基板のテスト方法
TWI623996B (zh) 整合信號及電源完整性模組之積體電路測試座
CN106771824A (zh) 一种应用于镭射孔偏移测试点的pcb板及其方法
CN207008013U (zh) 一种pcb电测机高压检测箱
CN203657642U (zh) 电路板检查装置
US9603265B2 (en) Multi-layered printed circuit board having inner-layer portion and outer-layer portions and manufacturing method thereof
US9635794B2 (en) Method and apparatus for attachment of integrated circuits
Uppalapati et al. Voltage in-situ electrical metrology for test-to-failure BGA component shock margin assessment
Weide-Zaage et al. How SI/EMC and reliability issues could interact together in embedded electronic systems?
Kim Study on electrical characteristics for active die embedding substrate
KR20130052080A (ko) 프로브 카드의 다층 기판 및 그의 제작 방법
WO2023225225A1 (en) Reliability testing using functional devices
JP2011129856A (ja) アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法
CN112970335A (zh) 用于检查多层印刷电路的金属化的质量的方法和电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207