CN106209116A - 一种数据处理方法及电子设备 - Google Patents
一种数据处理方法及电子设备 Download PDFInfo
- Publication number
- CN106209116A CN106209116A CN201610503196.5A CN201610503196A CN106209116A CN 106209116 A CN106209116 A CN 106209116A CN 201610503196 A CN201610503196 A CN 201610503196A CN 106209116 A CN106209116 A CN 106209116A
- Authority
- CN
- China
- Prior art keywords
- data
- information
- status information
- iterative
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
Abstract
本发明公开了一种数据处理方法及电子设备，包括：获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；判断所述数据的第一状态信息是否满足预设条件；当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；根据所述提示信息调整解码参数，以对所述数据进行纠错。
Description
技术领域
本发明涉及数据处理技术，尤其涉及一种数据处理方法及电子设备。
背景技术
目前，对纠错码进行迭代解码，只是对输入的已编码数据按照设定的参数进行解码演算，未对超出解码器纠错能力的错误数据进行判断甄别。对于超出当前解码器纠错能力的数据进行解码演算时，无法得到正确的数据，而且造成了功耗和时间的浪费。同时，由于过多的错误数据的迭代解码过程又会花费过多的解码时间，会阻塞后续数据的解码过程，造成解码器性能的下降。
发明内容
为解决上述技术问题，本发明实施例提供了一种数据处理方法及电子设备。
本发明实施例提供的数据处理方法，包括：
获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；
判断所述数据的第一状态信息是否满足预设条件；
当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；
根据所述提示信息调整解码参数，以对所述数据进行纠错。
本发明实施例中，所述获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态，包括：
针对原始数据，检测所述原始数据的第一状态信息，所述第一状态信息用于表征所述原始数据的原始的错误信息状态；
所述当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，包括：
当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码，并输出所述原始数据以及第一提示信息，所述第一提示信息用于提示所述原始数据处于无法纠错状态。
本发明实施例中，所述获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态，包括：
针对迭代数据，校验所述迭代数据的第一状态信息，所述第一状态信息用于表征所述迭代数据的当前的错误信息状态；
所述当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，包括：
当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错，并输出第二提示信息，所述第二提示信息用于提示所述迭代数据处于无法纠错状态。
本发明实施例中，所述针对原始数据，检测所述原始数据的第一状态信息，包括：
利用伴随子检测所述原始数据的第一状态信息。
本发明实施例中，所述当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码，并输出所述原始数据以及第一提示信息，包括：
当所述原始数据的第一状态信息超出第一预设门限值时，判定所述原始数据处于无法纠错状态；
停止对所述原始数据进行解码，并输出所述原始数据以及第一提示信息。
本发明实施例中，所述针对迭代数据，校验所述迭代数据的第一状态信息，包括：
针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否满足第二预设条件。
本发明实施例中，所述针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否满足第二预设条件，包括：
针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否超出第二预设门限值；
相应地，所述当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错，并输出第二提示信息，包括：
当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，停止对所述数据进行纠错，并输出第二提示信息。
本发明实施例提供的电子设备，包括：
处理器，用于获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；判断所述数据的第一状态信息是否满足预设条件；当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错；
输出装置，用于当所述数据的第一状态信息满足所述预设条件时，输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；
所述处理器，还用于根据所述提示信息调整解码参数，以对所述数据进行纠错。
本发明实施例中，所述处理器，还用于针对原始数据，检测所述原始数据的第一状态信息，所述第一状态信息用于表征所述原始数据的原始的错误信息状态；当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码；
所述输出装置，还用于当所述原始数据的第一状态信息满足第一预设条件时，输出所述原始数据以及第一提示信息，所述第一提示信息用于提示所述原始数据处于无法纠错状态。
本发明实施例中，所述处理器，还用于针对迭代数据，校验所述迭代数据的第一状态信息，所述第一状态信息用于表征所述迭代数据的当前的错误信息状态；当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错；
所述输出装置，还用于当所述迭代数据的当前的错误信息状态满足第二预设条件时，输出第二提示信息，所述第二提示信息用于提示所述迭代数据处于无法纠错状态。
本发明实施例中，所述处理器，还用于利用伴随子检测所述原始数据的第一状态信息。
本发明实施例中，所述处理器，还用于当所述原始数据的第一状态信息超出第一预设门限值时，判定所述原始数据处于无法纠错状态；停止对所述原始数据进行解码。
本发明实施例中，所述处理器，还用于针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否满足第二预设条件。
本发明实施例中，所述处理器，还用于针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否超出第二预设门限值；当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，停止对所述数据进行纠错。
本发明实施例的技术方案中，获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；判断所述数据的第一状态信息是否满足预设条件；当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；根据所述提示信息调整解码参数，以对所述数据进行纠错。这里，数据的第一状态信息满足预设条件时，即可表明数据超出解码器的纠错能力，从而判定出该数据处于无法纠错状态，对于处于无法纠错状态的数据，停止对所述数据进行纠错，并输出提示信息；这样，可以节省功耗和时间，并且不会阻塞后续数据的解码过程。与此同时，根据所述提示信息调整解码参数，以对所述数据进行纠错，从而及时调整了解码参数，改善了纠错能力。
附图说明
图1为本发明实施例一的数据处理方法的流程示意图；
图2为本发明实施例二的数据处理方法的流程示意图；
图3为本发明实施例三的数据处理方法的流程示意图；
图4为本发明实施例四的数据处理方法的流程示意图；
图5为本发明实施例五至实施例七的电子设备的结构组成示意图。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。
图1为本发明实施例一的数据处理方法的流程示意图，本示例中的数据处理方法应用于电子设备中，如图1所示，所述数据处理方法包括以下步骤：
步骤101：获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态。
本发明实施例中，所述电子设备可以是：终端、服务器等。所述电子设备具有迭代解码器，利用所述迭代解码器能够对数据进行迭代解码，尤其是对纠错码(ECC)进行迭代解码。这里，纠错码(ECC)包括多种类型的编码数据，例如低密度奇偶校验码(LDPC)和Turbo码。
这里，低密度奇偶校验码(LDPC)是继Turbo码之后又一种逼近香农极限的信道编码。相对于Turbo码，LDPC码有着诸多的优势，以及更加广阔的应用前景。本发明实施例以纠错码(ECC)为LDPC码为例进行解释说明。
LDPC码是一种分组码，其校验矩阵只含有很少量非零元素。正是校验矩阵H的这种稀疏性，保证了解码复杂度和最小码距都只随码长呈现线性增加。
本发明实施例中，获取LDPC码的第一状态信息，所述第一状态信息用于表征所述LDPC码的错误信息状态。这里，利用伴随子检测所述LDPC码的第一状态信息。
本发明实施例中，所述LDPC码可以是原始的LDPC码，也即原始输入数据。所述LDPC码也可以是每次迭代过程中的LDPC码，也即迭代过程中的中间数据。
步骤102：判断所述数据的第一状态信息是否满足预设条件。
本发明实施例中，电子设备中的迭代解码器具有对应的纠错能力，可以通过一个参数来表征该纠错能力，本发明实施例将该参数称为迭代解码器对针对纠错能力设定的门限值。当所述LDPC码的错误信息状态超出迭代解码器所设定的门限值时，则表明所述数据的第一状态信息是否满足预设条件。
步骤103：当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态。
本发明实施例中，当所述数据的第一状态信息满足所述预设条件时，则表明所述数据为无法纠错的数据，此时，停止对所述数据进行纠错，并输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态。这样，可以节省功耗和时间，并且不会阻塞后续数据的解码过程。
步骤104：根据所述提示信息调整解码参数，以对所述数据进行纠错。
本发明实施例中，电子设备具有管理机制，管理机制根据返所述提示信息，及时调整迭代解码器的参数设定，从而改善纠错能力，提高迭代解码器的性能。
图2为本发明实施例二的数据处理方法的流程示意图，本示例中的数据处理方法应用于电子设备中，如图2所示，所述数据处理方法包括以下步骤：
步骤201：针对原始数据，检测所述原始数据的第一状态信息，所述第一状态信息用于表征所述原始数据的原始的错误信息状态。
本发明实施例中，所述电子设备可以是：终端、服务器等。所述电子设备具有迭代解码器，利用所述迭代解码器能够对数据进行迭代解码，尤其是对纠错码(ECC)进行迭代解码。这里，纠错码(ECC)包括多种类型的编码数据，例如低密度奇偶校验码(LDPC)和Turbo码。
这里，低密度奇偶校验码(LDPC)是继Turbo码之后又一种逼近香农极限的信道编码。相对于Turbo码，LDPC码有着诸多的优势，以及更加广阔的应用前景。本发明实施例以纠错码(ECC)为LDPC码为例进行解释说明。
LDPC码是一种分组码，其校验矩阵只含有很少量非零元素。正是校验矩阵H的这种稀疏性，保证了解码复杂度和最小码距都只随码长呈现线性增加。
本发明实施例中，获取LDPC码的第一状态信息，所述第一状态信息用于表征所述LDPC码的错误信息状态。这里，利用伴随子检测所述LDPC码的第一状态信息。
本发明实施例中，所述LDPC码是指原始的LDPC码，也即原始输入数据。这里，利用伴随子检测所述原始数据的第一状态信息。
步骤202：判断所述原始数据的第一状态信息是否满足第一预设条件。
本发明实施例中，电子设备中的迭代解码器具有对应的纠错能力，可以通过一个参数来表征该纠错能力，本发明实施例将该参数称为迭代解码器对针对纠错能力设定的门限值。当所述LDPC码的错误信息状态超出迭代解码器所设定的门限值时，则表明所述数据的第一状态信息是否满足预设条件。
具体地，判断所述原始数据的第一状态信息是否超出第一预设门限值。当所述原始数据的第一状态信息超出第一预设门限值时，判定所述原始数据处于无法纠错状态。
步骤203：当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码，并输出所述原始数据以及第一提示信息，所述第一提示信息用于提示所述原始数据处于无法纠错状态。
本发明实施例中，当所述原始数据的第一状态信息满足第一预设条件时，则表明所述原始数据为无法纠错的数据，此时，停止对所述原始数据进行纠错，并输出提示信息，所述提示信息用于提示所述原始数据处于无法纠错状态。这样，可以节省功耗和时间，并且不会阻塞后续数据的解码过程。
步骤204：根据所述提示信息调整解码参数，以对所述数据进行纠错。
本发明实施例中，电子设备具有管理机制，管理机制根据返所述提示信息，及时调整迭代解码器的参数设定，从而改善纠错能力，提高迭代解码器的性能。
图3为本发明实施例三的数据处理方法的流程示意图，本示例中的数据处理方法应用于电子设备中，如图3所示，所述数据处理方法包括以下步骤：
步骤301：针对迭代数据，校验所述迭代数据的第一状态信息，所述第一状态信息用于表征所述迭代数据的当前的错误信息状态。
本发明实施例中，所述电子设备可以是：终端、服务器等。所述电子设备具有迭代解码器，利用所述迭代解码器能够对数据进行迭代解码，尤其是对纠错码(ECC)进行迭代解码。这里，纠错码(ECC)包括多种类型的编码数据，例如低密度奇偶校验码(LDPC)和Turbo码。
这里，低密度奇偶校验码(LDPC)是继Turbo码之后又一种逼近香农极限的信道编码。相对于Turbo码，LDPC码有着诸多的优势，以及更加广阔的应用前景。本发明实施例以纠错码(ECC)为LDPC码为例进行解释说明。
LDPC码是一种分组码，其校验矩阵只含有很少量非零元素。正是校验矩阵H的这种稀疏性，保证了解码复杂度和最小码距都只随码长呈现线性增加。
本发明实施例中，获取LDPC码的第一状态信息，所述第一状态信息用于表征所述LDPC码的错误信息状态。这里，利用伴随子检测所述LDPC码的第一状态信息。
本发明实施例中，所述LDPC码是指每次迭代过程中的LDPC码，也即迭代过程中的中间数据。
步骤302：判断所述迭代数据的第一状态信息是否满足第二预设条件。
本发明实施例中，电子设备中的迭代解码器具有对应的纠错能力，可以通过一个参数来表征该纠错能力，本发明实施例将该参数称为迭代解码器对针对纠错能力设定的门限值。当所述LDPC码的错误信息状态超出迭代解码器所设定的门限值时，则表明所述迭代数据的第一状态信息是否满足第二预设条件。
具体地，判断所述迭代数据的第一状态信息是否超出预设门限值。当所述迭代数据的第一状态信息超出预设门限值时，判定所述迭代数据处于无法纠错状态。
步骤303：当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错，并输出第二提示信息，所述第二提示信息用于提示所述迭代数据处于无法纠错状态。
本发明实施例中，当所述迭代数据的当前的错误信息状态满足第二预设条件时，则表明所述迭代数据为无法纠错的数据，此时，停止对所述迭代数据进行纠错，并输出提示信息，所述提示信息用于提示所述迭代数据处于无法纠错状态。这样，可以节省功耗和时间，并且不会阻塞后续数据的解码过程。
步骤304：根据所述提示信息调整解码参数，以对所述数据进行纠错。
本发明实施例中，电子设备具有管理机制，管理机制根据返所述提示信息，及时调整迭代解码器的参数设定，从而改善纠错能力，提高迭代解码器的性能。
图4为本发明实施例四的数据处理方法的流程示意图，本示例中的数据处理方法应用于电子设备中，如图4所示，所述数据处理方法包括以下步骤：
步骤401：针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否超出第二预设门限值。
本发明实施例中，所述电子设备可以是：终端、服务器等。所述电子设备具有迭代解码器，利用所述迭代解码器能够对数据进行迭代解码，尤其是对纠错码(ECC)进行迭代解码。这里，纠错码(ECC)包括多种类型的编码数据，例如低密度奇偶校验码(LDPC)和Turbo码。
这里，低密度奇偶校验码(LDPC)是继Turbo码之后又一种逼近香农极限的信道编码。相对于Turbo码，LDPC码有着诸多的优势，以及更加广阔的应用前景。本发明实施例以纠错码(ECC)为LDPC码为例进行解释说明。
LDPC码是一种分组码，其校验矩阵只含有很少量非零元素。正是校验矩阵H的这种稀疏性，保证了解码复杂度和最小码距都只随码长呈现线性增加。
本发明实施例中，获取LDPC码的第一状态信息，所述第一状态信息用于表征所述LDPC码的错误信息状态。这里，利用伴随子检测所述LDPC码的第一状态信息。
本发明实施例中，所述LDPC码是指每次迭代过程中的LDPC码，也即迭代过程中的中间数据。
针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否超出第二预设门限值。
步骤402：判断所述迭代数据的当前的错误信息状态是否超出所述第二预设门限值。
本发明实施例中，电子设备中的迭代解码器具有对应的纠错能力，可以通过一个参数来表征该纠错能力，本发明实施例将该参数称为迭代解码器对针对纠错能力设定的第二预设门限值。
具体地，判断所述迭代数据的当前的错误信息状态是否超出所述第二预设门限值。当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，判定所述迭代数据处于无法纠错状态。
步骤403：当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，停止对所述数据进行纠错，并输出第二提示信息，所述第二提示信息用于提示所述迭代数据处于无法纠错状态。
本发明实施例中，当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，则表明所述迭代数据为无法纠错的数据，此时，停止对所述迭代数据进行纠错，并输出提示信息，所述提示信息用于提示所述迭代数据处于无法纠错状态。这样，可以节省功耗和时间，并且不会阻塞后续数据的解码过程。
步骤404：根据所述提示信息调整解码参数，以对所述数据进行纠错。
本发明实施例中，电子设备具有管理机制，管理机制根据返所述提示信息，及时调整迭代解码器的参数设定，从而改善纠错能力，提高迭代解码器的性能。
图5为本发明实施例五的电子设备的结构组成示意图，如图5所示，所述电子设备包括：
处理器51，用于获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；判断所述数据的第一状态信息是否满足预设条件；当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错；
输出装置52，用于当所述数据的第一状态信息满足所述预设条件时，输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；
所述处理器51，还用于根据所述提示信息调整解码参数，以对所述数据进行纠错。
本领域技术人员应当理解，图5所示的处理器中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
图5还为本发明实施例六的电子设备的结构组成示意图，如图5所示，所述电子设备包括：
处理器51，用于获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；判断所述数据的第一状态信息是否满足预设条件；当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错；
输出装置52，用于当所述数据的第一状态信息满足所述预设条件时，输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；
所述处理器51，还用于根据所述提示信息调整解码参数，以对所述数据进行纠错。
所述处理器51，还用于针对原始数据，检测所述原始数据的第一状态信息，所述第一状态信息用于表征所述原始数据的原始的错误信息状态；当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码；
所述输出装置52，还用于当所述原始数据的第一状态信息满足第一预设条件时，输出所述原始数据以及第一提示信息，所述第一提示信息用于提示所述原始数据处于无法纠错状态。
所述处理器51，还用于利用伴随子检测所述原始数据的第一状态信息。
所述处理器51，还用于当所述原始数据的第一状态信息超出第一预设门限值时，判定所述原始数据处于无法纠错状态；停止对所述原始数据进行解码。
本领域技术人员应当理解，图5所示的处理器中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
图5还为本发明实施例七的电子设备的结构组成示意图，如图5所示，所述电子设备包括：
处理器51，用于获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；判断所述数据的第一状态信息是否满足预设条件；当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错；
输出装置52，用于当所述数据的第一状态信息满足所述预设条件时，输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；
所述处理器51，还用于根据所述提示信息调整解码参数，以对所述数据进行纠错。
所述处理器51，还用于针对迭代数据，校验所述迭代数据的第一状态信息，所述第一状态信息用于表征所述迭代数据的当前的错误信息状态；当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错；
所述输出装置52，还用于当所述迭代数据的当前的错误信息状态满足第二预设条件时，输出第二提示信息，所述第二提示信息用于提示所述迭代数据处于无法纠错状态。
所述处理器51，还用于针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否满足第二预设条件。
所述处理器51，还用于针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否超出第二预设门限值；当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，停止对所述数据进行纠错。
本领域技术人员应当理解，图5所示的处理器中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
在本发明所提供的几个实施例中，应该理解到，所揭露的方法和智能设备，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个第二处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。
Claims (14)
1.一种数据处理方法，包括：
获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；
判断所述数据的第一状态信息是否满足预设条件；
当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；
根据所述提示信息调整解码参数，以对所述数据进行纠错。
2.根据权利要求1所述的数据处理方法，所述获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态，包括：
针对原始数据，检测所述原始数据的第一状态信息，所述第一状态信息用于表征所述原始数据的原始的错误信息状态；
所述当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，包括：
当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码，并输出所述原始数据以及第一提示信息，所述第一提示信息用于提示所述原始数据处于无法纠错状态。
3.根据权利要求1所述的数据处理方法，所述获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态，包括：
针对迭代数据，校验所述迭代数据的第一状态信息，所述第一状态信息用于表征所述迭代数据的当前的错误信息状态；
所述当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错，并输出提示信息，包括：
当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错，并输出第二提示信息，所述第二提示信息用于提示所述迭代数据处于无法纠错状态。
4.根据权利要求2所述的数据处理方法，所述针对原始数据，检测所述原始数据的第一状态信息，包括：
利用伴随子检测所述原始数据的第一状态信息。
5.根据权利要求2所述的数据处理方法，所述当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码，并输出所述原始数据以及第一提示信息，包括：
当所述原始数据的第一状态信息超出第一预设门限值时，判定所述原始数据处于无法纠错状态；
停止对所述原始数据进行解码，并输出所述原始数据以及第一提示信息。
6.根据权利要求3所述的数据处理方法，所述针对迭代数据，校验所述迭代数据的第一状态信息，包括：
针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否满足第二预设条件。
7.根据权利要求6所述的数据处理方法，所述针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否满足第二预设条件，包括：
针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否超出第二预设门限值；
相应地，所述当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错，并输出第二提示信息，包括：
当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，停止对所述数据进行纠错，并输出第二提示信息。
8.一种电子设备，包括：
处理器，用于获取数据的第一状态信息，所述第一状态信息用于表征所述数据的错误信息状态；判断所述数据的第一状态信息是否满足预设条件；当所述数据的第一状态信息满足所述预设条件时，停止对所述数据进行纠错；
输出装置，用于当所述数据的第一状态信息满足所述预设条件时，输出提示信息，所述提示信息用于提示所述数据处于无法纠错状态；
所述处理器，还用于根据所述提示信息调整解码参数，以对所述数据进行纠错。
9.根据权利要求8所述的电子设备，所述处理器，还用于针对原始数据，检测所述原始数据的第一状态信息，所述第一状态信息用于表征所述原始数据的原始的错误信息状态；当所述原始数据的第一状态信息满足第一预设条件时，停止对所述原始数据进行解码；
所述输出装置，还用于当所述原始数据的第一状态信息满足第一预设条件时，输出所述原始数据以及第一提示信息，所述第一提示信息用于提示所述原始数据处于无法纠错状态。
10.根据权利要求8所述的电子设备，所述处理器，还用于针对迭代数据，校验所述迭代数据的第一状态信息，所述第一状态信息用于表征所述迭代数据的当前的错误信息状态；当所述迭代数据的当前的错误信息状态满足第二预设条件时，停止对所述迭代数据进行纠错；
所述输出装置，还用于当所述迭代数据的当前的错误信息状态满足第二预设条件时，输出第二提示信息，所述第二提示信息用于提示所述迭代数据处于无法纠错状态。
11.根据权利要求9所述的电子设备，所述处理器，还用于利用伴随子检测所述原始数据的第一状态信息。
12.根据权利要求9所述的电子设备，所述处理器，还用于当所述原始数据的第一状态信息超出第一预设门限值时，判定所述原始数据处于无法纠错状态；停止对所述原始数据进行解码。
13.根据权利要求10所述的电子设备，所述处理器，还用于针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否满足第二预设条件。
14.根据权利要求13所述的电子设备，所述处理器，还用于针对迭代数据，利用伴随子校验所述迭代数据的当前的错误信息状态是否超出第二预设门限值；当所述迭代数据的当前的错误信息状态超出所述第二预设门限值时，停止对所述数据进行纠错。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610503196.5A CN106209116A (zh) | 2016-06-29 | 2016-06-29 | 一种数据处理方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610503196.5A CN106209116A (zh) | 2016-06-29 | 2016-06-29 | 一种数据处理方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106209116A true CN106209116A (zh) | 2016-12-07 |
Family
ID=57463621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610503196.5A Pending CN106209116A (zh) | 2016-06-29 | 2016-06-29 | 一种数据处理方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106209116A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110414508A (zh) * | 2019-07-24 | 2019-11-05 | 北京百度网讯科技有限公司 | 一种兴趣点数据处理方法、装置、服务器和介质 |
| CN112788430A (zh) * | 2021-01-19 | 2021-05-11 | 深圳乐播科技有限公司 | 一种投屏黑屏的检测方法、装置及计算机可读存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6742154B1 (en) * | 2000-05-25 | 2004-05-25 | Ciena Corporation | Forward error correction codes for digital optical network optimization |
| CN101677247A (zh) * | 2008-09-18 | 2010-03-24 | 义守大学 | 循环码权重解码器的解码方法 |
| CN103218271A (zh) * | 2013-04-18 | 2013-07-24 | 华为技术有限公司 | 一种数据纠错方法及装置 |
| CN103354101A (zh) * | 2013-05-31 | 2013-10-16 | 上海华力创通半导体有限公司 | 一种用于快闪存储器纠错的ldpc码解码装置 |
| CN103929211A (zh) * | 2014-04-30 | 2014-07-16 | 中国科学院微电子研究所 | 一种bch编码方案自适应调整方法及系统 |
-
2016
- 2016-06-29 CN CN201610503196.5A patent/CN106209116A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6742154B1 (en) * | 2000-05-25 | 2004-05-25 | Ciena Corporation | Forward error correction codes for digital optical network optimization |
| CN101677247A (zh) * | 2008-09-18 | 2010-03-24 | 义守大学 | 循环码权重解码器的解码方法 |
| CN103218271A (zh) * | 2013-04-18 | 2013-07-24 | 华为技术有限公司 | 一种数据纠错方法及装置 |
| CN103354101A (zh) * | 2013-05-31 | 2013-10-16 | 上海华力创通半导体有限公司 | 一种用于快闪存储器纠错的ldpc码解码装置 |
| CN103929211A (zh) * | 2014-04-30 | 2014-07-16 | 中国科学院微电子研究所 | 一种bch编码方案自适应调整方法及系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110414508A (zh) * | 2019-07-24 | 2019-11-05 | 北京百度网讯科技有限公司 | 一种兴趣点数据处理方法、装置、服务器和介质 |
| CN112788430A (zh) * | 2021-01-19 | 2021-05-11 | 深圳乐播科技有限公司 | 一种投屏黑屏的检测方法、装置及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017050005A1 (zh) | 抗干扰红外遥控解码的方法和系统 | |
| CN104217494B (zh) | 一种卡号校验方法和装置 | |
| US20190098047A1 (en) | Controller area network frame override | |
| CN110069279B (zh) | 一种直流控制保护程序的校验方法、装置及存储介质 | |
| CN106209116A (zh) | 一种数据处理方法及电子设备 | |
| CN103646129A (zh) | 一种适用于fpga的可靠性评估方法和装置 | |
| CN104598342A (zh) | 内存的检测方法和装置 | |
| CN111062036A (zh) | 恶意软件识别模型构建、识别方法及介质和设备 | |
| CN111953354A (zh) | 校验算法的测试方法、芯片、存储介质和家用电器 | |
| CN106130688A (zh) | 一种低复杂度的稀疏码多址接入检测方法 | |
| CN104242957A (zh) | 译码处理方法及译码器 | |
| CN103336884A (zh) | 一类非线性混成系统的建模与面向路径的可达性分析方法 | |
| CN106936768A (zh) | 基于可信芯片的白名单网络管控系统及方法 | |
| CN110675541A (zh) | 门禁控制方法、门禁处理方法、装置和系统 | |
| CN104298908A (zh) | 一种信息处理方法及电子设备 | |
| Shumsky et al. | Robustness of security-oriented binary codes under non-uniform distribution of codewords | |
| CN108154021A (zh) | 电子设备及其控制方法、装置和存储介质 | |
| CN105897401A (zh) | 基于比特的通用差分功耗分析方法及系统 | |
| Hamdoon et al. | Design and implementation of single bit error correction linear block code system based on FPGA | |
| CN105808429A (zh) | 一种面向线性约束代码的有界可达性验证方法 | |
| US11477030B2 (en) | Method for improving safety of a component or system running a firmware or a finite state machine | |
| US9978017B1 (en) | State change detection and behavioral prediction of a nonlinear and non-stationary system | |
| CN105814546A (zh) | 用于辅助对算法链的检验和验证的方法和系统 | |
| EP3288136B1 (en) | Esd testing device, integrated circuit, and method applicable in digital integrated circuit | |
| CN104849648A (zh) | 一种提高木马活性的测试向量生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170302 Address after: The 100176 branch of the Beijing economic and Technological Development Zone fourteen Street No. 99 building 33 building D No. 2226 Applicant after: Beijing legend core technology Co., Ltd. Address before: 100085 Haidian District West Road, Beijing, No. 6 Applicant before: Lenovo (Beijing) Co., Ltd. |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20190814 Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Yi Lian Information System Co., Ltd. Address before: The 100176 branch of the Beijing economic and Technological Development Zone fourteen Street No. 99 building 33 building D No. 2226 Applicant before: Beijing legend core technology Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |
|
| RJ01 | Rejection of invention patent application after publication |