CN103929211A - 一种bch编码方案自适应调整方法及系统 - Google Patents
一种bch编码方案自适应调整方法及系统 Download PDFInfo
- Publication number
- CN103929211A CN103929211A CN201410183653.8A CN201410183653A CN103929211A CN 103929211 A CN103929211 A CN 103929211A CN 201410183653 A CN201410183653 A CN 201410183653A CN 103929211 A CN103929211 A CN 103929211A
- Authority
- CN
- China
- Prior art keywords
- code
- error
- syndrome
- error correction
- receiving code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明公开了一种BCH编码方案自适应调整方法及系统,属于无线通信技术领域。该方法包括:根据预定的编码方案,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,以产生信息码和校验码;根据信息码和校验码确定接收码的伴随式,并求取接收码的伴随式的值;根据接收码的伴随式的值,判断接收码中是否存在码元错误;如果是,则计算接收码的错位多项式,根据错位多项式的根确定码元错误所在位置,并对码元错误进行纠错;根据纠错结果,对预定的编码方案进行自适应调整。该方法及系统,能够根据信道噪声情况,兼顾编码效率和纠错能力,及时对编码方案进行自适应调整,在保证信息传输有效性的同时,提高信息传输效率。
Description
技术领域
本发明涉及无线通信技术领域,特别涉及一种BCH编码方案自适应调整方法及系统。
背景技术
BCH码取自Bose、Ray-Chaudhuri与Hocquenghem的缩写,是编码理论尤其是纠错码中研究得比较多的一种编码方法,是一类具有严格数学结构的循环码。对于特定的码元宽度n,由k位信息码和r位校验码构成。在码元宽度相同的情况下,不同的编码方案,信息码位数k和校验码位数r不同,所对应的纠错能力t也不同。校验位数r越大,编码方案所对应的纠错能力t越强,但是编码效率(k/n)会降低。
现有技术中,BCH编解码通常采用纠错能力固定的编码方案,不能根据信道噪声情况进行编码方案的自适应调整。根据编码方案纠错能力的不同,可以将编码方案分为高低不同的多个级别,级别越高编码方案对应的纠错能力越强。对于高级别纠错能力的编码方案,当信道噪声较小时,信号传输过程中很少出现错误,由于所对应的校验位比较多,将导致编码效率较低,进而导致有效信息传输速率降低;对于低级别纠错能力的编码方案,虽然提高了编码效率,但是在信道噪声较大时,信号传输过程中出现的错误比特数较多,超出纠错能力范围,将导致接收端不能正确解码,从而使得接收到的信息有效性大大降低。
发明内容
本发明实施例提供了一种BCH编码方案自适应调整方法及系统,能够根据信道噪声情况采用不同纠错能力的编码方案。
本发明实施例提供的技术方案如下:
一方面,提供了一种BCH编码方案自适应调整方法,包括:
根据预定的编码方案,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,以产生信息码和校验码;
根据所述信息码和校验码确定接收码的伴随式,并求取所述接收码的伴随式的值;
根据所述接收码的伴随式的值,判断所述接收码中是否存在码元错误;
如果是,则计算所述接收码的错位多项式,根据所述错位多项式的根确定所述码元错误所在位置,并对所述码元错误进行纠错;
根据纠错结果,对所述预定的编码方案进行自适应调整。
优选地,所述根据所述接收码的伴随式的值,判断所述接收码中是否存在码元错误包括:如果所述接收码的伴随式的值为零,则所述接收码中不存在码元错误;否则,所述接收码中存在码元错误。
优选地,所述接收码中存在码元错误包括:如果所述接收码的幂指数形式的伴随式的值满足s2/s1=s3/s2=...=s2t/s2t-1,则所述接收码中存在一个码元错误;否则,所述接收码中存在多个码元错误。
优选地,所述方法还包括:
将所述接收码进行纠错后的码元输出;
确定所述纠错后的码元的伴随式,并求取所述纠错后的码元的伴随式的值;
如果所述纠错后的码元的伴随式的值为零,则能够对所述码元错误进行正确纠错;否则,无法对所述码元错误进行正确纠错。
优选地,所述对所述预定的编码方案进行自适应调整,包括:如果对所述接收码连续正确纠错的次数达到第一预设阈值,则将所述预定的编码方案调整为低级别纠错能力的编码方案;或者,如果对所述接收码连续错误纠错的次数达到第二预设阈值,则将所述编码方案调整为高级别纠错能力的编码方案。
另一方面,提供了一种BCH编码方案自适应调整系统,包括:
码元生成模块,用于根据预定的编码方案,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,以产生信息码和校验码;
第一伴随式确定及求值模块,用于根据所述信息码和校验码确定接收码的伴随式,并求取所述接收码的伴随式的值;
判断模块,用于根据所述接收码的伴随式的值,判断所述接收码中是否存在码元错误;
计算模块,用于在所述判断模块判断所述接收码中存在码元错误后,计算所述接收码的错位多项式,并求取所述错位多项式的根;
错误确定及纠错模块,用于根据所述错位多项式的根确定所述码元错误所在位置,并对所述码元错误进行纠错;
调整模块,用于根据纠错结果,对所述预定的编码方案进行自适应调整。
优选地,所述判断模块具体用于在所述接收码的伴随式的值为零时,判断所述接收码中不存在码元错误;否则,判断所述接收码中存在码元错误。
优选地,所述判断模块,还用于在所述接收码的幂指数形式的伴随式的值满足s2/s1=s3/s2=...=s2t/s2t-1时,判断所述接收码中存在一个码元错误;否则,判断所述接收码中存在多个码元错误。
优选地,所述系统还包括:
输出模块,用于将所述接收码进行纠错后的码元输出;
第二伴随式确定及求值模块,用于确定所述纠错后的码元的伴随式,并求取所述纠错后的码元的伴随式的值;
所述判断模块,还用于在所述纠错后的码元的伴随式的值为零时,判断能够对所述码元错误进行正确纠错;否则,判断无法对所述码元错误进行正确纠错。
优选地,所述调整模块,用于在所述判断模块判断对所述接收码连续正确纠错的次数达到第一预设阈值后,将所述预定的编码方案调整为低级别纠错能力的编码方案;或者,所述调整模块,还用于在所述判断模块判断对所述接收码连续错误纠错的次数达到第二预设阈值后,将所述编码方案调整为高级别纠错能力的编码方案。
本发明实施例提供的BCH编码方案自适应调整方法及系统,通过求取接收码的伴随式的值,判断接收码中是否存在码元错误,当存在码元错误时,通过计算接收码的错位多项式确定码元错误所在位置,进而对码元错误进行纠错,根据纠错结果,对编码方案进行自适应调整。该方法及系统,能够根据信道噪声情况,兼顾编码效率和纠错能力,及时对编码方案进行自适应调整,在保证信息传输有效性的同时,提高信息传输效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种BCH编码方案自适应调整方法的流程图;
图2是本发明实施例提供的一种编码电路的结构示意图;
图3为本发明实施例提供的一种求伴随式多项式的结构框图;
图4是本发明实施例提供的另外一种BCH编码方案自适应调整方法的流程图;
图5是本发明实施例提供的一种BCH编码方案自适应调整系统的结构示意图;
图6是本发明实施例提供的另外一种BCH编码方案自适应调整系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例的方案,下面结合附图和实施方式对本发明实施例作进一步的详细说明。
如图1所示,为本发明实施例提供的一种BCH编码方案自适应调整方法,可以包括以下步骤:
步骤101:根据预定的编码方案,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,以产生信息码和校验码。
在本发明实施例中,可以预先设置一个编码方案,在每次编码初始时刻,可以采用该预定的编码方案进行,其中,该预定的编码方案优选采用串行编码方案。
如图2所示,为本发明实施例提供的一种编码电路的结构示意图。
图中的方框(□)表示寄存器,该编码电路中共具有R个寄存器,R对应校验位的数目。可以通过使能控制R个寄存器中的部分寄存器有效,从而使不同的编码方案对应不同的纠错能力级别,例如,R个寄存器全有效时,对应强纠错能力,r个寄存器有效时,对应弱纠错能力。前r个寄存器的输入端由flag的值控制,寄存器输入端从两个与门中选通其中一路的输出,然后通过或门输入寄存器。对于从第r+1到第R个寄存器,在使用强纠错能力编码方案时才会用到,因而只有一路输入。当flag的值为1时,选通弱纠错能力编码方案对应生成多项式的系数,即两个与门中左侧的与门,对应图中的g0到gr,而G0到Gr和flag的值经过反相器后的值(即0)相与,输出为0,对或门无效。同时在flag的控制下,输入端从第r个寄存器右侧输入,校验位从第r个寄存器中输出。而当flag值为0时,选通强纠错能力编码方案对应生成多项式的系数,前r个寄存器的右侧与门输出以及后边第r到第R个寄存器的输入反馈信号有效,因而所有的R个寄存器同时工作。flag控制下,输入端从最右侧输入,校验位从最右侧寄存器输出。
在本发明实施例中,可以根据接收端反馈的flag_feed选用编码方案,并在待发送的码块开始设置标志位flag,可以采用数字表示纠错能力级别,例如,以0标志强纠错能力,1标志弱纠错能力。由于相同码元宽度n,不同纠错能力t的编码方案,校验位的数目不同,纠错能力强所需要的产生校验位的寄存器的数目也多。因此,编码电路中的寄存器的长度,可以选用强纠错能力编码方案的校验位数目R。
当采用弱纠错能力的编码方案时,通过运用标志位flag和组合逻辑,可以使能R个寄存器中的部分有效,从而可以实现共用部分强纠错编码寄存器资源,无须另外使用寄存器,进而节省硬件电路资源。当采用强纠错能力编码方案时(flag=0),校验位所需要的寄存器资源为R,编码电路中所有的寄存器都有效。由flag控制编码电路的输入与第R个寄存器中的值进行异或产生反馈信号,并且由flag控制使能强纠错能力编码方案生成多项式g(R)系数产生的反馈信号。而当采用弱纠错能力编码方案时(flag=1),校验位所需要的寄存器为r(r<R),只需要使能编码电路R个寄存器中的前r个即可。因而由flag控制输入端输入与第r个寄存器中的值进行异或产生反馈信号,并且由flag控制使能弱纠错能力编码方案生成多项式g(r)系数产生反馈信号。
在输入端m(x)处,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,在寄存器的输出端可以产生信息码和校验码。当输入信息码的同时,输出端同步输出;当输出校验位时,根据所选择的编码方案(flag不同),输出端选择从第R个或者第r个寄存器中输出。从而通过组合电路对编码电路寄存器组的控制,从而实现编码方案共用寄存器资源,节约硬件开支。
步骤102:根据信息码和校验码确定接收码的伴随式,并求取接收码的伴随式的值。
在本发明实施例中,确定接收码的伴随式的方法如下:
假设BCH(n,k,t)编码的生成多项式g(x)以β,β2,…,β2t为根,接收多项式为r(x),错误图样为e(x),其中,n为码元宽度,k为信息码的位数,t为纠错能力,则伴随式s计算过程如下:
可以得到:sj=r0(βj)0+r1(βj)1+...+rn-1(βj)n-1
上式可以写成:sj=r(βj),j=1,2,...,2t
由于BCH码的生成多项式为其根的极小多项式的最小公倍数,即:
g(x)=LCM(m1(x),m3(x),...,m2t-1(x)),其中,mj(x)是βj的极小多项式,以mj(x)为除式做除法r(x)=qj(x)mj(x)+rj(x),j=1,2,...,2t,由于βj是mj(x)的根,因而sj=r(βj)=rj(βj)。因此,可以采用接收码对极小多项式求余的方法完成求伴随式多项式rj(x),具体地,采用该方法求取伴随式的多项式的结构框图如图3所示。
步骤103:根据接收码的伴随式的值,判断接收码中是否存在码元错误。
可以根据步骤102中所求取的接收码的伴随式的值,判断接收码中是否存在码元错误。如果上述接收码的伴随式的值为零,则可以判断接收码中不存在码元错误,否则,可以判断接收码中存在码元错误。
进一步地,如果接收码的幂指数形式的伴随式的值满足s2/s1=s3/s2=...=s2t/s2t-1,则接收码中存在一个码元错误;否则,接收码中存在多个码元错误。
步骤104:如果是,则计算接收码的错位多项式,根据错位多项式的根确定码元错误所在位置,并对码元错误进行纠错。
如果在步骤103中判断接收码中存在码元错误,则计算接收码的错位多项式,以便确认码元错误所在位置,并对码元错误进行纠错。对本领域技术人员而言,容易知道如何进行错位多项式的求取,例如,可以采用伯利坎普(Berlekamp)提出的BCH迭代译码算法进行错位多项式σ(x)的求取,从而使错位多项式σ(x)的求取速度大大提高。迭代次数与纠错能力t相关,具体地,迭代次数为2t-1,因此,对不同的t,迭代次数不同。同样,还可以根据flag的值,选择不同的迭代次数。由于采用同样的码元宽度n,最小项以及各个最小项所对应的幂指数形式的参数都是相同的,相同码元宽度n,不同纠错能力t的编码方案可以共用最小项查找表,从而,节省了硬件开销。
在求得错位多项式σ(x)以后,关键是如何求错位多项式的根。1964年,钱闻天提出了一种求错位多项式σ(x)根的实用方法,称为钱氏搜索算法,本发明实施例便采用该方法进行错位多项式的根的求取。对于二进制的BCH码,求错位多项式σ(x)的根,就是确定哪些位置发生了错误。假设r(x)=rn-1xn-1+rn-2xn-2+...+r1x+r0,其中,r(x)指多项式形式的接收码,其中,最先接收的bit对应幂次为n-1的幂次项的系数,最后接收的bit对应r0。检验rn-1是否有错,只要验证对应的最小项β-(n-1)是否是σ(x)的根,如果是,则说明该位置发生错误,则对当前比特进行求反纠错;否则,则说明该位置没有发生错误。
步骤105:根据纠错结果,对预定的编码方案进行自适应调整。
由于不同的编码方案,对应不同的纠错能力,在步骤104中,对所发生的码元错误进行纠错,可能发生能够正确纠错和无法进行正确纠错两种情况。如果发生的错误比特数目在纠错能力范围以内时,能够对码元错误进行纠错;如果发生的错误比特数目超出纠错能力范围,将导致无法进行正确纠错,从而导致解码电路不能正确解码。根据是否能够正确纠错,可以对预定的编码方法进行自适应调整为高级别纠错能力的编码方案或者低级别纠错能力的编码方案。
如图4所示,上述方法进一步可以包括:步骤201:将接收码进行纠错后的码元输出;确定纠错后的码元的伴随式,并求取纠错后的码元的伴随式的值;如果纠错后的码元的伴随式的值为零,则能够对码元错误进行正确纠错;否则,无法对码元错误进行正确纠错。通过求取纠错后的码元的伴随式的值,来判断码元中是否存在错误,进而可以得知信息传输过程中码元发生错误的比特数目是否超出编码方案的纠错能力,从而采用合适纠错能力的编码方案。
在本发明实施例中,可以采用两位的二进制码设置err_flag的值,以表示接收码的码元中是否发生错误。例如,当接收码的伴随式s的值为0时,表示码元中的比特没有发生错误,设置err_flag的值为2’b00;当幂指数形式的伴随式满足s2/s1=s3/s2=...=s2t/s2t-1时,接收码的码元中仅有一个比特发生错误,据此可设置err_flag的值为2’b01;否则,可以认为接收码的码元中存在多个错误,从而将err_flag设置为2’b10。
如果当前选择的编码方案的纠错能力t为1时,若err_flag的值为2’b00或2’b01时,说明发生错误的数目在纠错能力范围内,则将正确纠错标志f的值设置为0;否则,超出纠错能力范围,将正确纠错标志f的值设为1,通过f的值可以判断是否能够正确纠错。
如果当前选择的编码方案纠错能力t>1时,若err_flag的值为2’b00或2’b01时,说明发生错误的数目小于纠错能力t,设置f为0,禁能纠错后的码元的求伴随式部分。否则,根据err_flag的值无法判断是否在纠错能力范围内,此时设置f为1,使能纠错后的码元的求伴随式部分,以便判断是否对接收码正确纠错。也即,在t为1时,仅根据err_flag的值就可以确定能否正确纠错,不必再对纠错后的码元求伴随式;t>1时,若err_flag的值为2’b10,则无法判断能否纠错,则通过求取纠错后的码元的伴随式的值,来确定是否能够进行正确纠错。
具体地,对预定的编码方案进行自适应调整,可以包括:如果对接收码连续正确纠错的次数达到第一预设阈值,则将预定的编码方案调整为低级别纠错能力的编码方案;或者,如果对接收码连续错误纠错的次数达到第二预设阈值,则将编码方案调整为高级别纠错能力的编码方案。
当计数器等于n时,可以认为一组码元接收完毕。据此首先判断flag的值,当为0时,当前采用的为强纠错能力的编码方案,再判断f的值,如果f的值为1说明发生错误的比特数目比纠错能力t小,正确纠错计数器cnt_r加1,在计数器达到阈值前,只有f连续几次判断都为1时,计数器才不断加1,如果中间有一次f不为1,说明信道噪声又增大,计数器清零,重新开始计数。当flag为1时,说明采用的是弱纠错能力编码方案,当纠错后的码元的伴随式的值s不等于0时,说明纠错发生错误,错误纠错计数器cnt_e加1,当达到阈值之前纠错后的码元的伴随式的值s变为0,说明信道噪声减小,cnt_e清零,重新计数。达到阈值以后,切换为强纠错能力的编码方案。当cnt_e或者cnt_r的值达到阈值以后,清零并且通过设置flag_feed反馈给发送端,改变所采用的编码方案。
阈值设置包括第一预设阈值和第二预设阈值,其中,第一预设阈值和正确解码次数阈值对应,第二预设阈值和错误解码次数阈值对应,可以由接收端根据需求进行设置。当接收端对信息可靠性要求很高时,可以适当扩大正确解码次数阈值,使得当信道中发生错误的次数小于纠错能力的次数比较大,即信道噪声很小且平稳后才切换为弱纠错能力编码方案,同时,减少错误解码次错阈值,从而实现弱纠错能力时,连续纠错发生错误的次数很少时就切换为强纠错能力编码方案,提高信息可靠性。同理,对可靠性要求不太高,对信息速率要求较高的场合,则采用相反的方法,减小正确解码次数阈值,增大错误解码次数阈值。
由于根据传输信息的不同,对接收到的码元数据的有效性的要求不同。对视频、图像等有效性要求不太高的信息,为了提高信息传输速率,允许一定数目的比特数据发生错误,可以采用纠错能力级别较低的编码方案。而对于工业控制等场合,对数据可靠性的要求要高很多,可以采用纠错能力级别较高的编码方案。因此,可以通过设置合适的阈值来切换编码方案。
由于每次发送的数据量不同,因而采用对连续错误纠错的数目或者连续几次码元中比特错误较少的次数,而不是总次数,来对信道状况进行估测,更能反映信道的实时状况,从而根据信道的实际情况对编码方案及时进行调整。
本发明实施例提供的BCH编码方案自适应调整方法,通过求取接收码的伴随式的值,判断接收码中是否存在码元错误,当存在码元错误时,通过计算接收码的错位多项式确定码元错误所在位置,进而对码元错误进行纠错,根据纠错结果,对编码方案进行自适应调整。该方法,能够根据信道噪声情况,兼顾编码效率和纠错能力,及时对编码方案进行自适应调整,在保证信息传输有效性的同时,提高信息传输效率。
相应地,本发明实施例还提供了一种BCH编码方案自适应调整系统,如图5至图6所示,一种BCH编码方案自适应调整系统,可以包括:
码元生成模块301,用于根据预定的编码方案,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,以产生信息码和校验码;
第一伴随式确定及求值模块302,用于根据信息码和校验码确定接收码的伴随式,并求取接收码的伴随式的值;
判断模块303,用于根据接收码的伴随式的值,判断接收码中是否存在码元错误;
计算模块304,用于在判断模块303判断接收码中存在码元错误后,计算接收码的错位多项式,并求取错位多项式的根;
错误确定及纠错模块305,用于根据错位多项式的根确定码元错误所在位置,并对码元错误进行纠错;
调整模块306,用于根据纠错结果,对预定的编码方案进行自适应调整。
其中,上述判断模块303具体可以用于在接收码的伴随式的值为零时,判断接收码中不存在码元错误;否则,判断接收码中存在码元错误。
上述判断模块303,还用于在接收码的幂指数形式的伴随式的值满足s2/s1=s3/s2=...=s2t/s2t-1时,判断接收码中存在一个码元错误;否则,判断接收码中存在多个码元错误。
进一步地,上述系统还包括:
输出模块401,用于将接收码进行纠错后的码元输出;
第二伴随式确定及求值模块402,用于确定纠错后的码元的伴随式,并求取纠错后的码元的伴随式的值;
上述判断模块303,还用于在纠错后的码元的伴随式的值为零时,判断能够对码元错误进行正确纠错;否则,判断无法对码元错误进行正确纠错。
上述调整模块306,用于在判断模块303判断对接收码连续正确纠错的次数达到第一预设阈值后,将预定的编码方案调整为低级别纠错能力的编码方案;或者,上述调整模块306,还用于在判断模块303判断对接收码连续错误纠错的次数达到第二预设阈值后,将编码方案调整为高级别纠错能力的编码方案。
本发明实施例提供的BCH编码方案自适应调整系统,通过求取接收码的伴随式的值,判断接收码中是否存在码元错误,当存在码元错误时,通过计算接收码的错位多项式确定码元错误所在位置,进而对码元错误进行纠错,根据纠错结果,对编码方案进行自适应调整。该系统,能够根据信道噪声情况,兼顾编码效率和纠错能力,及时对编码方案进行自适应调整,在保证信息传输有效性的同时,提高信息传输效率。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于方法实施例而言,由于其基本相似于系统实施例,所以描述得比较简单,相关之处参见系统实施例的部分说明即可。其中,方法实施例中涉及的作为执行主体的各电路元件的连接关系,不限于系统实施例所示意性给出的具体电路连接,无论采用何种电路连接方式,只要能够实现相应的功能都落入本发明的保护范围。以上所描述的系统实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种BCH编码方案自适应调整方法,其特征在于,包括:
根据预定的编码方案,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,以产生信息码和校验码;
根据所述信息码和校验码确定接收码的伴随式,并求取所述接收码的伴随式的值;
根据所述接收码的伴随式的值,判断所述接收码中是否存在码元错误;
如果是,则计算所述接收码的错位多项式,根据所述错位多项式的根确定所述码元错误所在位置,并对所述码元错误进行纠错;
根据纠错结果,对所述预定的编码方案进行自适应调整。
2.根据权利要求1所述的方法,其特征在于,所述根据所述接收码的伴随式的值,判断所述接收码中是否存在码元错误包括:如果所述接收码的伴随式的值为零,则所述接收码中不存在码元错误;否则,所述接收码中存在码元错误。
3.根据权利要求2所述的方法,其特征在于,所述接收码中存在码元错误包括:如果所述接收码的幂指数形式的伴随式的值满足s2/s1=s3/s2=...=s2t/s2t-1,则所述接收码中存在一个码元错误;否则,所述接收码中存在多个码元错误。
4.根据权利要求1至3任一项所述的方法,其特征在于,所述方法还包括:
将所述接收码进行纠错后的码元输出;
确定所述纠错后的码元的伴随式,并求取所述纠错后的码元的伴随式的值;
如果所述纠错后的码元的伴随式的值为零,则能够对所述码元错误进行正确纠错;否则,无法对所述码元错误进行正确纠错。
5.根据权利要求4所述的方法,其特征在于,所述对所述预定的编码方案进行自适应调整,包括:如果对所述接收码连续正确纠错的次数达到第一预设阈值,则将所述预定的编码方案调整为低级别纠错能力的编码方案;或者,如果对所述接收码连续错误纠错的次数达到第二预设阈值,则将所述编码方案调整为高级别纠错能力的编码方案。
6.一种BCH编码方案自适应调整系统,其特征在于,包括:
码元生成模块,用于根据预定的编码方案,将待发送信息以比特流形式输入到预定数目的线性反馈移位寄存器中,以产生信息码和校验码;
第一伴随式确定及求值模块,用于根据所述信息码和校验码确定接收码的伴随式,并求取所述接收码的伴随式的值;
判断模块,用于根据所述接收码的伴随式的值,判断所述接收码中是否存在码元错误;
计算模块,用于在所述判断模块判断所述接收码中存在码元错误后,计算所述接收码的错位多项式,并求取所述错位多项式的根;
错误确定及纠错模块,用于根据所述错位多项式的根确定所述码元错误所在位置,并对所述码元错误进行纠错;
调整模块,用于根据纠错结果,对所述预定的编码方案进行自适应调整。
7.根据权利要求6所述的系统,其特征在于:所述判断模块具体用于在所述接收码的伴随式的值为零时,判断所述接收码中不存在码元错误;否则,判断所述接收码中存在码元错误。
8.根据权利要求7所述的系统,其特征在于,所述判断模块,还用于在所述接收码的幂指数形式的伴随式的值满足s2/s1=s3/s2=...=s2t/s2t-1时,判断所述接收码中存在一个码元错误;否则,判断所述接收码中存在多个码元错误。
9.根据权利要求6至8任一项所述的系统,其特征在于,所述系统还包括:
输出模块,用于将所述接收码进行纠错后的码元输出;
第二伴随式确定及求值模块,用于确定所述纠错后的码元的伴随式,并求取所述纠错后的码元的伴随式的值;
所述判断模块,还用于在所述纠错后的码元的伴随式的值为零时,判断能够对所述码元错误进行正确纠错;否则,判断无法对所述码元错误进行正确纠错。
10.根据权利要求9所述的系统,其特征在于:
所述调整模块,用于在所述判断模块判断对所述接收码连续正确纠错的次数达到第一预设阈值后,将所述预定的编码方案调整为低级别纠错能力的编码方案;或者,
所述调整模块,还用于在所述判断模块判断对所述接收码连续错误纠错的次数达到第二预设阈值后,将所述编码方案调整为高级别纠错能力的编码方案。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410183653.8A CN103929211B (zh) | 2014-04-30 | 2014-04-30 | 一种bch编码方案自适应调整方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410183653.8A CN103929211B (zh) | 2014-04-30 | 2014-04-30 | 一种bch编码方案自适应调整方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103929211A true CN103929211A (zh) | 2014-07-16 |
CN103929211B CN103929211B (zh) | 2017-02-15 |
Family
ID=51147307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410183653.8A Active CN103929211B (zh) | 2014-04-30 | 2014-04-30 | 一种bch编码方案自适应调整方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103929211B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104702293A (zh) * | 2015-03-09 | 2015-06-10 | 复旦大学 | 一种面向体域网的双模式bch解码器电路 |
CN106209116A (zh) * | 2016-06-29 | 2016-12-07 | 联想(北京)有限公司 | 一种数据处理方法及电子设备 |
CN107925513A (zh) * | 2015-08-19 | 2018-04-17 | 日本电气株式会社 | 错误监视设备、方法和记录介质 |
CN108683426A (zh) * | 2018-05-18 | 2018-10-19 | 中国科学院微电子研究所 | 一种基于bch码的ecc系统及存储器 |
CN115173995A (zh) * | 2022-07-01 | 2022-10-11 | 华北电力大学 | 一种基于crc和bch编码的重型燃气轮机控制系统数据容错方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111385022B (zh) * | 2018-12-29 | 2022-02-25 | 深圳市海思半导体有限公司 | 误码检测方法及相关设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101252361B (zh) * | 2007-10-11 | 2011-12-21 | 国民技术股份有限公司 | 一种支持预搜索的面积紧凑型bch并行译码电路 |
CN101567696B (zh) * | 2009-05-22 | 2013-01-23 | 北京大学 | 一种参数可变的bch码编码器及译码器 |
CN102664705B (zh) * | 2012-04-03 | 2014-10-29 | 西北工业大学 | 一种飞行器数据链自适应编码调制方法 |
CN103401566A (zh) * | 2013-08-06 | 2013-11-20 | 河海大学 | 参数化的bch纠错码的并行编码方法及装置 |
-
2014
- 2014-04-30 CN CN201410183653.8A patent/CN103929211B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104702293A (zh) * | 2015-03-09 | 2015-06-10 | 复旦大学 | 一种面向体域网的双模式bch解码器电路 |
CN104702293B (zh) * | 2015-03-09 | 2018-04-03 | 复旦大学 | 一种面向体域网的双模式bch解码器电路 |
CN107925513A (zh) * | 2015-08-19 | 2018-04-17 | 日本电气株式会社 | 错误监视设备、方法和记录介质 |
US10742366B2 (en) | 2015-08-19 | 2020-08-11 | Nec Corporation | Error monitoring apparatus, method, and recording medium |
CN107925513B (zh) * | 2015-08-19 | 2021-06-18 | 日本电气株式会社 | 错误监视设备、方法和记录介质 |
CN106209116A (zh) * | 2016-06-29 | 2016-12-07 | 联想(北京)有限公司 | 一种数据处理方法及电子设备 |
CN108683426A (zh) * | 2018-05-18 | 2018-10-19 | 中国科学院微电子研究所 | 一种基于bch码的ecc系统及存储器 |
CN115173995A (zh) * | 2022-07-01 | 2022-10-11 | 华北电力大学 | 一种基于crc和bch编码的重型燃气轮机控制系统数据容错方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103929211B (zh) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103929211A (zh) | 一种bch编码方案自适应调整方法及系统 | |
CN103888148B (zh) | 一种动态阈值比特翻转的ldpc码硬判决译码方法 | |
US4486882A (en) | System for transmitting binary data via a plurality of channels by means of a convolutional code | |
US20150222295A1 (en) | Encoding/decoding method, device, and system | |
US7073117B1 (en) | Method and apparatus for generating bit errors in a forward error correction (FEC) system to estimate power dissipation characteristics of the system | |
EP3469714B1 (en) | Polar code encoding with puncturing, shortening and extending | |
EP1931034A2 (en) | Error correction method and apparatus for predetermined error patterns | |
US7774687B2 (en) | Method and system for LDPC code erasure decoding | |
CN107239362B (zh) | 一种并行crc校验码的计算方法及系统 | |
US20190081730A1 (en) | Forward error correction with compression coding | |
US7039854B1 (en) | Method and apparatus for performing syndrome computation in a decoder of a forward error correction (FEC) system | |
US20190132006A1 (en) | Determination and use of byte error position signals | |
CN1756090B (zh) | 信道编码装置和方法 | |
CN105634506A (zh) | 基于移位搜索算法的平方剩余码的软判决译码方法 | |
US9471416B2 (en) | Partitioned error code computation | |
US4592054A (en) | Decoder with code error correcting function | |
EP4123932A1 (en) | Code word synchronization method, receiver, network device and network system | |
US6986097B1 (en) | Method and apparatus for generating parity bits in a forward error correction (FEC) system | |
US7120850B2 (en) | Low-cost methods and devices for the decoding of product cases | |
US6360349B1 (en) | Syndrome computing apparatus | |
CN101931415B (zh) | 编码装置及方法、译码装置及方法和纠错系统 | |
US20130111304A1 (en) | Cyclic code decoding method and cyclic code decoder | |
US8527851B2 (en) | System and method for using the universal multipole for the implementation of a configurable binary Bose-Chaudhuri-Hocquenghem (BCH) encoder with variable number of errors | |
KR101636406B1 (ko) | 저지연 신드롬 계산을 위한 bch 디코더의 전처리 장치 및 방법 | |
Gilbert et al. | FPGA implementation of error control codes in VHDL: An undergraduate research project |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |