CN106209099A

CN106209099A - 基于真随机数序列的流水线模数转换器动态补偿装置

Info

Publication number: CN106209099A
Application number: CN201610488447.7A
Authority: CN
Inventors: 郭亮; 雷郎成; 苏晨; 刘凡; 刘林涛; 刘伦才
Original assignee: CETC 24 Research Institute
Current assignee: CETC 24 Research Institute
Priority date: 2016-06-28
Filing date: 2016-06-28
Publication date: 2016-12-07
Anticipated expiration: 2036-06-28
Also published as: CN106209099B

Abstract

本发明提供一种基于真随机数序列的流水线模数转换器动态补偿装置，该装置包括子模数转换器、子数模转换器、真随机数产生电路和编码电路，其中真随机数产生电路用于产生真随机数序列，并将真随机数序列提供给子模数转换器，以对子模数转换器中比较器基准电压输入端对应开关的开合进行控制；子模数转换器用于将输出的数字信号提供给编码电路，编码电路用于根据数字信号生成编码信号并将编码信号提供给子数模转换器，以对子数模转换器中开关的开合进行控制。通过本发明，可以解决子模数转换器中比较器失调以及子数模转换器中电容失配的问题。

Description

基于真随机数序列的流水线模数转换器动态补偿装置

技术领域

本发明属于集成电路设计领域，具体涉及一种基于真随机数序列的流水线模数转换器动态补偿装置。

背景技术

流水线模数转换器在雷达、医疗器械、通信设备等领域得到大量的应用，但是由于速度和精度的原因限制了整个系统的性能，主要原因在于开关的电荷注入效应、时钟馈通效应、电容失配、运放的有限增益和带宽、比较器的失调，为了提高流水线模数转化器的速度和精度，目前常用的补偿校准方法有模拟校准方法和数字校准方法，模拟校准方法主要有电容误差平均技术、修调电容技术、子DAC辅助校准技术等。数字校准方法分为前台数字校准方法和后台数字校准方法，前台数字校准方法主要有DEM校准方法、offline校准方法、piecewise校准方法等，后台数字校准方法有码域均衡校准方法、PN注入校准方法、splitADC校准方法等，后台数字校准方法与前台数字校准方法相比，具有不需要流水线转化器停止工作便可动态补偿的优势，模拟校准方法与数字校准方法相比，增加了电路的功耗并会带来一定的误差，所以目前越来越多的流水线模数转换器采用后台数字校准方法。

然而，目前的后台数字校准方法中仍然存在比较器失调和电容失配的问题，从而对流水级模数转换器的性能造成影响。

发明内容

本发明提供一种基于真随机数序列的流水线模数转换器动态补偿装置，以解决目前对流水级模数转换器进行补偿校准过程中存在的比较器失调和电容失配的问题。

根据本发明实施例的第一方面，提供一种基于真随机数的流水线模数转换器动态补偿装置，包括子模数转换器、子数模转换器、真随机数产生电路和编码电路，其中所述真随机数产生电路用于产生真随机数序列，并将所述真随机数序列提供给所述子模数转换器，以对所述子模数转换器中比较器基准电压输入端对应开关的开合进行控制；

所述子模数转换器用于将输出的数字信号提供给所述编码电路，所述编码电路用于根据所述数字信号生成编码信号并将所述编码信号提供给所述子数模转换器，以对所述子数模转换器中开关的开合进行控制。

在一种可选的实现方式中，所述随机数产生电路包括快速振荡器、慢速振荡器、异或逻辑单元、D触发器和译码单元，其中所述快速振荡器产生的高频信号与所述慢速振荡器产生的低频信号通过所述异或逻辑单元生成初级随机数种子；所述初级随机数种子通过所述D触发器生成次级随机数种子；所述次级随机数种子与流水线模数转换器中m个低级模数转换器的输出信号通过所述译码单元生成包括k个真随机数的所述真随机数序列，m和k均为大于1的整数。

在另一种可选的实现方式中，其特征在于，2^(m+1)＝k。

在另一种可选的实现方式中，所述快速振荡器和所述慢速振荡器都包括串联的奇数个反相器，所述串联的奇数个反相器的输出端连接其输入端，且针对每个反相器，其输出端都通过电容接地。

在另一种可选的实现方式中，所述快速振荡器的输出频率为所述慢速振荡器的输出频率的10倍。

在另一种可选的实现方式中，所述子模数转换器包括多组比较器且每组比较器都对应设置有第一组开关和第二组开关，针对每组比较器，第一组基准电压通过所述第一组开关与该组比较器中第一比较器的第一正极端以及第二比较器的第一负极端连接，第二组基准电压通过所述第二组开关与所述第一比较器的第一负极端以及所述第二比较器的第一正极端连接，所述真随机数序列中依次控制所述第一组开关和所述第二组开关中各个开关开合的真随机数顺序相反；针对下一组比较器，当前比较器对应的真随机数序列的起始位后移一位后构成的真随机数序列对所述下一组比较器的第一组开关的开合进行控制。

在另一种可选的实现方式中，所述编码电路用于对所述数字信号进行编码处理，生成八组编码信号。

在另一种可选的实现方式中，所述子数模转换器包括四组电容以及针对每组电容对应设置的开关，其中第一组电容包括并联节点接地的多个电容，针对该第一组电容中的每个电容，都对应设置有第一开关，该电容通过对应的第一开关连接电压VREFH且通过控制开关连接电压VCM，该第一开关的开合由第一组编码信号中的一个编码信号控制且控制各个电容对应第一开关开合的编码信号不同；

第二组电容包括并联节点接地的多个电容，针对该第二组电容中的每个电容，都对应设置有第二开关，该电容通过对应的第二开关连接电压VREFL且通过所述控制开关连接电压VCM，该第二开关的开合由第二组编码信号中的一个编码信号控制且控制各个电容对应第二开关开合的编码信号不同；

第三组电容包括并联节点输出模拟信号VDAP的多个电容，针对该第三组电容中的每个电容，都对应设置有第三开关、第四开关和第五开关，该电容通过对应的第三开关连接所述电压VREFH，通过对应的第四开关连接所述电压VCM，通过对应的第五开关连接所述电压VREFL，通过所述控制开关连接电压VP，该第三开关的开合由第三组编码信号中的一个编码信号控制且控制各个电容对应第三开关开合的编码信号不同，该第四开关的开合由第四组编码信号中的一个编码信号控制且控制各个电容对应第四开关开合的编码信号不同，该第五开关的开合由第五组编码信号中的一个编码信号控制且控制各个电容对应第五开关开合的编码信号不同；

第四组电容包括并联节点输出模拟信号VDAN的多个电容，针对该第四组电容中的每个电容，都对应设置有第六开关、第七开关和第八开关，该电容通过对应的第六开关连接所述电压VREFH，通过对应的第七开关连接所述电压VCM，通过对应的第八开关连接所述电压VREFL，通过所述控制开关连接电压VM，该第六开关的开合由第六组编码信号中的一个编码信号控制且控制各个电容对应第六开关开合的编码信号不同，该第七开关的开合由第七组编码信号中的一个编码信号控制且控制各个电容对应第七开关开合的编码信号不同，该第八开关的开合由第八组编码信号中的一个编码信号控制且控制各个电容对应第八开关开合的编码信号不同。

在另一种可选的实现方式中，所述装置还包括残差放大器，所述残差放大器用于对所述子数模转换器输出的模拟信号进行差分放大，从而得到该级模数转换器的输出信号。

在另一种可选的实现方式中，所述残差放大器包括运算放大器，其中所述运算放大器的两输入端对应输入所述子数模转换器输出的两模拟信号，两输出端都通过第一时钟开关和控制开关连接电压VCM并都通过所述第一时钟开关和对应的第一反馈电容连接其对应的输入端，两输出端通过第二时钟开关连接且分别输出信号VOP和VON。

本发明的有益效果是：

1、本发明通过由真随机数产生电路产生的真随机数序列对子模数转换器中比较器基准电压输入端对应开关的开合进行控制，可以提高子模数转换器中比较器输入基准电压的随机性，从而可以降低子模数转换器中比较器失调；通过由编码电路根据真随机数产生电路产生的真随机数序列生成编码信号，并由该编码信号对子数模转换器中开关的开合进行控制，可以提高子数模转换器中开关开合的随机性，从而可以降低子数模转换器中电容失配；

2、本发明通过采用上述真随机数产生电路，可以使产生的真随机数序列具有随机性、分布均匀且不重复的特点，由此可以进一步提高子模数转换器中比较器输入基准电压的随机性，从而降低子模数转换器中比较器失调，并且采用根据该真随机数序列生成编码信号，对子数模转换器中开关的开合进行控制，可以提高子数模转换器中开关开合的随机性，从而可以降低子数模转换器中电容失配；

3、本发明通过使参与真随机数序列产生的流水级模数转换器的输出信号个数m与产生的真随机数的个数k之间的关系为2^(m+1)＝k，可以进一步提高真随机数序列产生的随机性；

4、本发明通过使快速振荡器的输出频率为慢速振荡器的输出频率的10倍，可以进一步提高真随机数序列产生的随机性；

5、本发明在采用真随机数序列对子模数转换器中比较器基准电压输入端对应开关进行控制时，采用上述方式控制对应开关可以进一步提高子模数转换器中比较器输入基准电压的随机性，从而可以降低子模数转换器中比较器失调；

6、本发明在采用编码电路提供的编码信号对子数模转换器中开关的开合进行控制时，通过采用上述方式可以提高子数模转换器中开关开合的随机性，从而可以降低子数模转换器中电容失配。

附图说明

图1是本发明基于真随机数序列的流水级模数转换器动态补偿装置的一个实施例电路示意图；

图2是图1中真随机数产生电路的一个实施例电路示意图；

图3是图1中真随机数产生电路的波形示意图；

图4是图2中快速振荡器和慢速振荡器的一个实施例电路示意图；

图5是图1中子模数转换器的一个实施例电路示意图；

图6是图1中编码电路的一个实施例电路示意图；

图7是图1中子数模转换器的一个实施例电路示意图；

图8是图1中残差放大器的一个实施例电路示意图；

图9是真随机数序列示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。

在本发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

参见图1，为本发明基于真随机数序列的流水线模数转换器动态补偿装置的一个实施例电路示意图。该装置可以包括子模数转换器102、子数模转换器103、真随机数产生电路101、编码电路104和残差放大器105，其中真随机数产生电路101用于产生真随机数序列，并将真随机数序列提供给子模数转换器102，以对子模数转换器101中比较器基准电压输入端对应开关的开合进行控制；子模数转换器102用于将输出的数字信号提供给编码电路104，编码电路104用于根据数字信号生成编码信号并将编码信号提供给子数模转换器103，以对子数模转换器103中开关的开合进行控制。残差放大器105用于对子数模转换器103输出的模拟信号进行差分放大，从而得到该级模数转换器的输出信号VOUT。

本实施例中，流水级模数转换器可以包括串联的多级模数转换器，针对每级模数转换器，其可以包括图1所示的子模数转换器102、子数模转换器103、真随机数产生电路101、编码电路104和残差放大器105，其中子模数转换器102输入信号VIN是上一级模数转换器的输出信号VP与VM的差分信号，真随机数产生电路101产生的真随机数序列对子模数转换器102中比较器基准电压输入端对应开关的开合进行控制，从而使子模数转换器102中比较器输入对应的基准电压，此后子模数转换器102可以将信号VP和信号VM分别与对应的基准电压进行比较，从而输出对应的数字信号，并将对应的数字信号提供给编码电路104。编码电路104可以采用温度计编码的方式，其在接收到数字信号后，可以对该数字信号进行编码处理，从而生成编码信号并将该编码信号输出给子数模转换器103，由该编码信号对子数模转换器103中开关的开合进行控制。此后，子数模转换器103在编码信号的控制下输出模拟信号，并将模拟信号提供给残差放大器105。残差放大器105对该模拟信号进行差分放大，从而得到该级模数转换器的输出信号VOUT。

由上述实施例可见，本发明通过由真随机数产生电路产生的真随机数序列对子模数转换器中比较器基准电压输入端对应开关的开合进行控制，可以提高子模数转换器中比较器输入基准电压的随机性，从而可以降低子模数转换器中比较器失调；通过由编码电路根据真随机数产生电路产生的真随机数序列生成编码信号，并由该编码信号对子数模转换器中开关的开合进行控制，可以提高子数模转换器中开关开合的随机性，从而可以降低子数模转换器中电容失配。

参见图2，为图1中真随机数产生电路的一个实施例电路示意图。该真随机数产生电路101可以包括快速振荡器201、慢速振荡器202、异或逻辑单元203、D触发器204、时钟电路205和译码单元206，其中所述快速振荡器201产生的高频信号与所述慢速振荡器202产生的低频信号通过所述异或逻辑单元203生成初级随机数种子；所述初级随机数种子通过所述D触发器204生成次级随机数种子；所述次级随机数种子与流水线模数转换器中m个低级模数转换器的输出信号DB<1>,……,DB<m>通过所述译码单元206生成包括k个真随机数的所述真随机数序列TR<1:k>，m和k均为大于1的整数，且m和k满足2^(m+1)＝k。时钟电路205可以向D触发器204和译码单元206提供时钟信号。

本发明通过采用上述真随机数产生电路，可以使产生的真随机数序列具有随机性、分布均匀且不重复的特点，由此可以进一步提高子模数转换器中比较器输入基准电压的随机性，从而降低子模数转换器中比较器失调，并且采用根据该真随机数序列生成编码信号，对子数模转换器中开关的开合进行控制，可以提高子数模转换器中开关开合的随机性，从而可以降低子数模转换器中电容失配。此外，本发明通过使参与真随机数序列产生的流水级模数转换器的输出信号个数m与产生的真随机数的个数k之间的关系为2^(m+1)＝k，可以进一步提高真随机数序列产生的随机性。

本实施例中，参见图3中真随机数产生电路的波形图，其工作过程如下：

快速振荡器201和慢速振荡器202上电后起振，快速振荡器201产生高频信号，慢速振荡器202产生低频信号，经过异或逻辑单元203后产生初级随机数种子。时钟电路205上电后向D触发器204提供时钟信号，D触发器204对初级随机数种子进行采样，D触发器204输出次级随机数种子。时钟电路205向译码单元206提供时钟信号，流水线模数转换器中m个低级模数转换器的输出信号DB<1>,……,DB<m>与次级随机数种子作为译码单元206的输入信号，通过译码单元205输出的信号是真随机数序列。

另外，该快速振荡器201和慢速振荡器202的结构相同，如图4所示，其都可以包括串联的奇数个反相器INV1,INV2,……,INVN(即N为奇数)，该串联的奇数个反相器的输出端连接其输入端。例如，反相器INV1的输入端为该串联的奇数个反相器的输入端，反相器INVN的输出端作为该串联的奇数个反相器的输出端，则该反相器INVN的输出端连接反相器INV1的输入端，并且反相器INV1的输出端连接其下一反相器INV2的输入端，反相器INVN的输入端连接其上一反相器INVN-1的输出端。针对每个反相器，其输出端都通过电容接地。例如，反相器INV1的输出端通过电容CAP1接地，反相器INV2的输出端通过电容CAP2接地，反相器INVN的输出端通过电容CAPN接地。为了进一步保证真随机数的随机性，快速振荡器201的输出频率为慢速振荡器202的输出频率的10倍。需要注意的是：上述快速振荡器和慢速振荡器是相对而言的，并非指定某个振荡频率段的振荡器，且流水线模数转换器中m个低级模数转换器可以为从流水级模数转换器输入端开始的m个模数转换器。

参见图5，为图1中子模数转换器的一个实施例电路示意图。该子模数转换器102可以包括多组比较器且每组比较器对应设置有第一组开关和第二组开关，针对每组比较器，第一组基准电压通过所述第一组开关与该组比较器中第一比较器的第一正极端以及第二比较器的第一负极端连接，第二组基准电压通过所述第二组开关与所述第一比较器的第一负极端以及所述第二比较器的第一正极端连接，所述真随机数序列中依次控制所述第一组开关和所述第二组开关中各个开关开合的真随机数顺序相反；针对下一组比较器，当前比较器对应的真随机数序列的起始位后移一位后构成的真随机数序列对所述下一组比较器的第一组开关的开合进行控制。本发明在采用真随机数序列对子模数转换器中比较器基准电压输入端对应开关进行控制时，采用上述方式控制对应开关可以进一步提高子模数转换器中比较器输入基准电压的随机性，从而可以降低子模数转换器中比较器失调。

本实施例中，子模数转换器102可以包括k组比较器，每组比较器中都可以包括两个比较器且对应设置有第一组开关和第二组开关，电阻分压网络由2k+1个电阻串联连接，将VREFH与VREFL之间的电压均匀分成2k个基准电压Vrefn1,……,Vrefnk和Vrefp1,……,Vrefpk，其中基准电压Vrefn1,……,Vrefnk构成第一组基准电压，Vrefp1,……,Vrefpk构成第二组基准电压。

以由第一比较器301和第二比较器301N组成的一组比较器为例，第一基准电压Vrefn1,……,Vrefnk通过第一组开关与该组比较器中第一比较器301的第一正极端以及第二比较器301N的第一负极端连接，第二组基准电压Vrefp1,……,Vrefpk通过第二组开关与该组比较器中第一比较器301的第一负极端以及第二比较器301N的第一正极端连接，真随机数序列中依次控制第一组开关中各个开关开合的真随机数为TR<1>,TR<2>,……,TR<k-1>,TR<k>，真随机数序列中依次控制第二组开关中各个开关开合的真随机数序列为TR<k>,TR<k-1>,……,TR<2>,TR<1>。此外，该第一比较器301的第二正极端连接信号VP，第二负极端连接信号VM，且输出数字信号X<1>、Z<1>和Y<1>；该第二比较器301N的第二正极端连接信号VP，第二负极端连接信号VM，且输出数字信号XN<1>、ZN<1>和YN<1>。

又以由第一比较器302和第二比较器302N组成的一组比较器为例，第一基准电压Vrefn1,……,Vrefnk通过第一组开关与该组比较器中第一比较器302的第一正极端以及第二比较器302N的第一负极端连接，第二组基准电压Vrefp1,……,Vrefpk通过第二组开关与该组比较器中第一比较器302的第一负极端以及第二比较器302N的第一正极端连接，真随机数序列中依次控制第一组开关中各个开关开合的真随机数为TR<2>,TR<3>,……,TR<k>,TR<1>，真随机数序列中依次控制第二组开关中各个开关开合的真随机数序列为TR<1>,TR<k>,……,TR<3>,TR<2>，由此可见，相比于上一组比较器，采用真随机数序列控制该组比较器的第一组开关时，将控制上一组比较器中第一组开关的真随机数序列的起始位后移了一位。此外，该第一比较器302的第二正极端连接信号VP，第二负极端连接信号VM，且输出数字信号X<2>、Z<2>和Y<2>；该第二比较器302N的第二正极端连接信号VP，第二负极端连接信号VM，且输出数字信号XN<2>、ZN<2>和YN<2>。由此，子模数转换器102可以输出六组数字信号：X<1:k>、XN<1:k>、Z<1:k>、ZN<1:k>、Y<1:k>和YN<1:k>。

参见图6，为图1中编码电路的一个实施例电路示意图。该编码电路104可以对子模数转换器102输出的六组数字信号X<1:k>、XN<1:k>、Z<1:k>、ZN<1:k>、Y<1:k>和YN<1:k>，进行温度计编码和执行逻辑运算操作，从而输出八组编码信号SHP<1:k/2>、SHM<1:k/2>、SH<1:k>、SM<1:k>、SL<1:k>、SHN<1:k>、SMN<1:k>和SLN<1:k>。

参见图7，为图1中子数模转换器的一个实施例电路示意图。该子数模转换器103可以四组电容以及针对每组电容对应设置的开关，其中第一组电容可以包括并联节点接地AGND的多个电容Ca1～Cak/2，针对该第一组电容中的每个电容，对应设置有第一开关，该电容通过对应的第一开关连接电压VREFH且通过控制开关SW连接电压VCM，该第一开关的开合由第一组编码信号SHP<1:k/2>中的一个编码信号控制且控制各个电容对应第一开关开合的编码信号不同。以第一组电容中的电容Ca1为例，该电容Ca1的一端与该第一组电容中其他电容并联且接地AGND，另一端通过对应的第一开关连接电压VREFH且通过控制开关SW连接电压VCM，该电容Ca1对应的第一开关的开合由第一组编码信号中的编码信号SHP<1>控制。需要注意的是：该电压VCM可以为电压VREFH与VREFL的差值的一半。

第二组电容可以包括并联节点接地AGND的多个电容Cb1～Cbk/2，针对该第二组电容中的每个电容，对应设置有第二开关，该电容通过对应的第二开关连接电压VREFL且通过所述控制开关SW连接电压VCM，该第二开关的开合由第二组编码信号SHM<1:k/2>中的一个编码信号控制且控制各个电容对应第二开关开合的编码信号不同。以第一组电容中的电容Cb1为例，该电容Cb1的一端与该第二组电容中其他电容并联且接地AGND，另一端通过对应的第二开关连接电压VREFH且通过控制开关SW连接电压VCM，该电容Cb1对应的第一开关的开合由第二组编码信号中的编码信号SHM<1>控制。

第三组电容包括并联节点输出模拟信号VDAP的多个电容Cp1～Cpk，针对该第三组电容中的每个电容，都对应设置有第三开关、第四开关和第五开关，该电容通过对应的第三开关连接所述电压VREFH，通过对应的第四开关连接所述电压VCM，通过对应的第五开关连接所述电压VREFL，通过所述控制开关SW连接电压VP，该第三开关的开合由第三组编码信号SH<1:k>中的一个编码信号控制且控制各个电容对应第三开关开合的编码信号不同，该第四开关的开合由第四组编码信号SM<1:k>中的一个编码信号控制且控制各个电容对应第四开关开合的编码信号不同，该第五开关的开合由第五组编码信号SL<1:k>中的一个编码信号控制且控制各个电容对应第五开关开合的编码信号不同。

以第三组电容中的电容Cp1为例，该电容Cp1通过对应的第三开关连接所述电压VREFH，通过对应的第四开关连接所述电压VCM，通过对应的第五开关连接所述电压VREFL，通过所述控制开关SW连接电压VP，该电容Cp1对应第三开关的开合由组编码信号SH<1>控制，对应第四开关的开合由编码信号SM<1>控制，对应第五开关的开合由编码信号SL<1>控制。

第四组电容包括并联节点输出模拟信号VDAN的多个电容Cn1～Cnk，针对该第四组电容中的每个电容，都对应设置有第六开关、第七开关和第八开关，该电容通过对应的第六开关连接所述电压VREFH，通过对应的第七开关连接所述电压VCM，通过对应的第八开关连接所述电压VREFL，通过所述控制开关SW连接电压VM，该第六开关的开合由第六组编码信号SHN<1:k>中的一个编码信号控制且控制各个电容对应第六开关开合的编码信号不同，该第七开关的开合由第七组编码信号SMN<1:k>中的一个编码信号控制且控制各个电容对应第七开关开合的编码信号不同，该第八开关的开合由第八组编码信号SLN<1:k>中的一个编码信号控制且控制各个电容对应第八开关开合的编码信号不同。

以第四组电容中的电容Cn1为例，该电容Cn1通过对应的第三开关连接所述电压VREFH，通过对应的第六开关连接所述电压VREFH，通过对应的第七开关连接所述电压VCM，通过对应的第八开关连接所述电压VREFL，通过所述控制开关SW连接电压VM，该第六开关的开合由编码信号SHN<1>控制，该第七开关的开合由编码信号SMN<1>控制，该第八开关的开合由编码信号SLN<1>控制。

本发明在采用编码电路提供的编码信号对子数模转换器中开关的开合进行控制时，通过采用上述方式可以提高子数模转换器中开关开合的随机性，从而可以降低子数模转换器中电容失配。

参见图8，为图1中残差放大器的一个实施例电路示意图。该残差放大器可以包括运算放大器，其中所述运算放大器的两输入端对应输入所述子数模转换器输出的两模拟信号VDAP和VDAN，两输出端都通过第一时钟开关SW1和控制开关SW连接电压VCM并都通过所述第一时钟开关SW1和对应的第一反馈电容Cc1或Cc2连接其对应的输入端，两输出端通过第二时钟开关SW2连接且分别输出信号VOP和VON至下一级模数转换器。

参见图9，为真随机数序列示意图，真随机数产生电路工作过程如下：

步骤1：在t₁时刻，真随机数产生电路正常工作，输出信号TR<1:k>，在t₁～t₂期间，TR<1:k>中只有一个信号为高电平“1”，其余均为低电平“0”。

步骤2：在t₂～t₃期间，TR<2>为高电平“1”，脉宽为t₀，其余为低电平“0”；在t₄～t₅期间，TR<1>为高电平“1”，脉宽为t₀，其余为低电平“0”；在t₆～t₇期间，TR<k>为高电平“1”，脉宽为t₀，其余为低电平“0”；在t₈～t₉期间，TR<k-1>为高电平“1”，脉宽为t₀，其余为低电平“0”。

步骤3：在t_e时刻，真随机数产生电路停止工作。

真随机数序列TR<1:k>满足随机性，均匀性和不重复的特征，控制子模数转换器的开关，当为高电平“1”时，相应的开关导通，对应的基准电压输入比较器中，具有随机性，减小了比较器失调对流水线模数转换器的影响。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims

1.一种基于真随机数的流水线模数转换器动态补偿装置，其特征在于，包括子模数转换器、子数模转换器、真随机数产生电路和编码电路，其中所述真随机数产生电路用于产生真随机数序列，并将所述真随机数序列提供给所述子模数转换器，以对所述子模数转换器中比较器基准电压输入端对应开关的开合进行控制；

2.根据权利要求1所述的装置，其特征在于，所述随机数产生电路包括快速振荡器、慢速振荡器、异或逻辑单元、D触发器和译码单元，其中所述快速振荡器产生的高频信号与所述慢速振荡器产生的低频信号通过所述异或逻辑单元生成初级随机数种子；所述初级随机数种子通过所述D触发器生成次级随机数种子；所述次级随机数种子与流水线模数转换器中m个低级模数转换器的输出信号通过所述译码单元生成包括k个真随机数的所述真随机数序列，m和k均为大于1的整数。

3.根据权利要求2所述的装置，其特征在于，2^(m+1)＝k。

4.根据权利要求2所述的装置，其特征在于，所述快速振荡器和所述慢速振荡器都包括串联的奇数个反相器，所述串联的奇数个反相器的输出端连接其输入端，且针对每个反相器，其输出端都通过电容接地。

5.根据权利要求4所述的装置，其特征在于，所述快速振荡器的输出频率为所述慢速振荡器的输出频率的10倍。

6.根据权利要求1所述的装置，其特征在于，所述子模数转换器包括多组比较器且每组比较器都对应设置有第一组开关和第二组开关，针对每组比较器，第一组基准电压通过所述第一组开关与该组比较器中第一比较器的第一正极端以及第二比较器的第一负极端连接，第二组基准电压通过所述第二组开关与所述第一比较器的第一负极端以及所述第二比较器的第一正极端连接，所述真随机数序列中依次控制所述第一组开关和所述第二组开关中各个开关开合的真随机数顺序相反；针对下一组比较器，当前比较器对应的真随机数序列的起始位后移一位后构成的真随机数序列对所述下一组比较器的第一组开关的开合进行控制。

7.根据权利要求1所述的装置，其特征在于，所述编码电路用于对所述数字信号进行编码处理，生成八组编码信号。

8.根据权利要求1所述的装置，其特征在于，所述子数模转换器包括四组电容以及针对每组电容对应设置的开关，其中第一组电容包括并联节点接地的多个电容，针对该第一组电容中的每个电容，都对应设置有第一开关，该电容通过对应的第一开关连接电压VREFH且通过控制开关连接电压VCM，该第一开关的开合由第一组编码信号中的一个编码信号控制且控制各个电容对应第一开关开合的编码信号不同；

9.根据权利要求1所述的装置，其特征在于，所述装置还包括残差放大器，所述残差放大器用于对所述子数模转换器输出的模拟信号进行差分放大，从而得到该级模数转换器的输出信号。

10.根据权利要求9所述的装置，其特征在于，所述残差放大器包括运算放大器，其中所述运算放大器的两输入端对应输入所述子数模转换器输出的两模拟信号，两输出端都通过第一时钟开关和控制开关连接电压VCM并都通过所述第一时钟开关和对应的第一反馈电容连接其对应的输入端，两输出端通过第二时钟开关连接且分别输出信号VOP和VON。