CN106206695A - 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件 - Google Patents

降低注入损伤实现增强型hemt器件的方法及增强型hemt器件 Download PDF

Info

Publication number
CN106206695A
CN106206695A CN201510229392.3A CN201510229392A CN106206695A CN 106206695 A CN106206695 A CN 106206695A CN 201510229392 A CN201510229392 A CN 201510229392A CN 106206695 A CN106206695 A CN 106206695A
Authority
CN
China
Prior art keywords
quasiconductor
enhancement mode
mode hemt
ion
hemt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510229392.3A
Other languages
English (en)
Other versions
CN106206695B (zh
Inventor
于国浩
张志利
蔡勇
张宝顺
付凯
孙世闯
宋亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201510229392.3A priority Critical patent/CN106206695B/zh
Publication of CN106206695A publication Critical patent/CN106206695A/zh
Application granted granted Critical
Publication of CN106206695B publication Critical patent/CN106206695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种降低注入损伤实现增强型HEMT器件的方法,其包括:至少提供主要由第一、第二半导体组成的异质结构,其中,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,且所述异质结构内还分布有二维电子气;以及在所述第二半导体上的选定区域分两次以上进行离子注入形成离子注入区,且至少在选定的一次离子注入完成后,还对器件进行退火处理,将离子注入带来的器件损伤修复;所述离子注入区分布于栅电极下方并位于第一半导体上方,用以耗尽栅下的二维电子气。本发明还公开了一种增强型HEMT器件。本发明可以有效的实现增强型HEMT器件,并且器件的阈值电压可以通过注入的离子剂量而调节,制作工艺简单、重复性好,适合工业化生产。

Description

降低注入损伤实现增强型HEMT器件的方法及增强型HEMT器件
技术领域
本发明涉及一种增强型HEMT(高电子迁移率晶体管)器件的制作方法,特别是一种降低注入损伤实现高性能增强型HEMT器件(例如Ⅲ族氮化物增强型HEMT器件)的制作方法,属于微电子技术领域。
背景技术
HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的,与其他材料(如AlGaAs/GaAs)制成的HEMT相比,Ⅲ族氮化物半导体由于压电极化和自发极化效应,在AlGaN/GaN异质结构上(Heterostructure),能够形成高浓度的二维电子气。所以在使用AlGaN/GaN异质结制成的HEMT器件中,势垒层AlGaN一般不需要进行掺杂。另外,Ⅲ族氮化物具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点,能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求,在电力电子器件方面具有非常好的应用前景。
现有的Ⅲ族氮化物半导体HEMT器件作为高频器件或者高压大功率开关器件使用时,特别是作为功率开关器件时,实现增强型HEMT器件是非常有必要的。目前主要的方法有薄的势垒层、凹栅结构、P型盖帽层和F等离子体处理等技术。但是前述技术都存在自身的不足。例如,世界上首枚增强型HEMT器件是采用较薄的势垒层来实现的,这种方法不使用刻蚀工艺,所以带来的损伤小,但是由于较薄的势垒层,器件的饱和电流较小。为了解决这个问题,在薄势垒层增强型HEMT基础上出现了凹栅结构,凹栅结构解决了饱和电流较小的问题,但是一般的HEMT器件势垒层只有20-30nm,采用刻蚀工艺形成凹栅结构的工艺难于控制,重复性较差。P型盖帽层不需要刻蚀工艺,但是产生界面态,影响器件的稳定性。F等离子处理也能实现增强型HEMT器件,并且不需要刻蚀,但是注入F离子的过程中,由于等离子体的存在,会产生刻蚀势垒层的现象,并且由于等离子体中存在多种离子,在实验中控制较难,如果直接采用离子注入机将F离子或其他可以耗尽二维电子气的离子注入到势垒层,由于势垒层只有20-30nm左右,并且一般离子注入机的注入能量较高,所以离子注入过程中会产生较多缺陷,当缺陷达到一定数量时,形成的缺陷会形成缺陷环或其他稳定结构,半导体经过高温退火很难恢复,严重影响二维电子气的迁移率,使器件在开启的状态下,源漏电流较小。
发明内容
本发明的主要目的之一在于提供一种降低注入损伤实现增强型HEMT器件的方法,从而克服现有技术的不足。
本发明的另一重要目的在于提供一种利用前述方法制作的增强型HEMT器件。
为实现上述目的,本发明采用的技术方案如下:
一种降低注入损伤实现增强型HEMT器件的方法,其包括:
至少提供主要由第一半导体和第二半导体组成的异质结构,其中,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,且所述异质结构内还分布有二维电子气;
以及,在所述第二半导体上的选定区域分两次以上进行离子注入形成离子注入区,且至少在选定的一次离子注入完成后,还对器件进行退火处理,将离子注入带来的器件损伤修复,
其中,所述离子注入区分布于栅电极下方并位于第一半导体上方,用以耗尽栅下的二维电子气。
作为较佳实施方案之一,所述方法包括:在任一次离子注入完成后,对器件进行退火处理。
作为较佳实施方案之一,所述方法具体包括:
(1)提供所述异质结构,并对所述异质结构进行台面隔离处理;
(2)在步骤(1)所获器件上制作源、漏电极,并使源、漏电极与第一半导体形成欧姆接触,同时使源、漏电极均与所述二维电子气连接;
(3)在步骤(2)所获器件上制作离子注入掩膜,并在掩膜上加工出离子注入窗口;
(4)从所述离子注入窗口对第二半导体进行离子注入,注入离子的剂量和能量应控制在所造成的器件损伤能被后续退火修复的范围内;
(5)在步骤(4)所获器件上制作栅电极,所述第一半导体设置于源电极和漏电极之间进一步的,所述离子注入窗口的尺寸小于栅电极的尺寸。
作为较佳实施方案之一,步骤(5)还包括:在步骤(4)所获器件表面形成栅介质层,再在所述栅介质层上制作栅电极。
进一步的,所述栅电极与第二半导体形成肖特基接触,并且将离子注入区完全覆盖。
进一步的,所述第一半导体和第二半导体均采用Ⅲ族氮化物半导体。
更进一步的,所述第一半导体采用GaN层,所述第二半导体采用AlGaN层。
进一步的,该方法中用以形成离子注入区的离子总量优选在10E13数量级,注入能量优选在104级电子伏特。
采用前述方法制备的增强型HEMT器件。
在一较为具体的实施方案之中,所述增强型HEMT器件为Ⅲ族氮化物增强型HEMT器件。
在一较为具体的实施方案之中,所述增强型HEMT器件包括源电极、漏电极、栅电极以及异质结构,所述源电极与漏电极通过形成于异质结构中的二维电子气电连接,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,所述第一半导体设置于源电极和漏电极之间,所述栅电极设于第二半导体表面,并与第二半导体形成肖特基接触,其中所述第二半导体内还包含经离子注入工艺或等离子体处理工艺对第二半导体的局部区域进行处理而生成的用以耗尽栅下的二维电子气的离子注入区,所述离子注入区分布于栅电极下方,并位于第一半导体上方。
进一步的,所述离子注入区只存在于第二半导体中,并且位于栅电极下方。
进一步的,所述栅电极设置于第二半导体表面靠近源电极一侧。
进一步的,所述的离子注入区是通过多次注入结合多次退火形成的,每次的注入引起的损伤要控制在可修复范围内。
进一步的,注入的离子可选但不限于氟离子、镁离子等。
进一步的,设于所述第二半导体和栅电极之间的绝缘介质层(栅介质层)的材料可选自但不限于Al2O3、Si3N4或SiO2等。
进一步的,当未在栅电极上施加电压或施加于栅电极的电压低于一阈值电压时,所述HEMT器件处于断开状态,而当施加于栅电极的电压超过一阈值电压时,在位于栅电极下方的第一半导体中会积累电子形成导电通道,从而使所述HEMT器件处于开启状态。
进一步的,注入的离子的浓度越大,所述器件的阈值电压越高。
进一步的,所述源电极和漏电极分别与电源的低电位和高电位连接。
进一步的,所述第一半导体和第二半导体均采用Ⅲ族氮化物半导体。
例如,所述第二半导体可以采用AlGaN层,优选的,其厚度为14nm-30nm,进一步的,其中Al元素的摩尔含量优选为20%-30%。
例如,所述第一半导体可以采用GaN层,优选的,其厚度为1μm-5μm。
与现有技术相比,本发明的优点包括:
(1)本发明的HEMT器件(以下简称“器件”)具有良好的增强型特性。本发明采用多剂量多能量的离子注入或等离子处理,由于注入的F离子或镁离子会耗尽栅下端的二维电子气,在栅电压没有达到阈值电压时,源电极和漏电极断开,器件处于断开状态。只有对栅电极施加足够高的正向电压时,才能使栅下积累电荷,最后导通,实现增强型工作方式。
(2)本发明器件的阈值电压具有良好的调控性。本发明的器件由于在工艺实现过程中,可以利用不同的注入能量和注入剂量,从而改变栅下AlGaN势垒层中注入离子(如,F离子)的浓度。不同的F离子浓度,会产生不同的阈值电压,一般情况下,注入离子(如,F离子)的浓度越大,器件的阈值电压越高。
(3)本发明器件具有较高的电流密度。由于本发明中采用多次离子注入,在离子注入中间对器件进行退火,所以二维电子气的迁移率可以保持在较高值,器件在开启状态下具有较大的漏电流输出。
(4)本发明器件的制作工艺简单、成熟,重复性好。本发明器件制作方法中的工艺步骤均是相对比较成熟的,而且工艺流程也相对简单,成本低,完全与成熟的耗尽型AlGaN/GaNHEMT器件制备工艺兼容,另外,前述离子注入可采用常规离子注入机进行,而无需其它特殊设备和特殊操作。
(5)本发明器件具有较高的安全性和可靠性,由于采用多次的注入,并且每次注入后都对器件进行退火修复,所以缺陷得不到积累,最终注入损伤小,器件可靠性可以得到提高。
附图说明
图1是现有HEMT器件的局部结构示意图;
图2是本发明一实施方案中一种采用离子注入实现Ⅲ族氮化物增强型HEMT器件的示意图;
图3是本发明一实施方案中一种采用离子注入或等离子体处理实现Ⅲ族氮化物增强型MIS-HEMT器件的结构示意图;
附图标记说明:衬底1、第一半导体2、二维电子气3、第二半导体4、源电极5、漏电极6、栅电极7、离子8、缺陷损伤9、栅介质层10。
具体实施方式
参阅图1,普通HEMT器件(以AlGaN/GaN器件为例)一般在栅电极7施加零偏压或者没有加偏压时,源电极5和漏电极6都与二维电子气3相连接,所以器件的源电极5和漏电极6是导通的,器件处于开启状态,一般称这种器件为耗尽型HEMT器件,也可以称作常开型HEMT器件。为了使器件处于断开状态,必须使源电极5和漏电极6之间的二维电子气3耗尽或者某个区域的二维电子气耗尽。我们可以通过在栅电极7施加一定的电压实现,当栅电极7加负偏压达到Vg<Vth时,Vth为器件的阈值电压,对于普通HEMT器件一般Vth为负值,可以耗尽栅下区域二维电子气3,从而使器件处于关断状态。这种器件在实际电路应用过程中由于只有在栅电极7施加负偏压时,器件才能关断,与增强型器件相比,增加了器件的功耗,并且系统的安全性较差。
鉴于现有技术的不足,本发明提出了一种增强型HEMT器件及其制作方法。
概括的讲,本发明主要是从工艺步骤上做调整,通过采用多次的离子注入或等离子体处理技术,并且在两次离子注入之间进行高温退火,消除离子注入过程中的损伤积累,实现高性能增强型GaN HEMT器件,其可以有效的保证器件的电学性能,并且具有工艺可控,重复性好等特点。
在本发明的一实施方案中,该Ⅲ族氮化物增强型HEMT器件包括源电极、漏电极、栅电极以及异质结构,所述源电极与漏电极通过形成于异质结构中的二维电子气电连接,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,所述第一半导体设置于源电极和漏电极之间,所述栅电极设于第二半导体表面,并与第二半导体,其特征在于,所述第二半导体内还包含:
经离子注入工艺对第二半导体的局部区域进行处理而生成的,用以耗尽栅下的二维电子气的离子注入区,所述离子注入区分布于栅电极下方,并位于第一半导体上方。
其中,所述离子注入区是通过多次的离子注入或等离子体处理和中间进行退火修复形成的,这种注入方式可以降低甚至消除离子注入过程中的缺陷积累,在形成离子注入区的同时,不影响器件的性能。
而在一典型的实施方案中,请参阅图2,其涉及的器件可以包括衬底1、GaN缓冲层2(第一半导体)、AlGaN势垒层4(第二半导体)、器件两端分别为源极和漏极、在源电极和漏电极之间靠近源电极的一侧是栅电极材料在栅电极的下方存在一个通过离子注入或者等离子体处理形成的离子注入区。其中,离子注入区的形成是通过多次的离子注入或者等离子体处理形成的,并且在每一次离子注入或等离子体处理之后,都要经过退火修复过程,通过注入在栅下AlGaN中的离子(如,氟离子),耗尽栅下的二维电子气,使栅电极在零偏压下,器件的源和漏电极处于断开状态,形成增强型HEMT器件。
所述的离子注入区域只限于栅下AlGaN半导体中,其栅下的GaN半导体不受注入的影响。
所述的单次离子注入能量和离子注入剂量要控制在一定范围内,保证由于注入所带来的损伤在退火后可以恢复。而该增强型HEMT器件的制作方法可以包括如下步骤:
(1)在反应室中对衬底表面进行处理;
(2)在衬底上外延生长AlGaN/GaN外延层,其中GaN的厚度为1μm-5μm,AlGaN的厚度为14nm-30nm,其中Al元素的摩尔含量为20%-30%;
(3)进行台面隔离,可以采用离子注入或等离子体刻蚀;
(4)通过光刻和金属沉积,退火后形成欧姆接触,分别为源电极和漏电极;并在样品表面生长一层介质层,可选SiO2、SiN等离子注入掩膜
(5)通过光刻形成离子注入的窗口,一般窗口的尺寸要小于栅金属的尺寸。(6)使用离子注入机或者等离子体对器件的处理窗口进行离子注入,注入的剂量和能量要控制在一定范围内,保证由于注入所带来的损伤在退火后可以恢复。,最后计算出AlGaN中离子的总量,一般在10E13数量级左右,注入能量在几万电子伏特不等;
(7)沉积栅金属层,并通过电子束进行加厚电极,完成器件的制作。
在增强型HEMT器件中,阈值电压Vth为正值,当栅电压Vg<Vth时,由于栅下的离子掺杂区9将栅下的二维电子气3耗尽,所以器件处于断开状态。当栅电压Vg>Vth时,这是栅下区域会积累电子,积累的电子形成新的导通沟道,使源电极5和漏电极6导通。
这种通过栅电极施加正的电压时,器件才处于导通状态,属于常关型器件,有效的解决了传统HEMT器件在功耗和安全性的问题,并且与传统的HEMT器件形成互补,可以有效的降低系统设计的复杂性。
进一步的,本发明的技术方案也可应用于MIS-HEMT(金属-绝缘层-半导体HEMT),其结构包括:源、漏、栅电极,以及异质结构,源、漏电极为欧姆接触,并且与异质结构中的二维电子气相连接,通过栅电极电压的变化控制栅下二维电子气,从而控制源和漏的开启和断开。同样的,异质结构包括两种半导体,分别为第一、第二半导体,第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,在第二半导体的表面覆盖介质层(例如:采用Atom Layer Deposition制作的Al2O3),栅电极设置于第二半导体表面靠近源电极一侧,并与第二半导体形成肖基特接触,在栅下的第二半导体通过离子注入方式进行掺杂,掺杂引起栅下的二维电子气耗尽,因此,当源漏加一定电压时,由于栅下的二维电子气耗尽,没有电流流过源漏两个电极,器件处于关闭状态。当栅电极加正电压时,栅下积累电荷,源漏导通,器件处于开启状态。有效的实现增强型MIS-HEMT。
更为具体的,请参阅图3,该器件的源电极5、漏电极6位于两侧,在靠近源电极5一侧的第二半导体4(如,AlGaN层)表面有一栅电极,在沉积栅电极之前,使用离子注入工艺,在栅电极的下方的第二半导体4中形成离子注入区9,并且采用多能量多剂量的多次离子注入,在两次离子注入之间进行高温退火。离子注入区9会耗尽栅下的二维电子气3,从而使源电极5和漏电极6之间关断。在表面沉积一层栅介质层,然后在介质层10上,二维电子气的耗尽区的正上方沉积栅金属,形成增强型MIS-HEMT或者常关型MIS-HEMT器件。
以上对本发明技术方案进行了概述,为了使公众能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以基于AlGaN/GaN异质结的器件为例对本发明的技术方案作进一步的说明。
实施例1再请参考图2和图3,该HEMT具有:第一半导体2(GaN)、和形成在第一半导体2上的第二半导体4(AlGaN)。第一半导体2未进行特意掺杂。在第二半导体4中可以掺入n型杂质,也可以不进行掺杂。第二半导体4的带隙比第一半导体2的带隙更宽。第二半导体4的厚度约为15至30nm。第一半导体2和第二半导体4形成异质结构,在界面处形成二维电子气(2DEG)。
该HEMT具有按间隔距离分离配置的漏电极6和源电极5。漏电极6与源电极5贯穿第二半导体4延伸到第一半导体2,与沟道中二维电子气相连接。漏电极6和源电极5是由多层金属(如:Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触(890℃ 30S)。
进一步的,该HEMT的栅下进行P型掺杂,掺杂的技术优选为F离子注入,注入的离子为可以把第二半导体4变为P型半导体或提高能带。形成的P型半导体或抬高能带会耗尽栅下的二维电子气,实现增强型HEMT。
该HEMT的工作原理如下:参阅图2,在增强型HEMT器件中,阈值电压Vth为正值,当栅电压Vg<Vth时,由于栅下的离子掺杂区9将栅下的二维电子气3耗尽,所以器件处于断开状态。当栅电压Vg>Vth时,这是栅下区域会积累电子,积累的电子形成新的导通沟道,使源电极5和漏电极6导通。器件处于开启状态。
实施例2该MIS-HEMT具有:第一半导体2(GaN)、和形成在第一半导体2上的第二半导体4(AlGaN)。第一半导体2未进行特意掺杂。在第二半导体4中可以掺入n型杂质,也可以不进行掺杂。第二半导体4的带隙比第一半导体2的带隙更宽。第二半导体4的厚度约为15至30nm。第一半导体2和第二半导体4形成异质结构,在界面处形成二维电子气(2DEG)。
该MIS-HEMT具有按规定间隔分离配置的漏电极6和源电极5。漏电极6与源电极5贯穿第二半导体4延伸到第一半导体2,与沟道中二维电子气相连接。漏电极6和源电极5是由多层金属(如:Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。
在该MIS-HEMT的栅下进行离子掺杂,掺杂的技术优选为F离子注入,注入的离子为可以把第二半导体4变为P型半导体或提高其能带。形成的P型半导体或能带提高会耗尽栅下的二维电子气,继而在其表面沉积一层栅介质层(例如采用Atom Layer Deposition制作的Al2O3),然后在该栅介质层10上、二维电子气的耗尽区的正上方沉积栅金属,形成增强型MIS-HEMT或者常关型MIS-HEMT器件。该MIS-HEMT的工作原理与本发明采用掺杂技术实现增强型HEMT的工作原理相同,具体可以参考实施例1。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种降低注入损伤实现增强型HEMT器件的方法,其特征在于包括:
至少提供主要由第一半导体和第二半导体组成的异质结构,其中,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,且所述异质结构内还分布有二维电子气;
以及,在所述第二半导体上的选定区域分两次以上进行离子注入形成离子注入区,且至少在选定的一次离子注入完成后,还对器件进行退火处理,将离子注入带来的器件损伤修复,
其中,所述离子注入区分布于栅电极下方并位于第一半导体上方,用以耗尽栅下的二维电子气。
2.根据权利要求1所述降低注入损伤实现增强型HEMT器件的方法,其特征在于包括:在任一次离子注入完成后,对器件进行退火处理。
3.根据权利要求1或2所述降低注入损伤实现增强型HEMT器件的方法,其特征在于具体包括:
(1)提供所述异质结构,并对所述异质结构进行台面隔离处理;
(2)在步骤(1)所获器件上制作源、漏电极,并使源、漏电极与第一半导体形成欧姆接触,同时使源、漏电极均与所述二维电子气连接;
(3)在步骤(2)所获器件上制作离子注入掩膜,并在掩膜上加工出离子注入窗口;
(4)从所述离子注入窗口对第二半导体进行离子注入,注入离子的剂量和能量应控制在所造成的器件损伤能被后续退火修复的范围内;
(5)在步骤(4)所获器件上制作栅电极,所述第一半导体设置于源电极和漏电极之间 。
4.根据权利要求3所述降低注入损伤实现增强型HEMT器件的方法,其特征在于所述离子注入窗口的尺寸小于栅电极的尺寸。
5.根据权利要求3所述降低注入损伤实现增强型HEMT器件的方法,其特征在于步骤(5)还包括:在步骤(4)所获器件表面形成栅介质层,再在所述栅介质层上制作栅电极。
6.根据权利要求3所述降低注入损伤实现增强型HEMT器件的方法,其特征在于所述栅电极与第二半导体形成肖特基接触,并且将离子注入区完全覆盖。
7.根据权利要求3所述降低注入损伤实现增强型HEMT器件的方法,其特征在于所述第一半导体和第二半导体均采用Ⅲ族氮化物半导体。
8.根据权利要求7所述降低注入损伤实现增强型HEMT器件的方法,其特征在于所述第一半导体采用AlGaN层,所述第二半导体采用GaN层。
9.根据权利要求7所述降低注入损伤实现增强型HEMT器件的方法,其特征在于该方法中用以形成离子注入区的离子总量在10E13数量级,注入能量在104级电子伏特。
10.采用权利要求1-9中任一项方法制备的增强型HEMT器件。
CN201510229392.3A 2015-05-07 2015-05-07 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件 Active CN106206695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510229392.3A CN106206695B (zh) 2015-05-07 2015-05-07 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510229392.3A CN106206695B (zh) 2015-05-07 2015-05-07 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件

Publications (2)

Publication Number Publication Date
CN106206695A true CN106206695A (zh) 2016-12-07
CN106206695B CN106206695B (zh) 2019-03-08

Family

ID=57459266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510229392.3A Active CN106206695B (zh) 2015-05-07 2015-05-07 降低注入损伤实现增强型hemt器件的方法及增强型hemt器件

Country Status (1)

Country Link
CN (1) CN106206695B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128701A (zh) * 2019-12-18 2020-05-08 华南理工大学 一种通过实时监控氟注入实现增强型hemt器件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221628A1 (en) * 2004-03-30 2005-10-06 Eudyna Devices Inc. Semiconductor device and method of fabricating the same
JP2007027334A (ja) * 2005-07-14 2007-02-01 Sanyo Electric Co Ltd スイッチ集積回路装置およびその製造方法
US20070077745A1 (en) * 2005-10-03 2007-04-05 Zhi He Iii-nitride semiconductor fabrication
CN103579299A (zh) * 2012-08-09 2014-02-12 立锜科技股份有限公司 高电子迁移率晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221628A1 (en) * 2004-03-30 2005-10-06 Eudyna Devices Inc. Semiconductor device and method of fabricating the same
JP2007027334A (ja) * 2005-07-14 2007-02-01 Sanyo Electric Co Ltd スイッチ集積回路装置およびその製造方法
US20070077745A1 (en) * 2005-10-03 2007-04-05 Zhi He Iii-nitride semiconductor fabrication
CN103579299A (zh) * 2012-08-09 2014-02-12 立锜科技股份有限公司 高电子迁移率晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YONG CAI: "High-Performance Enhancement-Mode AlGaN/GaN", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128701A (zh) * 2019-12-18 2020-05-08 华南理工大学 一种通过实时监控氟注入实现增强型hemt器件的方法
CN111128701B (zh) * 2019-12-18 2023-01-06 华南理工大学 一种通过实时监控氟注入实现增强型hemt器件的方法

Also Published As

Publication number Publication date
CN106206695B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN102332469B (zh) 纵向导通的GaN常关型MISFET器件及其制作方法
CN102945860B (zh) 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN104201201B (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN104538440B (zh) 一种缓冲层荷电resurf hemt器件
CN105870013A (zh) 通过p型钝化实现增强型HEMT的方法及增强型HEMT
CN106549050A (zh) 级联增强型hemt器件
CN108155099A (zh) 一种包含介质层的p型栅HEMT器件及其制作方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN104269433B (zh) 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN102082176A (zh) GaN增强型MISFET器件及其制备方法
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
CN102201445A (zh) 一种psoi横向超结功率半导体器件
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN110571275A (zh) 氧化镓mosfet的制备方法
CN108231880B (zh) 一种增强型GaN基HEMT器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN115472686A (zh) 一种低动态电阻增强型GaN器件
CN107154427B (zh) 一种减小GaN功率开关器件电流坍塌的器件结构
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN208819832U (zh) p型栅增强型HEMT器件
CN106158949A (zh) Ⅲ族氮化物增强型hemt器件
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant