CN106206275A - 一种改善多晶硅表面粗糙度的工艺方法 - Google Patents

一种改善多晶硅表面粗糙度的工艺方法 Download PDF

Info

Publication number
CN106206275A
CN106206275A CN201610835268.6A CN201610835268A CN106206275A CN 106206275 A CN106206275 A CN 106206275A CN 201610835268 A CN201610835268 A CN 201610835268A CN 106206275 A CN106206275 A CN 106206275A
Authority
CN
China
Prior art keywords
polysilicon
surface roughness
technique
process improving
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610835268.6A
Other languages
English (en)
Inventor
高杏
孙勤
申广耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610835268.6A priority Critical patent/CN106206275A/zh
Publication of CN106206275A publication Critical patent/CN106206275A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种改善多晶硅表面粗糙度的工艺方法，包括采用中高温多晶硅沉积工艺形成闪存器件的浮栅或控制栅的多晶硅层、采用超快退火工艺对所述浮栅或控制栅表面沉积的多晶硅薄膜进行再处理以及随后进行闪存器件原本工艺流程等步骤；超快退火工艺传送一定量的能量至硅片表面以熔融某些预期多晶硅区域，进行再结晶；重新结晶后的多晶硅粒趋向单晶转变，其表面趋向于更平坦。因此，本发明在不改变闪存器件的浮栅或控制栅的多晶硅薄膜沉积条件下(高于或等于600摄氏度)形成多晶硅薄膜后，通过增加激光退火表现处理，对多晶硅薄膜表面进行再处理，从而达到改善多晶硅薄膜表面粗糙度的目的。

Description

一种改善多晶硅表面粗糙度的工艺方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种改善多晶硅表面粗糙度的工艺方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是目前集成电路中最基本的器件，工艺的进步让MOSFET晶体管的尺寸不断缩小，而其功率密度也一直在升高。U盘等闪存芯片采用了一种称为浮栅晶体管的器件。
请参阅图1，图1所示为闪存晶体管的结构示意图。闪存晶体管又称“非挥发性存储器”；所谓“非挥发”，就是在芯片没有供电的情况下，信息仍被保存不会丢失。与场效应管一样，闪存(flash)也是一种电压控制型器件。NAND型闪存的擦和写均是基于隧道效应，电流穿过浮置栅极与硅衬底之间的绝缘层，对浮置栅极进行充电(写数据)或放电(擦除数据)。而NOR型闪存擦除数据仍是基于隧道效应(电流从浮置栅极到硅衬底)，但在写入数据时则是采用热电子注入方式(电流从浮置栅极到源极)。
在现有技术的工艺中，采用中高温多晶硅沉积工艺形成flash产品的浮栅FG或控制栅CG，在此种情况下，多晶硅表面粗糙度通常较高，其硅晶片边缘及大块器件区由于受热及形核机制影响极易产生大晶粒，其表面起伏最高可达300-600埃(如图2所示)。
在后续工艺制程中，这些表面大颗粒会造成局部光刻胶分布不均，低于预期高度，无法达到阻隔作用，在后续浮栅(FG)或控制栅(CG)刻蚀工艺中造成多晶硅侵蚀，形成多晶硅断点或低凹(如图3所示)。
本领域技术人员清楚，在浮栅闪存产品中，多晶硅表面粗糙程度与器件擦写性能息息相关，随着线宽的减小，多晶硅表面粗糙度直接影响产品可靠性，过于粗糙的多晶表面将会带来多晶线条刻蚀异常问题。
发明内容
为了克服以上问题，本发明旨在提供一种改善多晶硅表面粗糙度的工艺方法，该方法在原有多晶硅沉积工艺条件基础上，采用激光退火方式，对表面进行处理，从而达到改善多晶硅表面粗糙度目的。
为实现上述目的，本发明的技术方案如下：
本发明提供一种改善多晶硅表面粗糙度的工艺方法，其特征在于，包括：
步骤S1：采用中高温多晶硅沉积工艺在半导体器件表面沉积形成多晶硅薄膜层；
步骤S2：采用激光退火工艺对所述半导体器件表面沉积的多晶硅薄膜层进行再处理；
步骤S3：随后进行半导体器件原本工艺流程。
优选地，所述超快退火工艺为激光退火工艺。
优选地，所述激光退火温度在1200摄氏度以上。
优选地，所述激光退火工艺时间不低于3ns。
优选地，所述中高温多晶硅沉积工艺中的沉积温度高于或等于600摄氏度。
优选地，所述超快退火工艺为闪光退火工艺，即以非相干辐照的形式传递用于超快退火的能量。
优选地，所述超快退火这样的退火成为喷射退火或气炬退火工艺，即通过超热气体喷射提供超快退火的能量。
优选地，所述半导体器件的表面为闪存器件浮栅或控制栅的表面。
从上述技术方案可以看出，本发明提供的一种改善多晶硅表面粗糙度的工艺方法，在不改变闪存器件的浮栅或控制栅的多晶硅薄膜沉积条件下(高于或等于600摄氏度)形成多晶硅薄膜后，通过增加激光退火表现处理，传送一定量的能量至硅片表面以熔融某些预期多晶硅区域，进行再结晶，重新结晶后的多晶硅粒趋向单晶转变，其表面趋向于更平坦，从而达到改善多晶硅薄膜表面粗糙度的目的，且保证了工艺的流畅性，提高了器件的特性。
附图说明
图1所示为闪存晶体管的结构示意图
图2为现有技术中多晶硅表面粗糙度可能造成器件异常的示意图
图3过于粗糙的多晶表面带来多晶线条刻蚀异常问题的示意图
图4为本发明改善多晶硅表面粗糙度的工艺方法的流程示意图
图5为经过本发明实施例改善后的多晶硅表面粗糙示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
以下结合附图4-5，通过具体实施例对本发明改善多晶硅表面粗糙度的工艺方法作进一步详细说明。
请参阅图4，图4为本发明改善多晶硅表面粗糙度的工艺方法的流程示意图。在本发明实施例中，本发明提供一种改善多晶硅表面粗糙度的工艺方法，可以包括如下步骤S1、步骤S2和步骤S3。
步骤S1：采用中高温多晶硅沉积工艺在半导体器件表面沉积形成多晶硅薄膜层；需要说明的是，在本发明的实施例中，沉积有多晶硅薄膜层半导体器件的表面，可以是任何需要改善多晶硅薄膜表面粗糙度的半导体器件的表面，例如，可以是闪存器件浮栅或控制栅的表面。中高温多晶硅沉积工艺中的沉积温度是现有技术中通常采用的，即是高于或等于600摄氏度，用于本发明中是不需要进行任何工艺条件的改变。
在本发明的实施例中，为改善多晶硅表面粗糙度，在原有多晶硅沉积工艺条件基础上，还采用了激光退火方式，对多晶硅薄膜表面进行了处理。即
步骤S2：采用激光退火工艺对所述半导体器件表面沉积的多晶硅薄膜层进行再处理。较佳地，该激光退火工艺的温度在1200摄氏度以上；并且，激光退火工艺时间不低于3ns。
请参阅图5，图5为经过本发明实施例改善后的多晶硅表面粗糙示意图。如图5所示，当高温退火后，多晶硅表面粗糙度有明显改善，相比图2，图5显示的多晶硅表面趋向于更平坦，从而改善了多晶硅表面粗糙度。
在本发明的实施例中，可以使用任何合适的方法提供超快退火的能量，只要该方法能够获得上述退火参数。例如，可以相关光辐射的形式传递能量(即，激光辐照或激光退火)，也可以以脉冲或连续波(CW)模式控制激光源，从而成形并极化激光束以更均匀地加热衬底。
发射激光的介质可以为产生不同波长的辐照的不同类型(例如，气体激光器、固体激光器、染料激光器、二极管激光器等)。
需要说明的是，本发明不受限于激光器的类型、其操作模式、其波长、辅助的能量耦合结构的使用、激光束形状和其极化状态等；也不受限于使用的相关源的数目、在多个相关源之间的其相干或不相干、和/或激光退火方法的其他参数等，只要可以根据上述的时间和温度参数值可以加热高温多晶硅区域使其表面粗糙度能够得到改善即可。
在本发明的其它实施例中，还能以非相干辐照(灯辐照)的形式传递用于超快退火的能量。这样的退火成为“闪光退火”。在另一个较佳选择中，可以通过超热气体喷射(即，喷射退火或气炬退火)来提供超快退火的能量。
同样，向衬底耦合能量的确切的方法对本发明并不是很重要，只要根据上述的时间和温度参数值可以加热高温多晶硅区域达到退火的效果即可。完成通过步骤S2后，在浮栅闪存器件的多晶硅表面粗糙程度可以有很大的改观，由于浮栅闪存器件的多晶硅表面粗糙程度改善，提高了器件擦写性能。这为随后进行半导体器件原本工艺流程的可靠进行提供了保障。
步骤S3：随后进行半导体器件原本工艺流程。
下面我们通过一组实验数据来进行有益效果的说明。
例如，在极端实验条件下，中高温多晶沉积后，采用不同激光退火，即退火条件1、退火条件2、退火条件3、退火条件4、单晶硅和BL(无超快退火)的情况下，进行工艺，完成后，在AFM(Atomic Force Microscope，即原子力显微镜)数据分别显示多晶硅表面Ra(表面光洁度)数值。
如表1所示，同BL(无超快退火)工艺完成后的多晶硅表面Ra有明显改善，即通过本发明实施例中的方法处理的多晶硅表面，其Ra(表面光洁度)数值优化近百倍。
表1：激光退火后AFM测试结果
综上所述，本发明提供的一种改善多晶硅表面粗糙度的工艺方法，在不改变闪存器件的浮栅或控制栅的多晶硅薄膜沉积条件下形成多晶硅薄膜后，通过增加激光退火表现处理，即对多晶硅薄膜表面进行再处理，从而达到改善多晶硅薄膜表面粗糙度的目的。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种改善多晶硅表面粗糙度的工艺方法，其特征在于，包括：
步骤S1：采用中高温多晶硅沉积工艺在半导体器件表面沉积形成多晶硅薄膜层；
步骤S2：采用超快退火工艺对所述半导体器件表面沉积的多晶硅薄膜层进行再处理；
步骤S3：随后进行半导体器件原本工艺流程。
2.根据权利要求1所述的改善多晶硅表面粗糙度的工艺方法，其特征在于，所述超快退火工艺为激光退火工艺。
3.根据权利要求2所述的改善多晶硅表面粗糙度的工艺方法，其特征在于，所述激光退火工艺的温度在1200摄氏度以上。
4.根据权利要求2所述的改善多晶硅表面粗糙度的工艺方法，其特征在于，所述激光退火工艺时间不低于3ns。
5.根据权利要求1所述的改善多晶硅表面粗糙度的工艺方法，其特征在于，所述中高温多晶硅沉积工艺中的沉积温度高于或等于600摄氏度。
6.根据权利要求1所述的改善多晶硅表面粗糙度的工艺方法，其特征在于，所述超快退火工艺为闪光退火工艺，即以非相干辐照的形式传递用于超快退火的能量。
7.根据权利要求1所述的改善多晶硅表面粗糙度的工艺方法，其特征在于，所述超快退火这样的退火成为喷射退火或气炬退火工艺，即通过超热气体喷射提供超快退火的能量。
8.根据权利要求1-8任意一个所述的改善多晶硅表面粗糙度的工艺方法，其特征在于，所述半导体器件的表面为闪存器件浮栅或控制栅的表面。
CN201610835268.6A 2016-09-20 2016-09-20 一种改善多晶硅表面粗糙度的工艺方法 Pending CN106206275A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610835268.6A CN106206275A (zh) 2016-09-20 2016-09-20 一种改善多晶硅表面粗糙度的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610835268.6A CN106206275A (zh) 2016-09-20 2016-09-20 一种改善多晶硅表面粗糙度的工艺方法

Publications (1)

Publication Number Publication Date
CN106206275A true CN106206275A (zh) 2016-12-07

Family

ID=58067887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610835268.6A Pending CN106206275A (zh) 2016-09-20 2016-09-20 一种改善多晶硅表面粗糙度的工艺方法

Country Status (1)

Country Link
CN (1) CN106206275A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206190A (zh) * 2018-01-18 2018-06-26 上海华虹宏力半导体制造有限公司 一种改善闪存编程能力的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743289B2 (en) * 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
CN101871098A (zh) * 2009-04-22 2010-10-27 北京大学 一种高晶体质量高阻GaN外延层的生长方法
CN102136423A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 改善硅锗淀积表面粗糙度的方法
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743289B2 (en) * 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
CN101871098A (zh) * 2009-04-22 2010-10-27 北京大学 一种高晶体质量高阻GaN外延层的生长方法
CN102136423A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 改善硅锗淀积表面粗糙度的方法
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206190A (zh) * 2018-01-18 2018-06-26 上海华虹宏力半导体制造有限公司 一种改善闪存编程能力的方法

Similar Documents

Publication Publication Date Title
US20150217401A1 (en) Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) Multi-step and asymmetrically shaped laser beam scribing
CN100508140C (zh) 用于半导体器件的制造方法
US6005270A (en) Semiconductor nonvolatile memory device and method of production of same
CN104134669B (zh) 集成电路装置及制造半导体与存储器装置的方法
US7256112B2 (en) Laser activation of implanted contact plug for memory bitline fabrication
US20140246153A1 (en) Multi-step and asymmetrically shaped laser beam scribing
CN107004726A (zh) 具有区分开的p型和n型架构并且包含点状扩散的太阳能电池发射极区的制造
US8598005B2 (en) Method and manufacture for embedded flash to achieve high quality spacers for core and high voltage devices and low temperature spacers for high performance logic devices
TW200822346A (en) Non-volatile memory devices including double diffused junction regions and methods of fabricating the same
JP2001085545A (ja) メモリ素子の製造方法
US20140131716A1 (en) Memory device and method for fabricating the same
CN101312213A (zh) 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法
TW455914B (en) Semiconductor device
CN106206275A (zh) 一种改善多晶硅表面粗糙度的工艺方法
Cho et al. A novel self-aligned highly reliable sidewall split-gate flash memory
KR20080029920A (ko) 레이저 어닐 기술, 반도체 막, 반도체 장치, 및 전기 광학장치
CN101814322B (zh) 非挥发性记忆胞的操作方法及运用该方法的记忆体装置
US9613972B1 (en) Method of manufacturing semiconductor device
US8138085B2 (en) Laser annealing for 3-D chip integration
KR20090057634A (ko) 반도체 소자 및 그 제조 방법
Park et al. A novel NAND Flash memory with asymmetric S/D structure using fringe-field-induced inversion layer
JP2009130231A (ja) 結晶シリコンアレイ、および薄膜トランジスタの製造方法
CN106876399B (zh) 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法
US20030034517A1 (en) Structure of split-gate eeprom memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207