CN106200749A

CN106200749A - 一种io控制系统

Info

Publication number: CN106200749A
Application number: CN201610850638.3A
Authority: CN
Inventors: 解群眺; 徐文卿; 王文辉
Original assignee: Zhejiang Supcon Technology Co Ltd
Current assignee: Zhejiang Supcon Technology Co Ltd
Priority date: 2016-09-26
Filing date: 2016-09-26
Publication date: 2016-12-07
Anticipated expiration: 2036-09-26
Also published as: CN106200749B

Abstract

本申请公开的IO控制系统，包括通道控制电路和外部接口，外部接口包括第一输入接口P1、第二输入接口P2、第三输入接口P3和第四输入接口P4，第一信号采样接口P5、第二信号采样接口P6和第三信号采样接口P7，以及第一接线端子LOAD+和第二接线端子LOAD‑。通过对各个外部接口对应的控制信号进行控制，实现不同接口类型(AO、AI、DI、SOE、DO和PI)的配置。使得一种IO控制系统实现多种IO类型的配置，因此，工业现场只需本申请公开的这一种IO控制系统即可，进而简化了IO控制系统的维护，以及减少了维护成本，且方便生产备料。

Description

一种IO控制系统

技术领域

本申请涉及自动化及仪器仪表领域，更具体地说，涉及一种IO控制系统。

背景技术

IO控制系统大量应用于工业DCS(Distributed Control System，集散控制系统)、工业可编程逻辑控制器PLC、仪器仪表等领域，实现对输入信号的采集和输出信号的控制等。例如，在工业DCS领域，IO控制系统采集进入DCS系统的现场变送器信号(压力P，温度T，流量F，液位L，位置X)，并控制DCS发出到现场执行器(调节阀、风门执行器、变频调速器)的信号，进而实现对仪器的监控。

现有的每个IO控制系统对应一种IO接口类型，而现有的IO接口类型包括AI(analog in，模拟量输入)、AO(analog out，模拟量输出)、DI(digital in，数字量输入)、DO(digitalout，数字量输出)、PI(pluse in，脉冲输入)和SOE(Sequence Of Event，事件顺序)等多种类型。因此，在大型工业控制现场，需要维护多种类型的IO控制系统，维护过程复杂且成本较高，并且，在工程前期设计需要梳理出各种IO控制系统分别需要多少，对于IO控制系统厂商需要生产多种IO控制系统，因此生产备料也非常不便。

发明内容

有鉴于此，本申请提出一种IO控制系统，欲实现多种IO接口类型的配置，到达在工业控制现场，只需维护一种类型的IO控制系统，进而简化维护过程,降低维护成本，且方便生产备料。

一种IO控制系统，包括：通道控制电路和外部接口，其中，

通道控制电路包括第一电流源、第二电流源、第一电阻、第二电阻、DO接口电路和PI接口电路；第一电阻的一端与电源相连，第一电阻的另一端与第一电流源的第一端相连；第一电流源的第二端与第二电流源的第一端相连，第二电流源的第二端与第二电阻的一端相连，第二电阻的另一端接地；DO接口电路的第一端连接于第一电流源和第二电流源之间，DO接口电路的第二端接地；PI接口电路的第一端连接于第一电流源和第二电流源之间，PI接口电路的第二端接地；

外部接口包括第一输入接口、第二输入接口、第三输入接口和第四输入接口，第一信号采样接口、第二信号采样接口和第三信号采样接口，以及第一接线端子和第二接线端子；第一输入接口连接第一电流源的控制端，用于输入第一电流源的控制信号；第二输入接口连接第二电流源的控制端，用于输入第二电流源的控制信号；第三输入接口连接DO接口电路的控制端，用于输入DO接口电路的控制信号；第四输入接口连接PI接口电路的控制端，用于输入PI接口电路的控制信号；第一信号采样接口连接于第一电阻和第一电流源之间，用于对AO信号、配电AI信号、DI信号和SOE信号进行采样；第二信号采样接口连接于第二电阻和第二电流源之间，用于对非配电AI信号进行采样。第三信号采样接口连接PI接口电路的采样端，用于对PI信号进行采样；第一接线端子连接于PI接口电路的第一端，第二接线端子连接于PI接口电路的第二端，用于接现场仪表。

优选的，所述第一电流源包括：第一运算放大器和PMOS晶体管，其中，

第一运算放大器的同相输入端为第一电流源的控制端，与第一输入接口连接；第一运算放大器的反相输入端与PMOS晶体管的源极相连，连接点为第一电流源的第一端；第一运算放大器的输出端与PMOS晶体管的栅极相连；PMOS晶体管的漏极为第一电流源的第二端。

优选的，所述第二电流源包括：第二运算放大器和NMOS晶体管，其中，

第二运算放大器的同相输入端为第二电流源的控制端，与第二输入接口P2连接；第二运算放大器的反相输入端与NMOS晶体管的源极相连，连接点为第二电流源的第二端；第二运算放大器的输出端与NMOS晶体管的栅极相连；NMOS晶体管的漏极为第二电流源的第一端。

优选的，NMOS晶体管和PMOS晶体管共用一个封装。

优选的，所述第一电阻和所述第二电阻均为精密电阻。

优选的，所述DO接口电路包括：NMOS晶体管，NMOS晶体管的栅极为DO接口电路的控制端，NMOS晶体管的漏极为DO接口电路的第一端，NMOS晶体管的源极为DO接口电路的第二端。

优选的，所述DO接口电路还包括：过流过压保护模块，用于对所述DO接口电路实现过流和过压的保护功能。

优选的，所述PI接口电路包括：第三电阻、第四电阻和NMOS晶体管，其中，

第三电阻的一端为PI接口电路的第一端，第三电阻的另一端与第四电阻的一端连接，连接点为PI接口电路的采样端，与第三信号采样接口P7连接；第四电阻的另一端与NMOS晶体管的漏极相连；NMOS晶体管的源极为PI接口电路的第二端；NMOS晶体管的栅极为PI接口电路的控制端。

优选的，所述系统还包括：串联在第一电流源的第二端和第二电流源的第一端之间的第一二极管和第二二极管，第一电流源的第二端连接第一二极管的正极，第一二极管的负极连接第二二极管的正极且连接PI接口电路的第一端，第二二极管的负极连接第二电源的第一端且连接DO接口电路的第一端。

本申请公开的IO控制系统，包括通道控制电路和外部接口，外部接口包括第一输入接口P1、第二输入接口P2、第三输入接口P3和第四输入接口P4，第一信号采样接口P5、第二信号采样接口P6和第三信号采样接口P7，以及第一接线端子LOAD+和第二接线端子LOAD-。通过对各个外部接口对应的控制信号进行控制，实现不同接口类型(AO、AI、DI、SOE、DO和PI)的配置，使得一种IO控制系统实现多种IO类型的配置，因此，工业现场只需本申请公开的这一种IO控制系统即可，进而简化了IO控制系统的维护，以及减少了维护成本，且方便生产备料。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实施例公开的一种IO控制系统的示意图；

图2为本实施例公开的一种IO控制系统的电路图；

图3为本实施例公开的另一种IO控制系统的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

实施例一

本实施例公开了一种IO控制系统，参见图1所示，包括：通道控制电路和外部接口。

其中，通道控制电路包括第一电流源I1、第二电流源I2、第一电阻R1、第二电阻R2、DO接口电路和PI接口电路。

第一电阻R1的一端与电源V_CC相连，第一电阻R1的另一端与第一电流源I1的第一端相连。第一电流源I1的第二端与第二电流源I2的第一端相连，第二电流源I2的第二端与第二电阻R2的一端相连，第二电阻R2的另一端接地。DO接口电路的第一端连接于第一电流源I1和第二电流源I2之间，DO接口电路的第二端接地。PI接口电路的第一端连接于第一电流源I1和第二电流源I1之间，PI接口电路的第二端接地。

外部接口包括第一输入接口P1、第二输入接口P2、第三输入接口P3和第四输入接口P4，第一信号采样接口P5、第二信号采样接口P6和第三信号采样接口P7，以及第一接线端子LOAD+和第二接线端子LOAD-。

第一输入接口P1连接第一电流源I1的控制端，用于输入第一电流源I1的控制信号。第二输入接口P2连接第二电流源I2的控制端，用于输入第二电流源I2的控制信号。第三输入接口P3连接DO接口电路的控制端，用于输入DO接口电路的控制信号。第四输入接口P4连接PI接口电路的控制端，用于输入PI接口电路的控制信号。

第一信号采样接口P5连接于第一电阻R1和第一电流源I1之间，用于对AO信号、配电AI信号、DI信号和SOE信号进行采样。第二信号采样接口P6连接于第二电阻R2和第二电流源I2之间，用于对非配电AI信号进行采样。第三信号采样接口P7连接PI接口电路的采样端，用于对PI信号进行采样。

第一接线端子LOAD+连接于PI接口电路的第一端，第二接线端子LOAD-连接于PI接口电路的第二端，用于接现场仪表。通过对外部接口的状态进行控制，实现不同接口类型(AO、AI、DI、SOE、DO和PI)的配置，使得一种IO控制系统实现多种IO类型的配置，因此，工业现场只需本申请公开的这一种IO控制系统即可，进而简化了IO控制系统的维护，以及减少了维护成本。

优选的，如图2所示，第一电流源I1包括：第一运算放大器U1和PMOS晶体管Q1。其中，第一运算放大器U1的同相输入端为第一电流源I1的控制端，与第一输入接口P1连接。第一运算放大器U1的反相输入端与PMOS晶体管Q1的源极相连，连接点为第一电流源I1的第一端。第一运算放大器U1的输出端与PMOS晶体管Q1的栅极相连。PMOS晶体管Q1的漏极为第一电流源I1的第二端。

第二电流源I2包括：第二运算放大器U2和NMOS晶体管Q2。其中，第二运算放大器U2的同相输入端为第二电流源I2的控制端，与第二输入接口P2连接。第二运算放大器U2的反相输入端与NMOS晶体管Q2的源极相连，连接点为第二电流源I2的第二端。第二运算放大器U2的输出端与NMOS晶体管Q2的栅极相连。NMOS晶体管Q2的漏极为第二电流源I2的第一端。

具体的，PMOS晶体管Q1和NMOS晶体管Q2采用一种封装下的双MOS管实现，即MOS晶体管Q1和NMOS晶体管Q2共用一个封装，减小了本系统的占用空间。第一电阻R1和第二电阻R2均为精密电阻，精密电阻的选取取决于系统的采集精度要求，若系统采集精度要求为0.1％的误差，则第一电阻R1和第二电阻R2的精度要求必须高于0.1％。

第一输入接口P1和第二输入接口P2与数模转换器相连。通过数模转换器生成第一电流源和第二电流源的控制信号，并分别通过第一输入接口P1输入第一电流源的控制信号，通过第二输入接口P2输入第二电流源的控制信号。第一信号采样接口P5和第二信号采样接口P6与模数转换器相连，具体的为高采样率的SAR型模数转换器或其他类型，CPU通过对模数转换器进行控制，实现对第一信号采样接口P5和第二信号采样接口P6输出的信号进行采集。第三信号采样接口P7与比较器相连，CPU获取比较器的比较结果，实现对第三信号采样接口P7输出的信号的采集。第三输入接口P3和第四输入接口P4与CPU的IO管脚相连，CPU将DO接口电路和PI接口电路的控制信号，通过IO管脚分别发送至DO接口电路和PI接口电路。所述数模转换器、模数转换器和比较器均可以集成在CPU中。

DO接口电路包括NMOS晶体管Q3，NMOS晶体管Q3的栅极为DO接口电路的控制端，NMOS晶体管Q2的漏极为DO接口电路的第一端，NMOS晶体管Q2的源极为DO接口电路的第二端。DO接口电路还可以为专业的DO芯片，专业的DO芯片以NMOS晶体管为核心，且具有过流过压保护模块，用于对DO接口电路实现过流和过压的保护功能。

PI接口电路包括第三电阻R3、第四电阻R4和NMOS晶体管Q4。第三电阻R3的一端为PI接口电路的第一端。第三电阻R3的另一端与第四电阻R4的一端连接，连接点为PI接口电路的采样端，与第三信号采样接口P7连接。第四电阻R4的另一端与NMOS晶体管Q4的漏极相连。NMOS晶体管Q4的源极为PI接口电路的第二端。NMOS晶体管Q4的栅极为PI接口电路的控制端。第三电阻R3和第四电阻R4的阻值比例由PI信号的幅度和第三信号采样接口P7对应的比较器能接受的最大阈值决定。比如，PI信号的幅度为U_P，而第三信号采样接口P7对应的比较器能接受的最大阈值为U_CMAX，则设置R3和R4的比例，使得R4上的压降U_R4小于U_CMAX，U_R4＝U_P*R4/(R3+R4)。其中比较器的阈值可以在0～U_CMAX之间设置。

通过对外部接口的状态进行控制，实现不同接口类型的配置，具体为：

表1所示为IO控制系统进行AO接口类型配置的状态表，包括模拟量输出和接口自检两个工作状态。

表1IO控制系统进行AO接口类型配置时的状态表

工作模式

P1

P2

P3

P4

P5

P6

P7

模拟量输出

给定电压

关

接口自检

给定电压

关

采样

关

如表1所示，在模拟量输出模式的状态下，第二输入接口P2、第三输入接口P3和第四输入接口P4均不输入相应的控制信号，通过控制第一输入接口P1输入的电压信号U_P1，即控制信号，对输出电流进行控制。输出电流为(V_CC-U_P1)/R1，输出电流与第一输入接口P1输入的控制信号U_P1成线性关系，因此，通过控制第一输入接口P1输入的控制信号U_P1可以实现对输出电流的控制。例如，要实现输出电流为4～20mA，则U_P1的设置值为V_CC-(4～20mA)×R1，第一接线端子LOAD+和第二接线端子LOAD-接仪器的阀门，输出电流通过第一接线端子LOAD+和第二接线端子LOAD-输出到阀门，进而实现对阀门状态的控制。

在接口自检模式的工作状态下，为实现自检，在模拟量输出模式的基础上，通过第一信号采样接口P5进行电压采样，如果电压采样值U_P5和控制信号U_P1的偏差值没有超过预设阈值，则判断电路正常，反之，则判断电路故障。例如，预设阈值为电压信号U_P1的5％，那么如果95％*U_P1<U_P5<105％*U_P1，认为电路正常。反之认为电路故障。

表2所示为IO控制系统进行AI接口类型配置的状态表，包括配电模拟量采集、配电自检、非配电模拟量采集和非配电自检四个工作状态。输入模拟电流按工作现场常用的4～20mA为例，限流值(需大于最大的输入模拟电流)以25mA为例对实施方式进行详细说明。

表2 IO控制系统进行AI接口类型配置时的状态表

如表2所示，在配电模拟量采集模式的状态下，第二输入接口P2、第三输入接口P3和第四输入接口P4均不输入相应的控制信号，第一输入接口P1输入的第一给定限流电压U_限1为24V-25mA*R1。第一接线端子LOAD+和第二接线端子LOAD-接非配电变送器，通过第一信号采样接口P5进行电压采样，根据电压采样值U_P5和第一电阻R1，得到输入的模拟电流值(V_CC-U_P5)/R1，实现配电模拟量采集。

在配电自检模式的状态下，为实现自检，在配电模拟量采集模式的基础上，通过第二输入接口P2输入第一给定增量电压。第一给定增量电压导致的通过第一信号采样接口P5得到的模拟电流值的增量，需小于限流值(25mA)减去最大输入模拟电流(20mA)的差值。根据第一信号采样接口P5采集的电压采样值U _P5的增量和第二输入接口P2输入的第一给定增量电压进行对比，进行电路自检。例如，若第一给定增量电压值为0.1V，第二电阻R2的阻值为100欧姆，则理论上电压采样值U _P5的增量为(0.1V/100Ω)*R1，若采集实际值与理论值相比的偏差值没有超过预设阈值，则认为电路正常，反之，则认为电路故障。

在非配电模拟量采集模式的状态下，第三输入接口P3和第四输入接口P4均不输入相应的控制信号，通过第一输入接口P1输入的控制信号U_P1的值为电源电压值V_CC，通过第二输入接口P2输入第二给定限流电压U_限2为25mA*R2。第一接线端子LOAD+和第二接线端子LOAD-接配电变送器，通过第二信号采样接口P6进行电压采样，根据电压采样值U_P6和第二电阻R2，得到输入的模拟电流值U_P6/R2，实现非配电模拟量采集。

在非配电自检模式的状态下，为实现自检，在非配电模拟量采集模式的基础上，通过第一输入接口P2输入第二给定增量电压。第二给定增量电压导致的通过第二信号采样接口P6的得到的模拟电流值的增量，需小于限流值减去最大输入模拟电流的差值。根据第二信号采样接口P6输出的电压采样值U _P6的增量和第一输入接口P1输入的第二给定增量电压进行对比，进行电路自检。例如，若第二给定增量电压值为0.1V，第一电阻R1的阻值为100欧姆，则理论上电压采样值U _P6的增量为(0.1V/100Ω)*R2，若采集实际值与理论值相比的偏差值没有超过预设阈值，则认为电路正常，反之，则认为电路故障。

表3所示为IO控制系统进行DI接口类型和SOE接口类型配置的状态表，包括数字量采集、数字量采集自检、时间顺序采集和时间顺序采集自检四个工作状态。

表3 IO控制系统进行DI接口类型和SOE接口类型配置时的状态表

如表3所示，在数字量采集模式的状态下，第二输入接口P2、第三输入接口P3和第四输入接口P4均不输入相应的控制信号，通过第一输入接口P1输入第一给定驱动电压U_驱1，具体的设定为U_驱1＝24V-R1*5mA。第一接线端子LOAD+和第二接线端子LOAD-接负载，通过第一信号采样接口P5进行电压采样，根据电压采样值U_P5和第一给定驱动电压U_驱1，对采集的数字量进行判断，若电压采样值U_P5与第一给定驱动电压U_驱1的偏差值没有超过预设阈值，则确定采集的数字量为ON或“1”；若电压采样值U_P5远小于第一给定驱动电压U_驱1则确定采集的数字量为OFF或“0”。例如，95％*U_驱1<U_P5<105％*U_驱1则确定数字量为ON或“1”，U_P5<20％*U_驱1则确定数字量为OFF或“0”，实现数字量采集。时间顺序采集模式与数字量采集模式一致，因此对于时间顺序采集模式本申请不再赘述。

数字量采集自检模式分为采集到OFF和ON两种情况。当采集到的数字量为OFF时，自检的状态为，步骤(1)通过第二输入接口P2输入第一给定自检电压U_检1，具体的设定为U_检1＝5mA*R2。步骤(2)通过第一信号采样接口P5进行电压采样，若还是判断出数字量为OFF，则判断电路开路，反之则进行下一步判断。步骤(3)关闭第二输入接口P2输入的信号，即设置第二输入接口P2输入的电压信号为“0”。步骤(4)通过第一输入接口P1输入第一给定驱动电压U_驱1，具体的设定为U_驱1＝24V-R1*5mA。步骤(5)通过第一信号采样接口P5进行电压采样，根据电压采样值U_P5计算采集电流I＝(24V-U_P5)/R1，若计算得到的采集电流值为零，则确定负载断路，若采集电流值在预设范围内则确定负载为OFF状态。对于支持数字量采集自检模式的负载，通常内部为干触点开关串联阻值为百欧姆级的电阻，同时并联阻值为万欧姆级的电阻，负载OFF状态时，并联的阻值为万欧姆级别的电阻引起的漏电流一般在1mA左右，因此若采集电流值在1mA左右，则确定负载为OFF状态。

当采集到的数字量为ON时，自检的状态为，步骤(1)关闭第一输入接口P1输入的信号，即设置通过第一输入接口P1输入的电压信号为“0”。步骤(2)通过第一信号采样接口P5进行电压采集，若还是判断出数字量为ON，则确定电路短路，反之，则进行下一步判断。步骤(3)通过第一输入接口P1输入第一给定驱动电压U_驱1，具体的设定为U_驱1＝24V-R1*5mA。(4)通过第三信号采样接口P7进行采样，根据预设阈值判断是否有电流流经负载内部串联的百欧姆级别的电阻，即判断采集到的电压值是否为5mA*R_负左右，R_负为负载内部串联的百欧姆级别的电阻值，若是则确定有电流流经负载内部串联的百欧姆级别的电阻，反之则确定没有电流流经负载内部串联的百欧姆级别的电阻。负载短路的时电流不流过负载内部串联的百欧姆级别的电阻。因此，若判断出负载内部串联的百欧姆级别的电阻存在电流流过，则确认负载为ON状态，反之，则确认负载短路。时间顺序采集自检模式与数字量采集自检模式一致，因此对于时间顺序采集自检模式本申请不再赘述。

表4所示为IO控制系统进行DO接口类型配置的状态表，包括数字量输出和数字量输出自检两个工作状态。

表4 IO控制系统进行DO接口类型配置时的状态表

如表4所示，在数字量输出模式的状态下，第一输入接口P1、第二输入接口P2和第四输入接口P4均不输入相应的控制信号，通过第三输入接口P3输入给定输出信号，控制DO接口电路的数字量输出。第一接线端子LOAD+和第二接线端子LOAD-接负载。

数字量输出自检模式分为给定输出为ON和OFF的两种情况。当给定输出为ON时，自检的工作状态为，通过第三信号采样接口P7采集第一接线端子LOAD+和第二接线端子LOAD-之间的压降。若采集到的压降值接近零，则确定负载断路，若压降值为电源电压即24V，则确定负载短路，若压降值为DO接口电路的压降，则确定负载为ON状态。

当给定输出为OFF时，自检的状态为，步骤(1)通过第三信号采样接口P7采集第一接线端子LOAD+和第二接线端子LOAD-之间的压降，若压降值接近零，则确定负载断路，若压降值为电源电压即24V，则进行下一步判断。(2)通过第三输入接口P3输入高电平信号，即一个短暂的ON信号。(3)通过第三信号采样接口P7采集第一接线端子LOAD+和第二接线端子LOAD-之间的压降，若是采集的压降值为DO接口电路的压降，则确定负载为OFF状态，否则确定负载短路。

表5所示为IO控制系统进行PI接口类型配置的状态表，包括脉冲输入采集和脉冲输入采集自检两个工作状态。

表5 IO控制系统进行PI接口类型配置时的状态表

如表5所示，在脉冲输入采集模式的状态下，第一输入接口P1、第二输入接口P2和第三输入接口P3均不输入相应的控制信号，第四输入接口P4输入控制信号，即高电平信号，通过第三信号采样接口P7进行PI信号采样。需要说明的是，当输入信号幅度大时，设置的阈值也大；当输入信号幅度小时，设置的阈值也小。

当通过第三信号采样接口P7无法采集到脉冲信号时，进入脉冲输入采集自检模式，步骤(1)调整比较器阈值，通过第三信号采样接口P7进行采样，测试PI接口电路的电压状态，若为常态高，则确定负载短路；若为常态低，则进行下一步判断。步骤(2)通过第一输入接口P1输入给定周期性信号，步骤(3)通过第三信号采样接口P7进行采样以确定负载断路或电路故障，若通过第三信号采样接口P7能采集到脉冲信号，则确定负载断路，否则确定电路故障。

比较器的阈值可以随意设定，当采集不到脉冲信号时，自适应调整比较阈值，当阈值调整到超过PI的信号范围外还没采集到脉冲时，根据第三信号采样接口P7采集到的采样值与阈值比较，采样值大于阈值则为常态高，反之则为常态低。常态高指一直输入“1”，即一直输入高电平信号；常态低指一直输入“0”，即一直输入低电平信号。

实施例二

本实施例公开了另一种IO控制系统，参见图3所示，相对于实施例一公开的IO控制系统，本实施例公开的IO控制系统，在第一电流源I1的第二端和第二电流源I2的第一端之间串联了两个二极管D1和D2。第一电流源I1的第二端连接第一二极管D1的正极，第一二极管D1的负极连接第二二极管D2的正极且连接PI接口电路的第一端，第二二极管D2的负极连接第二电源I2的第一端且连接DO接口电路的第一端。

在IO控制系统配置成AI、AO、DI或SOE接口类型时，第一二极管D1和第二二极管D2实现误接防护的目的。例如，接-30V时，第一二极管D1、第二二极管D2反向截止。在IO控制系统配置成DO接口类型时，第二二极管D2和DO接口电路的过流、过压保护功能实现误接防护的目的。在IO控制系统配置成PI接口类型时，通过设置第三电阻R3和第四电阻R4的阻值，实现误接防护的目的。

优选的，第一二极管D1和第二二极管D2为采用一种封装下的双二极管实现。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种IO控制系统，其特征在于，包括：通道控制电路和外部接口，其中，

所述通道控制电路包括第一电流源、第二电流源、第一电阻、第二电阻、DO接口电路和PI接口电路；所述第一电阻的一端与电源相连，所述第一电阻的另一端与所述第一电流源的第一端相连；所述第一电流源的第二端与所述第二电流源的第一端相连，所述第二电流源的第二端与所述第二电阻的一端相连，所述第二电阻的另一端接地；所述DO接口电路的第一端连接于所述第一电流源和所述第二电流源之间，所述DO接口电路的第二端接地；所述PI接口电路的第一端连接于所述第一电流源和所述第二电流源之间，所述PI接口电路的第二端接地；

所述外部接口包括第一输入接口、第二输入接口、第三输入接口和第四输入接口，第一信号采样接口、第二信号采样接口和第三信号采样接口，以及第一接线端子和第二接线端子；所述第一输入接口连接所述第一电流源的控制端，用于输入第一电流源的控制信号；所述第二输入接口连接所述第二电流源的控制端，用于输入第二电流源的控制信号；所述第三输入接口连接所述DO接口电路的控制端，用于输入DO接口电路的控制信号；所述第四输入接口连接所述PI接口电路的控制端，用于输入PI接口电路的控制信号；所述第一信号采样接口连接于所述第一电阻和所述第一电流源之间，用于对AO信号、配电AI信号、DI信号和SOE信号进行采样；所述第二信号采样接口连接于所述第二电阻和所述第二电流源之间，用于对非配电AI信号进行采样；所述第三信号采样接口连接所述PI接口电路的采样端，用于对PI信号进行采样；所述第一接线端子连接于所述PI接口电路的第一端，所述第二接线端子连接于所述PI接口电路的第二端，用于接现场仪表。

2.根据权利要求1所述的系统，其特征在于，所述第一电流源包括：第一运算放大器和PMOS晶体管，其中，

所述第一运算放大器的同相输入端为所述第一电流源的控制端，与所述第一输入接口连接；所述第一运算放大器的反相输入端与PMOS晶体管的源极相连，连接点为所述第一电流源的第一端；所述第一运算放大器的输出端与所述PMOS晶体管的栅极相连；所述PMOS晶体管的漏极为所述第一电流源的第二端。

3.根据权利要求2所述的系统，其特征在于，所述第二电流源包括：第二运算放大器和NMOS晶体管，其中，

所述第二运算放大器的同相输入端为所述第二电流源的控制端，与所述第二输入接口连接；所述第二运算放大器的反相输入端与所述NMOS晶体管的源极相连，连接点为所述第二电流源的第二端；所述第二运算放大器的输出端与所述NMOS晶体管的栅极相连；所述NMOS晶体管的漏极为所述第二电流源的第一端。

4.根据权利要求3所述的系统，其特征在于，所述NMOS晶体管和所述PMOS晶体管共用一个封装。

5.根据权利要求1所述的系统，其特征在于，所述第一电阻和所述第二电阻R2均为精密电阻。

6.根据权利要求1所述的系统，其特征在于，所述DO接口电路包括：NMOS晶体管，所述NMOS晶体管的栅极为所述DO接口电路的控制端，所述NMOS晶体管的漏极为所述DO接口电路的第一端，所述NMOS晶体管的源极为所述DO接口电路的第二端。

7.根据权利要求6所述的系统，其特征在于，所述DO接口电路还包括：过流过压保护模块，用于对所述DO接口电路实现过流和过压的保护功能。

8.根据权利要求1所述的系统，其特征在于，所述PI接口电路包括：第三电阻、第四电阻和NMOS晶体管，其中，

所述第三电阻的一端为所述PI接口电路的第一端，所述第三电阻的另一端与所述第四电阻的一端连接，连接点为所述PI接口电路的采样端，与所述第三信号采样接口连接；所述第四电阻的另一端与所述NMOS晶体管的漏极相连；所述NMOS晶体管的源极为所述PI接口电路的第二端；所述NMOS晶体管的栅极为所述PI接口电路的控制端。

9.根据权利要求1所述的系统，其特征在于，所述系统还包括：串联在所述第一电流源的第二端和所述第二电流源的第一端之间的第一二极管和第二二极管，所述第一电流源的第二端连接所述第一二极管的正极，所述第一二极管的负极连接所述第二二极管的正极且连接所述PI接口电路的第一端，所述第二二极管的负极连接所述第二电源的第一端且连接所述DO接口电路的第一端。