CN106200737A - 具有与绝对温度成比例的电流和零温度系数电流生成的电流模式带隙基准 - Google Patents

Abstract

在电流模式带隙基准集成电路中：带隙电压生成器被配置成生成带隙电压，零温度系数电流生成器被配置成生成零温度系数电流，以及与绝对温度成比例电流生成器被配置成生成与绝对温度成比例的电流。所述集成电路包括第一对双极结型晶体管(BJT)，其包括第一BJT和第二BJT。所述集成电路也包括第二对双极结型晶体管，其包括第三BJT和第四BJT。所述第一对BJT与所述第二对BJT匹配。

Description

具有与绝对温度成比例的电流和零温度系数电流生成 的电流模式带隙基准

对相关申请的交叉引用

本申请要求由Kevin Fronczak和Eric Bohannon于2015年5月29日提交的并且转让给此非临时申请的受让人的题为“CURRENT－MODE BANDGAP REFERENCE WITH PTAT AND ZTC CURRENTGENERATION(具有PTAT和ZTC电流生成的电流模式带隙基准)”的共同待决的美国临时专利申请62/168,587的优先权和权益，其通过引用的方式被整体并入此处。

背景技术

包括接近传感器设备(通常也被称为触摸板或触摸传感器设备)的输入设备被广泛地使用在各种各样的电子系统中。接近传感器设备典型地包括常常由表面来区分的感测区域，在其中所述接近传感器设备确定一个或多个输入对象的存在、位置和/或运动。接近传感器设备可以被用于提供用于所述电子系统的接口。例如，接近传感器设备常常被用作用于较大计算系统的输入设备(诸如被集成在笔记本或台式计算机中或者在其外围的不透明的触摸板)。接近传感器设备也常常被使用在较小的计算系统中(诸如被集成在蜂窝式电话和平板计算机中的触摸屏)。这样的触摸屏输入设备典型地被叠加在所述电子系统的显示器上或者否则与所述电子系统的显示器并置。基准电压和/或电流被使用在这样的输入设备和/或其处理系统中。

发明内容

在电流模式带隙基准集成电路的一些实施例中：带隙电压生成器被配置成生成带隙电压，零温度系数电流生成器被配置成生成零温度系数电流，并且与绝对温度成比例的电流生成器被配置成生成与绝对温度成比例的电流。所述集成电路包括第一对双极结型晶体管(BJT)，其包括第一BJT和第二BJT。所述集成电路也包括第二对双极结型晶体管，包括第三BJT和第四BJT。所述第一对BJT与所述第二对BJT匹配。所述集成电路可以被包括作为输入设备的一部分。所述集成电路可以被耦合至用于输入设备的处理系统上或者被包括在用于输入设备的处理系统内。

附图说明

在本附图说明中所提到的附图不应被理解为是按比例绘制的，除非被特别地注记。被结合在具体实施方式中并且形成具体实施方式的一部分的附图示出了各种实施例，并且连同具体实施方式一起，用来解释下面所讨论的原理，在其中同样的标记指示同样的元件，并且：

图1是根据实施例的实例输入设备的框图。

图2显示了根据一些实施例的可以被使用在传感器中以生成诸如触摸屏的输入设备的感测区域的全部或部分的实例传感器电极图案的一部分。

图3A示出了根据各种实施例的可以与输入设备一起使用的实例处理系统的一些部件的框图。

图3B示出了根据各种实施例的可以与输入设备一起使用的实例处理系统的一些部件的框图，在其中所述处理系统与电流模式带隙基准集成电路电气耦合。

图4示出了根据一些实施例的电流模式带隙基准集成电路的图。

图5示出了根据一些实施例的电流模式带隙基准集成电路的图。

图6示出了根据一些实施例的电流模式带隙基准集成电路的图。

具体实施方式

下面的具体实施方式仅仅作为实例并且不是作为限制而被提供。此外，不存在由在前述的背景技术、发明内容或附图说明或者下面的具体实施方式中呈现的任何明示或暗示的理论约束的意图。

讨论的概述

在此处，描述了各种实施例，其提供了有助于改善的可用性的输入设备、处理系统和电路。在此处所描述的各种实施例中，所述输入设备可以是电容性感测输入设备或另一类型的输入感测设备。利用此处所描述的技术和电路，可以通过产生PTAT(与绝对温度成比例的)电流和ZTC(零温度系数)电流的紧密带隙电压基准电路来实现效率。常规地，带隙电压基准电路提供PTAT电流或ZTC电流(但不是两者)。不由所述常规的带隙电压基准电路提供的电流(所述ZTC电流或所述PTAT电流)常常使用许多附加的部件而被生成至以下点：所述电路的显著部分实质上被复制以提供附加的电流。这导致由集成电路中的所述部件消耗的增加的功耗和区域，并且因此导致增加的成本。在此处，描述了带隙电压基准电路，其可以在最少附加部件(并且因此在功率、区域和成本方面的最小增加)的情况下产生PTAT电流和ZTC电流两者。如将被描述的，在一些实施例中，所述架构也可以被稍微修改以利用≤1V(即，＞0V并且≤1V)的供给电压来操作，不像典型地需要至少1.5V－1.8V的供给电压来运转的传统带隙电压基准电路。

讨论开始于利用其或在其上可以实现此处所描述的各种实施例的实例输入设备的描述。实例传感器电极图案随后被描述。这之后是实例处理系统及其一些部件的描述。所述处理系统可以与输入设备(诸如电容性感测输入设备)一起使用或者被用作输入设备(诸如电容性感测输入设备)的一部分。若干实例输入设备被描述。描述了各种实施例，在其中电流模式带隙基准集成电路被包括在所述处理系统内，或者与所述处理系统电耦合。所述输入设备、处理系统、电流模式带隙基准集成电路、及其部件的操作随后被进一步描述。所述电流模式带隙基准集成电路的描述包括各种实施例及其部件的描述。

实例输入设备

现在转向所述附图，图1是根据各种实施例的实例输入设备100的框图。输入设备100可以被配置成向电子系统/设备150提供输入。如在此文件中所使用的，术语“电子系统”(或“电子设备”)广泛地指能够电子地处理信息的任何系统。电子系统的一些非限制性实例包括所有大小和形状的个人计算机，诸如台式计算机、膝上型计算机、上网本计算机、平板电脑、web浏览器、电子书阅读器、和个人数字助理(PDAs)。附加的实例电子系统包括复合输入设备，诸如包括输入设备100和分离的操纵杆或按键开关的物理键盘。另外的实例电子系统包括外围设备，诸如数据输入设备(包括远程控制器和鼠标)以及数据输出设备(包括显示屏和打印机)。其它实例包括远程终端、信息站和视频游戏机(例如，视频游戏控制台、便携式赌博设备、等等)。其它实例包括通信设备(包括蜂窝式电话，诸如智能电话)和媒体设备(包括记录器、编辑器、和播放器，诸如电视、机顶盒、音乐播放器、数字相框和数字照相机)。此外，所述电子系统可以是对所述输入设备而言的主机或从属设备。

输入设备100可以被实现为电子系统150的物理部分，或者可以与电子系统150在物理上分离。视情况而定，输入设备100可以使用下列中的任何一个或多个而与所述电子系统的多个部分通信：总线、网络、以及其它有线或无线互连。实例包括但不限于：集成电路间(I2C)、串行外围接口(SPI)、个人系统2(PS/2)、通用串行总线(USB)、射频(RF)、以及红外数据协会(IrDA)。

在图1中，输入设备100被显示为接近传感器设备(常常也被称为“触摸板”或“触摸传感器设备”)，所述接近传感器设备被配置成感测由一个或多个输入对象140在感测区域120中提供的输入。实例输入对象包括手指和触笔，如在图1中所显示的。

感测区域120包含在输入设备100上方、周围、之内和/或附近的任何空间，在其中输入设备100能够检测用户输入(例如，由一个或多个输入对象140提供的用户输入)。特定的感测区域的大小、形状和位置可以随实施例的不同而显著地变化。在一些实施例中，感测区域120从输入设备100的表面在一个或多个方向上延伸到空间中，直至信噪比妨碍足够精确的对象检测。在各种实施例中，此感测区域120在特定方向上延伸至其的距离可以是大约小于一毫米、数毫米、数厘米或更多，并且可以随着所使用的感测技术的类型和所期望的精确性而显著地变化。因此，一些实施例感测输入，其包括：没有与输入设备100的任何表面接触、与输入设备100的输入表面(例如，触摸表面)接触、与和一些量的作用力或压力耦合的输入设备100的输入表面相接触、和/或其组合。在各种实施例中，输入表面可以由传感器电极驻留在其内的外壳的表面、由被施加在所述传感器电极或任何外壳之上的面板等等提供。在一些实施例中，当被投影到输入设备100的输入表面上时，感测区域120具有矩形形状。

输入设备100可以利用传感器部件和感测技术的任何组合来检测所述感测区域120中的用户输入。输入设备100包括用于检测用户输入的一个或多个感测元件。作为若干非限制性实例，输入设备100可以使用声学、超声、电容性、倒电容(elastive)、电阻性、电感性、和/或光学技术。

一些实现被配置成提供跨越一维、两维、三维或更高维空间的图像。一些实现被配置成提供沿着特定轴或平面的输入的投影。

在所述输入设备100的一些电阻性实现中，柔性的和导电的第一层通过一个或多个间隔元件而与导电的第二层分离。在操作期间，跨越所述层产生一个或多个电压梯度。按压所述柔性的第一层可以使其充分偏转以产生所述层之间的电接触，导致反映所述层之间的(一个或多个)接触点的电压输出。这些电压输出可以被用于确定位置信息。

在所述输入设备100的一些电感性实现中，一个或多个感测元件拾取由谐振线圈或线圈对感应的回路电流。所述电流的幅度、相位和频率的一些组合随后可以被用于确定位置信息。

在输入设备100的一些电容性实现中，电压或电流被施加以产生电场。附近的输入对象引起所述电场的改变，并且产生电容性耦合的可检测的改变，其可以被检测为电压、电流等等的改变。

一些电容性实现利用电容性感测元件的阵列或其它规则或不规则的图案来产生电场。在一些电容性实现中，分离的感测元件可以被欧姆地短接在一起以形成更大的传感器电极。一些电容性实现利用电阻片，其可以是均匀电阻性的。

一些电容性实现利用“自电容”(或“绝对电容”)感测方法，其基于传感器电极和输入对象之间的电容性耦合的改变。在各种实施例中，所述传感器电极附近的输入对象改变所述传感器电极附近的电场，因此改变所测量的电容性耦合。在一个实现中，绝对电容感测方法通过相对于基准电压(例如，系统接地)调制传感器电极以及通过检测所述传感器电极和输入对象之间的电容性耦合而操作。

一些电容性实现利用“互电容”(或“反式电容(transcapacitance)”)感测方法，其基于传感器电极之间的电容性耦合的改变。在各种实施例中，所述传感器电极附近的输入对象改变所述传感器电极之间的电场，因此改变所测量的电容性耦合。在一个实现中，反式电容感测方法通过检测一个或多个发射器传感器电极(也被称为“发射器电极”或“发射器”)以及一个或多个接收器传感器电极(也被称为“接收器电极”或“接收器”)之间的电容性耦合而操作。发射器和接收器可以被统称为传感器电极或传感器元件。发射器传感器电极可以相对于基准电压(例如，系统接地)而被调制以发送发射器信号。接收器传感器电极可以相对于所述基准电压而被实质上保持恒定以有助于结果信号的接收。结果信号可以包括对应于一个或多个发射器信号和/或对应于一个或多个环境干扰源(例如，其它电磁信号)的(一个或多个)影响。传感器电极可以是专用的发射器或接收器，或者可以被配置成发射和接收两者。

在一些实施例中，一个或多个接收器电极可以被操作为当没有发射器电极正在发送(例如，所述发射器被禁用)时接收结果信号。以此方式，所述结果信号表示在感测区域120的操作环境中检测到的噪声。以此方式，在一些实施例中，所述结果信号表示在感测区域120的操作环境中检测到的噪声。例如，附近或共处一地(例如，重叠)的显示器的显示噪声可以被表示在反式电容感测期间被接收的结果信号中。

在图1中，处理系统110被显示为输入设备100的一部分。处理系统110被配置成操作输入设备100的硬件以检测感测区域120中的输入。处理系统110包括一个或多个集成电路(IC)和/或其它电路部件的部分或全部。(例如，用于互电容(即反式电容)传感器设备的处理系统可以包括被配置成用发射器传感器电极发送信号的发射器电路，和/或被配置成用接收器传感器电极接收信号的接收器电路)。在一些实施例中，处理系统110也包括电子可读的指令，诸如固件代码、软件代码、和/或类似物。在一些实施例中，组成处理系统110的部件被定位在一起，诸如输入设备100的(一个或多个)感测元件附近。在其它实施例中，处理系统110的部件与靠近输入设备100的(一个或多个)感测元件的一个或多个部件以及在别处的一个或多个部件在物理上分离。例如，输入设备100可以是被耦接至台式计算机的外围设备，并且处理系统100可以包括被配置成在所述台式计算机的中央处理单元以及与所述中央处理单元分离的一个或多个IC(可能具有相关联的固件)上运行的软件。作为另一实例，输入设备100可以被物理地集成在电话中，并且处理系统110可以包括是所述电话的主处理器的一部分的电路和固件。在一些实施例中，处理系统110专用于实现输入设备100。在其它实施例中，处理系统110也执行其它功能，诸如操作显示屏、驱动触觉致动器等等。

处理系统110可以被实现为处理处理系统110的不同的功能的模块的集合。每个模块可以包括是处理系统110的一部分的电路、固件、软件、或其组合。在各种实施例中，可以使用模块的不同组合。实例模块包括：用于操作硬件(诸如传感器电极和显示屏)的硬件操作模块，用于处理数据(诸如传感器信号和位置信息)的数据处理模块，以及用于报告信息的报告模块。另外的实例模块包括：被配置成操作(一个或多个)感测元件或其它结构以检测输入的传感器模块，以及被配置成确定所检测到的任何输入对象的位置的确定模块。例如，传感器模块可以执行绝对电容感测和反式电容感测中的一个或多个以检测输入，并且确定模块可以基于所检测到的电容或对其的改变来确定输入的位置。在一些实施例中，其它模块或功能性可以被包括在处理系统110中；例如，识别模块可以被包括并且被配置成根据所检测到的输入来识别手势。

在一些实施例中，处理系统110通过引起一个或多个动作而直接地响应于感测区域120中的用户输入(或用户输入的缺乏)。实例动作包括改变操作模式，以及图形用户接口(GUI)动作，诸如光标移动、选择、菜单导航以及其它功能。在一些实施例中，处理系统110将关于所述输入(或输入的缺乏)的信息提供给所述电子系统的某个部分(例如，提供给与处理系统110分离的所述电子系统的中央处理系统，如果这样的分离的中央处理系统存在)。在一些实施例中，所述电子系统的某个部分处理从处理系统110接收的信息以对用户输入起作用，诸如促进全范围的动作，包括模式改变动作和GUI动作。

例如，在一些实施例中，处理系统110操作输入设备100的(一个或多个)感测元件以产生指示感测区域120中的输入(或输入的缺乏)的电信号。处理系统110可以在产生被提供给所述电子系统的信息时对所述电信号执行任何适当量的处理。例如，处理系统110可以数字化从所述传感器电极获得的模拟电信号。作为另一实例，处理系统110可以执行滤波或其它信号调节。作为又另一实例，处理系统110可以减去或者否则虑及基线，以致所述信息反映所述电信号和所述基线之间的差异。作为又另外的实例，处理系统110可以确定位置信息、将输入识别为命令、识别笔迹、等等。

如此处所使用的“位置信息”广义地包括绝对位置、相对位置、速度、加速度和其它类型的空间信息。作为一个实例，“零－维”位置信息包括近/远或者接触/非接触信息。作为另一实例，“一－维”位置信息包括沿着轴的位置。作为又另一实例，“二－维”位置信息包括平面中的运动。作为又另一实例，“三－维”位置信息包括空间中的瞬时或平均速度。另外的实例包括空间信息的其它表示。关于一个或多个类型的位置信息的历史数据也可以被确定和/或被存储，包括例如，跟踪随时间的位置、运动或瞬时速度的历史数据。

在一些实施例中，用由处理系统110或由某个其它处理系统操作的附加的输入部件来实现输入设备100。这些附加的输入部件可以提供用于感测区域120中的输入的冗余功能性，或一些其它功能性。图1显示了感测区域120附近的按钮130，其可以被用于促进使用输入设备100选择项目。其它类型的附加的输入部件包括滑块、球、轮、开关、等等。相反地，在一些实施例中，可以在没有其它输入部件的情况下实现输入设备100。

在一些实施例中，输入设备100可以是触摸屏，并且感测区域120与显示屏的有效区域的至少一部分重叠。例如，输入设备100可以包括叠盖在所述显示屏上的实质上透明的传感器电极，并且提供用于相关联的电子系统150的触摸屏接口。所述显示屏可以是能够向用户显示可视接口的任何类型的动态显示器，并且可以包括任何类型的发光二极管(LED)、有机LED(OLED)、阴极射线管(CRT)、液晶显示器(LCD)、等离子体、电致发光(EL)、或其它显示技术。输入设备100和所述显示屏可以共享物理元件。例如，一些实施例可以利用相同的电部件中的一些用于显示和感测。作为另一实例，所述显示屏可以部分地或全部地由处理系统110操作。

应被理解的是：尽管在全功能装置的上下文中描述了许多实施例，所述机制能够以各种形式作为程序产品(例如，软件)而被分发。例如，被描述的所述机制可以被实现和分发为可由电子处理器读取的信息承载介质(例如，可由处理系统110读取的非瞬时性计算机可读和/或可记录/可写的信息承载介质)上的软件程序。此外，无论被用于实施所述分发的介质的特定类型如何，所述实施例同等适用。非瞬时性的电子可读的介质的实例包括各种盘、记忆棒、存储卡、存储模块、等等。电子可读的介质可以基于闪存、光学、磁性、全息或任何其它非瞬时性存储技术。

实例传感器电极图案

图2显示了根据各种实施例的可以被使用在传感器中以生成输入设备100的感测区域的全部或部分的实例传感器电极图案200的一部分。当与电容性传感器电极图案一起使用时，输入设备100被配置为电容性感测输入设备。为了例示和描述的清楚的目的，非限制性的简单矩形传感器电极图案200被示出。被理解的是：用此处所描述的技术，许多其它传感器电极图案可以被采用，包括但不限于：具有单个传感器电极的图案；具有单个传感器电极组的图案；具有被布置在单层中(没有重叠)的两组传感器电极的图案；具有被布置在单层中、在传感器电极之间的交叉区域处采用跳线的两组传感器电极的图案；利用显示设备的一个或多个显示电极(诸如公共电压(V_COM)电极的一个或多个分段)的图案；具有源电极、栅极电极、阳极电极和阴极电极中的一个或多个的图案；以及提供各个按钮电极的图案。

在此实例中，所示出的传感器电极图案由彼此叠盖的第一多个传感器电极270(270－0、270－1、270－2……270－n)和第二多个传感器电极260(260－0、260－1、260－2……260－n)构成。在许多实施例中，处理系统110被配置成通过用发射器信号驱动所述第二多个传感器电极260而将它们操作为发射器电极，并且通过用所述第一多个传感器电极270接收结果信号而将它们操作为接收器电极。其它实施例，可以倒转传感器电极260和270的角色。在所示出的实例中，感测像素以在其处发射器和接收器电极交叉的位置为中心。电容性像素290示出了由传感器电极图案200在反式电容感测期间生成的电容性像素中的一个。被理解的是：在交叉传感器电极图案中，诸如所示出的实例，某种形式的绝缘材料或衬底典型地被布置在发射器电极260和接收器电极270之间。然而，在一些实施例中，发射器电极260和接收器电极270可以通过使用布线技术和/或跳线而被布置在与彼此相同的层上。在各种实施例中，触摸感测包括感测在感测区域120中任何地方的输入对象并且可以包括：没有与所述输入设备100的任何表面接触、与所述输入设备100的输入表面(例如，触摸表面)接触、与和一些量的作用力或压力耦合的所述输入设备100的输入表面接触、和/或其组合。

当实现反式电容测量时，电容性像素(诸如电容性像素290)是发射器电极260和接收器电极270之间的局部化的电容性耦合的区域。发射器电极260和接收器电极270之间的所述电容性耦合随着与发射器电极260和接收器电极270相关联的感测区域中的输入对象的接近和运动而改变。

在一些实施例中，传感器电极图案200被“扫描”以确定这些电容性耦合。也就是说，所述发射器电极260被驱动以发送发射器信号。发射器可以被操作以致在一个时间一个发射器电极发送，或者在同一时间多个发射器电极发送。在多个发射器电极同时发送之处，这些多个发射器电极可以发送相同的发射器信号并且产生实际上更大的发射器电极，或者这些多个发射器电极可以发送不同的发射器信号。例如，多个发射器电极可以发送根据一个或多个编码方案的不同的发射器信号，所述一个或多个编码方案使得它们对接收器电极270的结果信号的组合影响能够被独立地确定。

所述接收器电极270可以被单个地或多个地操作以获取结果信号。所述结果信号可以被用于确定在其处发射器电极260和接收器电极270交叉或相互作用的电容性像素处的电容性耦合的测量值，以测量反式电容。

来自所述电容性像素的一组测量值形成表示所述像素处的电容性耦合的“电容性图像”(也被称为“电容性帧”)。在多个时间段之上可以获取多个电容性图像，并且它们之间的差异被用于导出关于所述感测区域中的输入的信息。例如，在连续的时间段之上获取的连续的电容性图像可以被用于跟踪进入、离开、和在所述感测区域内的一个或多个输入对象的(一个或多个)运动。

在一些实施例中，一个或多个传感器电极260或270可以被操作成在特定的时间实例处执行绝对电容感测。例如，传感器电极270－0可以被充电，并且随后传感器电极270－0的电容可以被测量。在这样的实施例中，与传感器电极270－0交互的输入对象140改变传感器电极270－0附近的电场，因此改变所测量的电容性耦合。以此相同的方式，多个传感器电极270可以被用于测量绝对电容和/或多个传感器电极260可以被用于测量绝对电容。应被理解的是：当执行绝对电容测量时，“接收器电极”和“发射器电极”的标签失去它们在反式电容测量技术中具有的意义，并且代替地，传感器电极260或270可以简单地被称为“传感器电极”或可以继续使用其名称作为发射器电极或接收器电极，尽管它们在绝对电容感测期间以相同的方式被使用。

背景电容C_B是在传感器电极图案的感测区域中没有输入对象的情况下传感器图案的电容性图像或在传感器电极上测量的绝对电容。所述背景电容随环境和操作条件而改变。

可以针对所述传感器设备的背景电容来调整电容性图像和绝对电容测量，用于更高效的处理。例如，在ASIC/处理系统内部和/或外部可以采用各种技术来减去/偏移已知存在于绝对电容测量中的一些量的基线电容。在绝对电容感测中，这样的电荷偏移改善了被用于放大信号(其在所述基线绝对电容信号测量的顶部上包括输入对象相关的分量)的所述ASIC/处理系统的放大器的动态范围。这是因为：如果所述基线部分中的一些通过内部偏移而被移除，归因于输入对象的存在的信号的分量可以被更大程度地放大(而没有放大器饱和)。

用于基线电荷的内部偏移(在所述ASIC/处理系统内部)的许多技术在本领域中是已知的并且包括利用与所述放大器的反馈电容器平行的偏移电容和/或将电荷注入到也与从其中正测量绝对电容的传感器耦合的所述放大器的输入端。

在一些实施例中，使用此处的技术，包括被用于向和/或自感测设备的感测区域中的传感器耦合感测信号的路线迹线的印刷电路(例如柔性印刷电路、印刷电路板、平版印刷电路、或其它类型的印刷电路)的一个或多个部分可以被用于偏移在绝对电容感测期间测量的一些量的基线电容。此类型的电荷偏移在所述ASIC/处理系统的外部被实现。应被理解的是：此处所描述的任何的外部电荷偏移技术可以被单独地使用或者可以与一个或多个内部电荷偏移技术相结合地被使用。

实例处理系统

图3A示出了根据各种实施例的可以与输入设备一起使用的(例如，代替作为输入设备100的一部分的处理系统110)实例处理系统110A的一些部件的框图。如此处所描述的，输入设备110是电容性感测输入设备。处理系统110A可以用一个或多个专用集成电路(ASICSs)、一个或多个集成电路(ICs)、一个或多个控制器、或其一些组合而被实现。在一个实施例中，处理系统110A与实现输入设备100的感测区域120的一个或多个发射器电极和接收器电极通信地耦合。在一些实施例中，处理系统110A以及它是其一部分的输入设备100可以被布置在电子系统150(诸如显示设备、计算机或其它电子系统)中或者与电子系统150(诸如显示设备、计算机或其它电子系统)通信地耦合。

如在图3A中所描绘的，在一个实施例中，处理系统110A除了其它部件之外包括：传感器模块310、确定模块320、以及电流模式带隙基准集成电路330。

处理系统110A和/或其部件可以与传感器电极图案(除了别的之外诸如传感器电极图案200)的传感器电极相耦合。例如，传感器模块310与输入设备100的传感器电极图案(例如，传感器电极图案200)的一个或多个传感器电极(260、270)相耦合。

在各种实施例中，传感器模块310包括传感器电路并且操作成与传感器电极图案的被用于生成感测区域120的传感器电极交互。这包括操作第一多个传感器电极(例如，传感器电极260)以使其是静默的、以用发射器信号而被驱动、以被用于反式电容感测、和/或被用于绝对电容感测。这也包括操作第二多个传感器电极(例如，传感器电极270)以使其是静默的、以用发射器信号而被驱动、以被用于反式电容感测、和/或被用于绝对电容感测。

传感器模块310被配置成通过用所述输入设备的多个传感器电极中的第一一个发送并且用所述多个传感器电极中的第二一个接收而获取反式电容结果信号。在反式电容感测期间，传感器模块310操作为在第一多个传感器电极中的一个或多个传感器电极(例如，发射器电极260中的一个或多个)上驱动(即发送)发射器信号。发射器信号可以是方波、梯形波、或一些其它波形。在给定的时间间隔中，传感器模块310可以在所述多个传感器电极中的一个或多个上驱动或不驱动发射器信号(波形)。传感器模块310也可以被用于当不在这样的传感器电极上驱动发射器信号时将所述第一多个传感器电极中的一个或多个耦合到高阻抗、接地、或耦合到恒定电压。在一些实施例中，当执行反式电容感测时，传感器模块310在一个时间驱动传感器电极图案中的两个或更多发射器电极。当一次驱动传感器电极图案中的两个或更多传感器电极时，所述发射器信号可以根据代码而被编码。所述代码可以被改变，诸如加长或缩短所述代码。传感器模块310也操作为在反式电容感测期间、经由第二多个传感器电极(例如，接收器电极270中一个或多个)接收结果信号。在反式电容感测期间，所接收的结果信号对应于并且包括对应于经由所述第一多个传感器电极发送的(一个或多个)发射器信号的影响。这些发送的发射器信号可能除了其它因素之外由于输入对象、杂散电容、噪声、干扰、和/或电路非理想性的存在而在所述结果信号中被变更或改变，并且因此可能轻微或很大地不同于它们的发送的版本。被理解的是：传感器模块310可以以相似的方式在传感器电极270的一个或多个上发送发射器信号，并且在传感器电极260的一个或多个上接收对应的结果信号。

在绝对电容感测中，传感器电极既被驱动又被用于接收从被驱动到所述传感器电极上的信号导致的结果信号。以此方式，在绝对电容感测期间，传感器模块310操作为将信号驱动(即发送)到传感器电极260或270中的一个或多个上并且从传感器电极260或270中的一个或多个接收信号。在绝对电容感测期间，所驱动的信号可以被称为绝对电容感测信号、发射器信号、或调制的信号，并且其通过路线迹线而被驱动，所述路线迹线提供处理系统110A和所述(一个或多个)传感器电极(正用所述传感器电极进行绝对电容感测)之间的通信耦合。

在各种实施例中，传感器模块310包括一个或多个放大器。这样的放大器可以可互换地被称为“放大器”、“前端放大器”、“接收器”、“积分放大器”、“差分放大器”、等等，并且操作为在输入处接收结果信号并且提供积分的电压作为输出。所述结果信号来自传感器电极图案(诸如传感器电极图案200)的一个或多个传感器电极。单个放大器可以与单个传感器电极耦合并且被用于从单个传感器电极排他地接收结果信号，可以从同时与所述放大器耦合的多个传感器电极接收信号，或者可以从在一个时间将一个传感器电极耦合到所述放大器的多个传感器电极接收信号。传感器模块310可以包括以这些方式中的任何一个而被使用的多个放大器。例如，在一些实施例中，第一放大器可以与第一传感器电极耦合，而第二放大器与第二传感器电极耦合。

确定模块320可以被实现为硬件(例如，硬件逻辑和/或其它电路)和/或被实现为硬件和以非瞬时性的方式被存储在计算机可读存储介质中的指令的组合。

确定模块320操作为在反式电容感测期间计算/确定第一和第二传感器电极之间的反式电容耦合方面的改变的测量值。确定模块320随后使用这样的测量值来确定所述位置信息，所述位置信息包括输入对象(若有的话)相对于感测区域120的位置。可以根据反式电容图像来确定所述位置信息。所述反式电容图像由确定模块320基于由传感器模块310获取的结果信号来确定。所述结果信号被用作或形成表示相对于感测区域120的(一个或多个)输入的电容性像素。被理解的是：确定模块320操作为解码和再汇编编码的结果信号，以根据多个传感器电极的反式电容扫描来构造反式电容图像。

在在其中用传感器电极260和/或270来执行绝对电容感测的实施例中，确定模块320也操作为计算/确定与传感器电极的绝对电容耦合的测量值。例如，确定模块320操作为在所述传感器电极上已经驱动了感测信号之后，确定所述传感器电极(例如，传感器电极270－0)的绝对电容。应被注意的是：在一些实施例中，处理系统110A可以通过组合沿着感测区域的至少两个不同的轴测量的绝对电容分布图(例如，通过乘法、加法、或其它手段)来计算绝对电容图像。参考图2作为实例，在一些实施例中，确定模块320通过组合用传感器电极260获取的第一绝对电容分布图与用传感器电极270获取的第二绝对电容分布图来创建绝对电容图像。确定模块320随后使用这样的测量值来确定所述位置信息，所述位置信息包括输入对象(若有的话)相对于感测区域120的位置。所述位置信息可以根据例如绝对电容图像或根据绝对电容分布图而被确定。

在一些实施例中，确定模块320可以在确定输入对象相对于感测区域120的位置时使用从绝对电容感测和反式电容感测两者获得的测量值(即，结果信号)(而不是使用来自这些类型的电容感测中的仅仅一个类型的测量值)。这有时被称为混合电容感测。确定模块320随后使用这样的测量值来确定所述位置信息，所述位置信息包括输入对象(若有的话)相对于感测区域120的位置。所述位置信息可以根据混合电容图像而被确定。

在一些实施例中，处理系统110A包括决策制定逻辑，所述决策制定逻辑指引处理系统110A的一个或多个部分(诸如传感器模块310和/或确定模块320)来基于各种输入以多个不同的操作模式中所选择的一个操作。

在图3A中，电流模式带隙基准集成电路330操作为提供带隙电压、零温度电流以及与绝对温度成比例的电流中的一个或多个以供处理系统100A和或输入设备100的一个或多个其它部分使用。所供给的带隙电压关于温度是平坦的。

图3B示出了根据各种实施例的可以与输入设备一起使用的(例如，代替作为输入设备100的一部分的处理系统110)实例处理系统100B的一些部件的框图，在其中所述处理系统与电流模式带隙基准集成电路电气耦合。如在图3B中所描绘的，在一个实施例中，处理系统110B除了其它部件之外包括：传感器模块310和确定模块320。处理系统100B被电耦合至外部电流模式带隙基准集成电路330。经由所述电耦合，电流模式带隙基准集成电路330操作为提供带隙电压、零温度电流和与绝对温度成比例的电流中的一个或多个以供处理系统100B和或输入设备100的一个或多个其它部分使用。应被理解的是：所供给的带隙电压关于温度是平坦的。

实例电流模式带隙基准集成电路

图4、5和6示出了根据各种实施例的电流模式带隙基准集成电路(330A、330B、330C)的三个图。此处所描述的带隙基准集成电路(330A、330B、330C)以及通过所述电路描述的原理可以被使用在多种多样的电子设备的应用中，包括被使用在处理系统110中、被电耦合至处理系统110、以及被使用在输入设备100内。此外，利用图4、5和6的原理的带隙基准集成电路可以被使用在与接近传感器设备有很少关系或没有关系的情况中。典型地，带隙基准电路产生固定的电压，不管功率供给变化、温度改变和设备上的负载。图4、5和6示出了除了所述带隙电压之外产生PTAT(与绝对温度成比例的)电流和ZTC(零温度系数)的低电压、电流模式带隙基准架构。尽管图4、5和6示出了电流模式带隙基准集成电路的特定电路实现，通过所述图中的一个或多个描述的原理可以被应用于多种多样的带隙基准集成电路。

应被注意的是：对于所述电路的部件、设计和架构、尤其是双极结型晶体管(BJTs)、Q1、Q2、Q3和Q4的使用和选择以及误差放大器OA1的存在而言存在许多共同性。对于电路4、5和6的全部而言，这些BJT的选择、定大小和比率是共同的。图4提供了基础电路330A的实例。图5显示了在此基础电路上的变型，在其中若干部件被添加以通过Q1、Q2、Q3和Q4的Beta限制的效应的消除而提供更大的精确性，连同若干部件(M10、M11、M12和M13)被添加以通过确保所添加的误差放大器OA2的稳定性而减轻设计约束。图6显示了图5的电路，在其中这些稳定化部件(M10、M11、M12和M13)已经被消除；导致可以以1V或更小的范围(即，＞0V并且≤1V)而操作的电路。应被理解的是：图4、图5和图6的电路中的任何一个可以以任何CMOS工艺而被实现。图4的电路一般需要具有20以上的Betas的BJT，但是图5和6的电路关于Beta不具有这样的限制。

现在参考图4，电流模式带隙基准集成电路330A包括：四个BJT晶体管(Q1、Q2、Q3和Q4)；六个p－通道金属氧化物半导体(PMOS)场效应晶体管器件(M1、M2、M3、M4、M5和M6)；一个运算放大器、误差放大器OA1；以及五个电阻器(Rc、R1、R2a、R2b和R3)。器件M1、M2、M3、M4、M5和M6在此处被称为“PMOS器件”。

如所描绘的，M1、M2、M3、M4中的每一个的主体和源极与VDD耦合，所述VDD在一些实施例中可以是1.8V。在其它实施例中，VDD可以是1V。M1的栅极与OA1的输出、M2的栅极、M3的栅极和M4的栅极耦合。M1的漏极与误差放大器OA1的反相输入、Q1的集电极、Q1的基极、Q3的基极和电阻器R2a的第一侧耦合。M2的漏极与误差放大器OA1的非反相输入耦合，耦合至电阻器R1的第一侧，以及耦合至电阻器R2b的第一侧。M3的漏极与电阻器R3的第一侧耦合，并且也提供基准带隙电压vbg的输出。M4的漏极提供ZTC电流iflat作为输出。电阻器R2a、R2b和R3中的每一个的第二侧被耦合至接地。所述主体和源极在M5上以及M6上被接合，并且每个接合的主体和源极与VDD耦合。M5的栅极和漏极与电阻器Rc的第一侧以及与M6的栅极耦合。M6的漏极提供与绝对温度成比例的电流iptat作为输出。电阻器R1的第二侧与Q2的集电极以及Q2和Q4的基极耦合，而电阻器Rc的第二侧与Q3和Q4的集电极耦合。Q1的基极与Q3的基极耦合；并且Q1和Q3构成第一对BJT晶体管。Q2的基极与Q4的基极耦合；并且Q2和Q4构成第二对BJT晶体管。Q3和Q4的集电极与彼此接合并且被接合至电阻器Rc的第二侧。Q1、Q2、Q3和Q4的发射极被耦合至接地。与绝对温度成比例的电压vptat从所接合的Q3和Q4的集电极被输出。这也固有地通过电阻器Rc提供PTAT电流。

Q1和Q2提供产生所述ZTC电流和所述带隙电压所需要的VBE电压。Q1跨越其端子具有被误差放大器OA1设置在Vx和Vy处的VBE电压。Q2有意地大于Q1以减小其VBE电压，由此Vy和Q2的集电极之间的差异是Q1和Q2的VBE中的差异。到R1中的DeltaVBE是PTAT电流，并且到R2B中的VBE是CTAT电流。这两个电流在节点vx和vy处被求和以产生所述ZTC电流。晶体管Q3和Q4分别是Q1和Q2的镜像。由于晶体管M3正在源发所述ZTC电流，将此电流安置成跨越电阻器R3将给出平坦的电压，其是带隙电压vbg。应被注意的是：通过选择电阻器R3的大小，所述带隙电压可以被调整至期望的值。

晶体管M1和M2充当电流源，其起作用以向它们被分别附接到其上的分支(分别被镜像输出到Q3和Q4上的Q1分支和Q2分支)供给恒定电流。晶体管M3和M4也充当具有与所述ZTC电流相等的电流的电流源。OA1是误差放大器，其起作用以使所述反相和非反相输入上的节点电压Vx和Vy相等，以等于Q1的VBE电压。M5是二极管(栅极和漏极耦合)，并且将所述PTAT电流镜像输出到晶体管M6，所述晶体管M6在其漏极上输出所述电流iptat。应被理解的是：Q1：Q3的大小的比率与Q2：Q4的大小的比率相同；这在图4中被表示为M：p。所述符号M和p将在下面的等式中被进一步描述。被进一步理解的是：晶体管Q1和Q2的大小之间的关系是1：n关系，并且晶体管Q3和Q4的大小的比率遵循相同的1：n关系。

图4中的电路的操作依赖于具有在20－40范围中的相对良好的BJT(双极结型晶体管)Betas的CMOS(互补金属氧化物半导体)工艺。假设通过Q1和Q2的电流是由等式1中的表达式给出的PTAT电流，如下是合乎道理的：使用第二BJT来镜像此电流将允许PTAT电流基准被容易地添加到此电路。然而，由于所述晶体管Betas的值，存在由每个BJT中的基极电流所引起的误差源。添加附加的BJT，如此处所提出的，将会从每个电流分支汲取更多的基极电流，这最小化BJT电流密度。在所有等式中，Beta是工艺驱动的并且是相同的，归因于被用于制造集成电路中所涉及的所有BJT晶体管的相同的工艺。

在等式1中，k是玻尔兹曼常量(1.38×10^-23J/K)；q是电子电荷(1.6×10¹⁹C)，一个基本单位的电荷；η是工艺驱动的并且通常近似为1；并且在自然对数表达式中的n是Q2：Q1的发射极面积的比率。在一些设计中，Q2：Q1的发射极面积的比率可以被设计在值8处，但是此比率可以具有其它值。并且，通常被称为热电压

为了简单，在下面的等式中将被表示为通过所述电阻器R1的电流在等式2中被给出。Q1被连接至其上的分支中的电流在等式3中被给出。因为所述误差放大器OA1正在控制所述PMOS电流源，Ix＝IR1，并且针对ΔV_BE的新的表达式在等式4中被给出。

等式2：

等式3：

等式4：

在等式2中，J_s是所述BJT的电流密度；等式2中的A_E是Q4的发射极面积并且等式3中的A_E是Q3的发射极面积。在等式3中，M是Q3：Q1的发射极面积的比率。

理想地，等式4应当不展现关于β的相关性，否则在之前没有一个的地方将存在工艺和温度敏感的参数。为了实现此消除，p/n的比率必须等于M。对于最小的面积，这发生在M＝1和p＝n处，以致这显示了所述PTAT电路对于带隙核心将没有影响，然而在由等式5驱动的PTAT电流中将存在失配。

等式5：

只要β是大的，诸如在50以上，此失配就没有关系。然而，对于CMOS工艺中的典型的BJT，关于β的此相关性将向所述PTAT电流添加附加的温度和工艺变化。如果β不具有显著的温度系数，则此影响没有关系(在绝对电流失配之外)。当β不大时，附加的部件可以被添加至图4的基础电流模式带隙基准集成电路330A以便消除由所述BJT晶体管的β限制所引起的非线性误差，否则其将会存在于PTAT电流和电压中。图5的集成电路330B和图6的集成电路330C示出了如下这样的实施例：部件已经被添加以实现β消除，并且因此提供在工艺中的另外的使用，所述工艺不提供具有高β值(即，50以上)的BJT的制造。

现在参考图5，电流模式带隙基准集成电路330B包括：六个BJT晶体管(Q1、Q2、Q3、Q4、Q5和Q6)；九个p－通道金属氧化物半导体(PMOS)场效应晶体管器件(M1、M2、M3、M4、M5、M6、M7、M8和M9)；4个n－通道金属氧化物半导体(NMOS)场效应晶体管器件(M10、M11、M12和M13)；两个运算放大器(误差放大器OA1和误差放大器OA2)；以及四个电阻器(R1、R2a、R2b和R3)。器件M1、M2、M3、M4、M5、M6、M7、M8和M9在此处被称为“PMOS器件”。在一些实施例中，M1、M2、M3、M4、M5和M6是中间电压器件。器件M10、M11、M12和M13在此处被称为“NMOS器件”。在一些实施例中，M10、M11、M12和M13是能够在1V或在1V以下操作的低电压器件。

如所描绘的，M1、M2、M3和M4中的每一个的主体和源极与VDD耦合，所述VDD在一些实施例中可以是1.8V。在其它实施例中，VDD可以是1V。M1的栅极与OA1的输出、M2的栅极、M3的栅极以及M4的栅极耦合。M1的漏极与误差放大器OA1的反相输入、Q1的集电极、Q1的基极、Q3的基极、误差放大器OA2的非反相输入以及电阻器R2a的第一侧耦合。M2的漏极与误差放大器OA1的非反相输入耦合，耦合至电阻器R1的第一侧，以及耦合至电阻器R2b的第一侧。M3的漏极与电阻器R3的第一侧耦合并且也提供所述基准带隙电压vbg的输出。M4的漏极提供ZTC电流iflat作为输出。电阻器R2a、R2b和R3中的每一个的第二侧被耦合至接地。所述主体和源极在M5上以及M6、M7、M8和M9上被接合，并且每个所接合的主体和源极与VDD耦合。所述主体和源极在NMOS器件M10、M11、M12和M13中的每一个上被接合。M5的栅极和漏极在二极管配置中与M10的漏极以及与M6的栅极耦合。M7的栅极和漏极在二极管配置中与M11的漏极耦合。M8的栅极和漏极在二极管配置中与M12的漏极耦合。M9的栅极和漏极在二极管配置中与M13的漏极耦合。M6的漏极提供与绝对温度成比例的电流iptat作为输出。电阻器R1的第二侧与Q2的集电极以及Q2和Q4的基极耦合。Q1的基极与Q1的集电极、Q3的基极、以及误差放大器OA2的非反相输入耦合；并且Q1和Q3构成第一对BJT晶体管。Q2的基极与Q4的基极耦合；并且Q2和Q4构成第二对BJT晶体管。Q3的集电极被耦合至M10的源极、Q5和Q6的基极以及误差放大器OA2的反相输入。OA2的输出被耦合至M10、M11、M12和M13的栅极。Q5的集电极被耦合至M11的源极，Q6的集电极被耦合至M12的源极，并且Q4的集电极被耦合至M13的源极。Q1、Q2、Q3、Q4、Q5和Q6的发射极被耦合至接地。从Q3和Q4的所接合的集电极输出与绝对温度成比例的电压vptat。这也固有地提供通过M6的漏极而被镜像输出的PTAT电流。

Q1和Q2提供对于产生所述ZTC电流和所述带隙电压所需要的VBE电压。Q1跨越其端子具有被误差放大器OA1设置在Vx和Vy处的VBE电压。Q2有意地大于Q1以减小其VBE电压，由此Vy和Q2的集电极之间的差异是Q1和Q2的VBE中的差异。到R1中的DeltaVBE是PTAT电流，并且到R2B中的VBE是CTAT电流。这两个电流在节点vx和vy处被求和以产生所述ZTC电流。晶体管Q3和Q4分别是Q1和Q2的镜像。由于晶体管M3正在源发所述ZTC电流，将此电流安置为跨越电阻器R3将给出平坦的电压，其是带隙电压vbg。应被注意的是：通过选择电阻器R3的大小，此带隙电压可以被调整至期望的值。

晶体管M1和M2充当电流源，其起作用以向它们被分别附接至其上的的分支(分别被镜像输出到Q3和Q4上的Q1分支和Q2分支)供给恒定电流。晶体管M3和M4也充当具有与所述ZTC电流相等的电流的电流源。OA1是误差放大器，其起作用以使所述反相和非反相输入上的节点电压Vx和Vy相等，以等于Q1的VBE电压。M5是二极管(栅极和漏极耦合)，并且将所述PTAT电流镜像输出到晶体管M6，所述晶体管M6在其漏极上输出电流iptat。应被理解的是：Q1：Q3的大小的比率与Q2：Q4的大小的比率相同；这在图5中被表示为M：p。所述符号M和p上面在等式2、3和4中被描述。被进一步理解的是：晶体管Q1和Q2的大小之间的关系是1：n关系，并且晶体管Q3和Q4的大小的比率遵循相同的1：n关系。

误差放大器OA2操作为通过保持其反相和非反相输入上的电压相等而确保Q1和Q3的集电极电压是相同的。误差放大器OA2进一步操作为确保Q5和Q6的基极电压必须等于Q1和Q3的基极电压。由于Q1已使其集电极和基极短接在一起，这意味着Q3的集电极电压也与Q1的基极和集电极电压相同。

晶体管M11、M12和M13通过确保Q3的集电极具有与Q1的集电极相同的电压来针对误差放大器OA2放松设计要求并且确保稳定性。这也减轻了关于误差放大器OA2中的额外主导极的担忧，所述额外主导极将可能使误差放大器OA2的响应降级并且可能引起误差放大器OA2的输出处的振铃。M10、M11、M12和M13也迫使所述集电极电压在晶体管Q3、Q4、Q5和Q6上是相同的。

可以用CMOS(互补金属氧化物半导体)工艺来实现图5中的电路。上面描述的等式1－5也可适用于图5的BJT、Q1、Q2、Q3和Q4。

如前面所描述的，图5示出了生成PTAT和ZTC电流并且能够用在1V或1V以上的供给电压VDD来进行操作的电流模式带隙基准集成电路330B的附加的实施例。为了补偿由等式5驱动的PTAT电流中的失配，集成电路330B在Q1和Q3的集电极端子之间添加误差放大器OA2。误差放大器OA2驱动NMOS器件M10，其源极被连接至Q3的集电极，这迫使了条件V_CE1＝V_CE3。只要这是真的，并且基极－发射极电压相等(通过设计它们是相等的)，通过Q1和Q3的集电极电流将是相等的。在这些集电极电流相等的情况下，误差放大器OA2可以驱动被连接至两个独立的BJT的两个更多的NMOS器件M11和M12。这些BJT，Q5和Q6使它们的基极被连接至Q3的集电极，这将添加由Q3分支中的被附接至NMOS器件M10的漏极的二极管连接的PMOS器件M5看到的电流，如在等式6中所显示的。由于Q1、Q3、Q5和Q6的集电极电流相等(归因于所述误差放大器OA2)，针对所述输出PTAT电流的结果表达式在等式7中被给出，所述等式7显示了归因于有限β的影响可以在对面积和功率非常小的影响的情况下被完全抵消和消除。

等式6：

$I_{PTAT}=I_{C3}+\frac{I_{C5}}{\mathrm{\β}}+\frac{I_{C6}}{\mathrm{\β}}=I_{C3}(1+\frac{2}{\mathrm{\β}})$

等式7：

现在参考图6，电流模式带隙基准集成电路330C包括：六个BJT晶体管(Q1、Q2、Q3、Q4、Q5和Q6)；九个p－通道金属氧化物半导体(PMOS)场效应晶体管器件(M1、M2、M3、M4、M5、M6、M7、M8和M9)；两个运算放大器(误差放大器OA1和误差放大器OA2)；以及四个电阻器(R1、R2a、R2b和R3)。器件M1、M2、M3、M4、M5、M6、M7、M8和M9在此处被称为“PMOS器件”。在一些实施例中，M1、M2、M3、M4、M5和M6是中间电压器件。集成电路330C与集成电路330B相似，除了集成电路330B的NMOS器件的消除，误差放大器OA2的反相和非反相输入的倒转，以及至M5的端子的连接的一些重配置。这些改变相对于集成电路330B减少了针对集成电路330C的部件计数和布线面积要求。存在于集成电路330B中的NMOS器件的消除允许集成电路330C与集成电路330B相比在更低的供给电压处操作。在一些实施例中，不存在对于集成电路330C中的供给电压VDD可以多低的实际限制，只要它大于Q3的VCE(其在所描述的电路中也是Q1的VBE)。

如所描绘的，M1、M2、M3和M4中的每一个的主体和源极与VDD耦合，所述VDD在一些实施例中可以是1.8V。在其它实施例中，VDD可以是1V。在又另外的实施例中，VDD可以在0V和1V之间，诸如0.7V。M1的栅极与OA1的输出、M2的栅极、M3的栅极以及M4的栅极耦合。M1的漏极与误差放大器OA1的反相输入、Q1的集电极、Q1的基极、Q3的基极、误差放大器OA2的反相输入以及电阻器R2a的第一侧耦合。M2的漏极与误差放大器OA1的非反相输入耦合，耦合至电阻器R1的第一侧，以及耦合至电阻器R2b的第一侧。M3的漏极与电阻器R3的第一侧耦合并且也提供基准带隙电压vbg的输出。M4的漏极提供ZTC电流iflat作为输出。电阻器R2a、R2b和R3中的每一个的第二侧被耦合至接地。所述主体和源极在M5上以及M6、M7、M8和M9上被接合，并且每个所接合的主体和源极与VDD耦合。M5的栅极与误差放大器OA2的输出以及M6的栅极耦合。M7的栅极和漏极在二极管配置中与Q5的集电极耦合。M8的栅极和漏极在二极管配置中与Q6的集电极耦合。M9的栅极和漏极在二极管配置中与Q4的集电极耦合。M6的漏极提供与绝对温度成比例的电流iptat作为输出。电阻器R1的第二侧与Q2的集电极以及Q2和Q4的基极耦合。Q1的基极与Q1的集电极、Q3的基极、以及误差放大器OA2的反相输入耦合；并且Q1和Q3构成第一对BJT晶体管。Q2的基极与Q4的基极耦合；并且Q2和Q4构成第二对BJT晶体管。Q3的集电极被耦合至PMOS器件M5的漏极、Q5和Q6的基极以及误差放大器OA2的非反相输入。OA2的输出被耦合至M5和M6的栅极。Q1、Q2、Q3、Q4、Q5和Q6的发射极被耦合至接地。从Q3和Q4的所接合的集电极输出与绝对温度成比例的电压vptat。这也固有地提供通过M6的漏极而被镜像输出的PTAT电流。

Q1和Q2提供对于产生所述ZTC电流和所述带隙电压所需要的VBE电压。Q1跨越其端子具有由误差放大器OA1设置在Vx和Vy处的VBE电压。Q2有意地大于Q1以减小其VBE电压，由此Vy和Q2的集电极之间的差异是Q1和Q2的VBE中的差异。到R1中的DeltaVBE是PTAT电流，并且到R2B中的VBE是CTAT电流。这两个电流在节点vx和vy处被求和以产生所述ZTC电流。晶体管Q3和Q4分别是Q1和Q2的镜像。由于晶体管M3正在源发所述ZTC电流，将此电流安置为跨越电阻器R3将给出平坦的电压，其是带隙电压vbg。应被注意的是：在图6中，这可以是1V以下带隙电压(即＞0V并且＜1V)，通过选择电阻器R3的大小，此带隙电压可以被调整至期望的值。

晶体管M1和M2充当电流源，其起作用以向它们分别被附接到其上的分支(分别被镜像输出到Q3和Q4上的Q1分支和Q2分支)供给恒定电流。晶体管M3和M4也充当具有与所述ZTC电流相等的电流的电流源。OA1是误差放大器，其起作用以使所述反相和非反相输入上的节点电压Vx和Vy相等，以等于Q1的VBE电压。应被理解的是：Q1：Q3的大小的比率与Q2：Q4的大小的比率相同；这在图5中被表示为M：p。所述符号M和p上面在等式2、3和4中被描述。进一步被理解的是：晶体管Q1和Q2的大小之间的关系是1：n关系，并且晶体管Q3和Q4的大小的比率遵循相同的1：n关系。

误差放大器OA2操作为通过保持其反相和非反相输入上的电压相等而确保Q1和Q3的集电极电压是相同的。误差放大器OA2进一步操作为确保Q5和Q6的基极电压必须等于Q1和Q3的基极电压。由于Q1使其集电极和基极短接在一起，这意味着Q3的集电极电压也与Q1的基极和集电极电压相同。

可以用CMOS(互补金属氧化物半导体)工艺来实现图6中的电路。上面描述的等式1－5也可适用于图6的BJT，Q1、Q2、Q3和Q4。

如前面所描述的，图6示出了生成PTAT和ZTC电流并且能够用在1V或1V以下的供给电压VDD(即VDD在0V以上并且小于或等于1V)来进行操作的电流模式带隙基准集成电路330C的附加的实施例。为了补偿由等式5驱动的PTAT电流中的失配，集成电路330C在Q1和Q3的集电极端子之间添加误差放大器OA2。误差放大器OA2驱动PMOS器件M5，其漏极被连接至Q3的集电极，这迫使了条件V_CE1＝V_CE3。只要这是真的，并且基极－发射极电压相等(通过设计它们是相等的)，通过Q1和Q3的集电极电流将是相等的。BJT、Q5和Q6使它们的基极被连接至Q3的集电极，这将添加由被附接至所述Q3分支的输出的PMOS器件M5看到的电流，如在等式6中所显示的。由于Q1、Q3、Q5和Q6的集电极电流相等(归因于所述误差放大器OA2)，针对所述输出PTAT电流的结果表达式在等式7中被给出，所述等式7显示了归因于有限β的影响可以在对面积和功率非常小的影响的情况下被完全抵消和消除。图6中的电路结构不同于图4和图5中所示出的电路，主要是因为它移除了M5的二极管连接的PMOS。这以对于OA2所需的更复杂的设计(即，OA2需要比图5中的OA2将会需要的功率和面积更多的功率和面积)为代价降低了最小可实现的供给电压。

在集成电路330A、330B和330C中，带隙电压生成器至少由Q1、Q2、R1和R3形成并且操作为生成带隙电压vbg。特别地，到R3中的ZTC电流产生所述带隙电压vbg。

在集成电路330A、330B和330C中，零温度系数(ZTC)电流生成器至少由Q1、Q2、R1、R2A和R2B加上M4形成并且操作为生成所述ZTC电流iflat。

在集成电路330A、330B和330C中，与绝对温度成比例的电流(PTAT)电流生成器至少由Q1、Q2、R1、R2A、R2B加上Q3和Q4形成并且操作为生成所述PTAT电流iptat，其被从M6镜像输出。

在一些实施例中，如在集成电路330B和330C中所示出的，包括至少Q5和Q6的附加的Beta消除电路消除被从M6镜像输出的所述PTAT电流iptat中的任何Beta项。此Beta消除电路在一些实施例中可以进一步包括一个或多个附加的部件，诸如M5、M7、M8和M9中的一个或多个。

此处所提出的实例被呈现以便最佳地解释、描述特定的应用，并且由此使得本领域技术人员能够制作并且使用所描述的实例的实施例。然而，本领域技术人员将认识到：前面的描述和实例已被呈现，仅仅用于图示和实例的目的。如所提出的描述不是意在是穷举的或将所述实施例限制于所公开的精确形式。

遍及本文件对“一个实施例”、“某些实施例”、“实施例”、“各种实施例”、“一些实施例”或相似术语的提及意指结合所述实施例所描述的特定特征、结构或特性被包括在至少一个实施例中。因此，这样的短语在遍及本说明书的各个地方中的出现不一定全部指示相同的实施例。此外，特定的特征、结构或特性可以没有限制地以任何合适的方式被组合在一个或多个实施例上。

Claims (20)

1.一种电流模式带隙基准集成电路，包括：

被配置成生成带隙电压的带隙电压生成器；

被配置成生成零温度系数电流的零温度系数电流生成器；

被配置成生成与绝对温度成比例的电流的与绝对温度成比例电流生成器；

第一对双极结型晶体管(BJT)，其包括第一BJT和第二BJT；以及

第二对双极结型晶体管，其包括第三BJT和第四BJT，其中所述第一对BJT与所述第二对BJT匹配。

2.根据权利要求1所述的电流模式带隙基准集成电路，其中所述第一BJT对的比率与所述第二BJT对的比率匹配。

3.根据权利要求1所述的电流模式带隙基准集成电路，进一步包括：

第一电阻器，其中所述第一电阻器的第一侧被耦合至所述第一BJT对的所述至少一个BJT的集电极，并且其中所述第一电阻器的第二侧被耦合至所述第二BJT对的至少一个BJT的集电极。

4.根据权利要求3所述的电流模式带隙基准集成电路，进一步包括：

被配置成为所述与绝对温度成比例的电流提供Beta消除的多个部件。

5.根据权利要求1所述的电流模式带隙基准集成电路，进一步包括：

第一误差放大器，其中所述第一误差放大器的第一输入与所述第一BJT对的至少一个BJT的集电极耦合，并且其中所述误差放大器的第二输入通过第一电阻器被耦合至所述第二BJT对的至少一个BJT的集电极。

6.根据权利要求1所述的电流模式带隙基准集成电路，进一步包括：

第二误差放大器，其中所述第二误差放大器的第一输入被耦合至所述第一BJT的集电极，并且其中所述误差放大器的第二输入被耦合至所述第二BJT的集电极。

7.根据权利要求6所述的电流模式带隙基准集成电路，其中所述第二误差放大器被配置成驱动n－通道金属氧化物半导体(NMOS)器件，并且其中所述NMOS器件的源极被耦合至所述第二BJT的集电极。

8.根据权利要求6所述的电流模式带隙基准集成电路，其中所述第二误差放大器被配置成驱动p－通道金属氧化物半导体(PMOS)器件，并且其中所述PMOS器件的漏极被耦合至所述第二BJT的集电极。

9.根据权利要求6所述的电流模式带隙基准集成电路，进一步包括：

第五BJT和第六BJT，其中所述第五BJT和所述第六BJT的基极各自被耦合至所述第二BJT的所述集电极。

10.根据权利要求9所述的电流模式带隙基准集成电路，进一步包括：

四个同样的n－通道金属氧化物半导体(NMOS)器件，其被配置为源极跟随器、所述源极跟随器在它们的各自的源极处提供匹配电压，其中所述四个NMOS器件中的第一个的源极被耦合至所述第二BJT的集电极，所述四个NMOS器件中的第二个的源极被耦合至所述第四BJT的集电极，所述四个NMOS器件中的第三个的源极被耦合至所述第五BJT的集电极，并且所述四个NMOS器件中的第四个的源极被耦合至所述第六BJT的集电极。

11.一种输入设备，所述输入设备包括：

被布置在传感器电极图案中的多个传感器电极；以及

与所述多个传感器电极耦合的处理系统，所述处理系统被配置成：

从所述传感器电极感测电容性输入；以及

基于所述感测的电容性输入而确定输入对象相对于所述传感器电极图案的位置；以及

与所述处理系统耦合的电流模式带隙基准集成电路，所述集成电路包括：

被配置成生成带隙电压的带隙电压生成器；

被配置成生成零温度系数电流的零温度系数电流生成器；

被配置成生成与绝对温度成比例的电流的与绝对温度成比例电流生成器；

第一对双极结型晶体管(BJT)，其包括第一BJT和第二BJT；以及

第二对双极结型晶体管，其包括第三BJT和第四BJT，其中所述第一对BJT与所述第二对BJT匹配，

其中所述集成电路提供所述带隙电压、所述零温度电流以及所述与绝对温度成比例的电流中的一个或多个，以供所述处理系统使用。

12.根据权利要求11所述的输入设备，其中所述第一BJT对的比率与所述第二BJT对的比率匹配。

13.根据权利要求11所述的输入设备，其中所述集成电路进一步包括第一电阻器，其中所述第一电阻器的第一侧被耦合至所述第一BJT对的所述至少一个BJT的集电极，并且其中所述第一电阻器的第二侧被耦合至所述第二BJT对的至少一个BJT的集电极。

14.根据权利要求13所述的输入设备，其中在所述集成电路内：

被配置成为所述第一电阻器提供Beta消除的第一多个部件；以及

被配置成为所述与绝对温度成比例的电流提供Beta消除的第二多个部件。

15.根据权利要求11所述的输入设备，其中所述集成电路进一步包括：

第一误差放大器，其中所述第一误差放大器的第一输入与所述第一BJT对的至少一个BJT的集电极耦合，并且其中所述误差放大器的第二输入通过第一电阻器被耦合至所述第二BJT对的至少一个BJT的集电极。

16.根据权利要求11所述的输入设备，所述集成电路进一步包括：

第二误差放大器，其中所述第二误差放大器的第一输入被耦合至所述第一BJT的集电极，并且其中所述误差放大器的第二输入被耦合至所述第二BJT的集电极。

17.根据权利要求16所述的电流模式带隙基准集成电路，其中所述第二误差放大器被配置成驱动n－通道金属氧化物半导体(NMOS)器件，并且其中所述NMOS器件的源极被耦合至所述第二BJT的集电极。

18.根据权利要求16所述的输入设备，其中所述第二误差放大器被配置成驱动p－通道金属氧化物半导体(PMOS)器件，并且其中所述PMOS器件的漏极被耦合至所述第二BJT的集电极。

19.根据权利要求16所述的输入设备，其中所述集成电路进一步包括：

第五BJT和第六BJT，其中所述第五BJT和所述第六BJT的基极各自被耦合至所述第二BJT的所述集电极。

20.根据权利要求19所述的输入设备，其中所述集成电路进一步包括：

四个同样的n－通道金属氧化物半导体(NMOS)器件，其被配置为源极跟随器、所述源极跟随器在它们的各自的源极处提供匹配电压，其中所述四个NMOS器件中的第一个的源极被耦合至所述第二BJT的集电极，所述四个NMOS器件中的第二个的源极被耦合至所述第四BJT的集电极，所述四个NMOS器件中的第三个的源极被耦合至所述第五BJT的集电极，并且所述四个NMOS器件中的第四个的源极被耦合至所述第六BJT的集电极。