CN105511697B - 电源调制跨域数据接口 - Google Patents

电源调制跨域数据接口 Download PDF

Info

Publication number
CN105511697B
CN105511697B CN201510827689.XA CN201510827689A CN105511697B CN 105511697 B CN105511697 B CN 105511697B CN 201510827689 A CN201510827689 A CN 201510827689A CN 105511697 B CN105511697 B CN 105511697B
Authority
CN
China
Prior art keywords
signal
current mirror
source
voltage domain
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510827689.XA
Other languages
English (en)
Other versions
CN105511697A (zh
Inventor
S-J·林
P·沙马劳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Synaptics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Inc filed Critical Synaptics Inc
Publication of CN105511697A publication Critical patent/CN105511697A/zh
Application granted granted Critical
Publication of CN105511697B publication Critical patent/CN105511697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

本发明的名称为电源调制跨域数据接口。提供一种用于转换来自一个电源电压域的数据信号以便在另一个电源电压域中使用的方法。该方法包括在集成电路的第一结点处接收数据信号，其中第一结点处于第一电源电压域中。该方法还包括经由集成电路的第一转换电路根据数据信号来生成第一中间差分信号。该方法还包括向第一交叉耦合锁存器传递第一中间差分信号，其中第一交叉耦合锁存器基于第一中间差分信号来生成第一输出信号。该方法还包括从集成电路的第二结点输出第一输出信号，其中第二结点处于第二电源电压域中。还提供其他实施例，例如集成电路和输入装置。

Description

电源调制跨域数据接口
技术领域
本发明的实施例一般涉及用于转换数据以便在不同电源电压域中使用的方法和设备，以及更具体来说涉及电源调制跨域数据接口。
背景技术
包括接近传感器装置(通常又称作触摸板或触摸传感器装置)的输入装置广泛用于各种电子系统中。接近传感器装置可用来提供电子系统的接口。例如，接近传感器装置常常用作较大计算系统的输入装置(例如笔记本或台式计算机中集成的或者作为其外设的不透明触摸板)。接近传感器装置还常常用于较小计算系统中(例如集成在蜂窝电话中的触摸屏)。接近传感器装置通常包括传感器电极，其采用信号来驱动以进行电容感测。
一些接近传感器装置包含在显示装置中，显示装置包括用于更新显示元件的显示电极。为了保护传感器电极免受显示电极的影响，传感器电极和显示电极可由调制电源(其相对系统地来调制)来供电。在这种输入装置中，一些组件耦合到调制电源，而其他组件可以不耦合到调制电源。因为电源电压有所不同，所以来自与调制电源耦合的组件的数据信号可能与没有耦合到调制电源的组件不兼容。
如前面所述，本领域所需要的是用于将数据信号从没有与调制电源耦合的组件传送到与调制电源耦合的组件的技术。
发明内容
本公开的一个实施例包括一种用于在具有第一电源电压域和第二电源电压域的处理系统的集成电路中传递数据信号的方法，其中第二电源电压域的正电源电压和第二电源电压域的负电源电压中的至少一个相对第一电源电压域来调制。该方法包括在集成电路的第一结点处接收数据信号，其中第一结点处于第一电源电压域中。该方法还包括经由集成电路的第一转换电路根据数据信号来生成第一中间差分信号。该方法还包括向第一交叉耦合锁存器传递第一中间差分信号，其中第一交叉耦合锁存器基于第一中间差分信号来生成第一输出信号。该方法还包括从集成电路的第二结点来输出第一输出信号，其中第二结点处于第二电源电压域中。
本公开的另一个实施例包括集成电路。该集成电路包括第一电源电压域、第二电源电压域和跨域接口电路。第二电源电压域的正电源电压和第二电源电压域的负电源电压相对第一电源电压域来调制。跨域接口电路包括第一转换电路，其包括第一结点并且处于第一电源电压域中。跨域接口电路还包括第二转换电路，其处于第二电源电压域中并且包括第二结点和第一交叉耦合锁存器。第一转换电路配置成在第一结点处接收数据信号，根据数据信号生成第一中间差分信号，并且向第二转换电路传递第一中间差分信号。第二转换电路配置成在第一交叉耦合锁存器接收第一中间差分信号，经由第一交叉耦合锁存器基于第一中间差分信号来生成第一输出信号，并且从第二结点来输出第一输出信号。
本公开的另一个实施例包括输入装置。该输入装置包括：多个传感器电极；以及处理系统，该处理系统配置成驱动多个传感器电极以进行电容感测。处理系统包括集成电路。集成电路包括第一电源电压域、第二电源电压域和跨域接口电路。第二电源电压域的正电源电压和第二电源电压域的负电源电压相对第一电源电压域来调制。跨域接口电路包括第一转换电路，其包括第一结点并且处于第一电源电压域中。跨域接口电路还包括第二转换电路，其处于第二电源电压域中并且包括第二结点和第一交叉耦合锁存器。第一转换电路配置成在第一结点处接收数据信号，根据数据信号生成第一中间差分信号，并且向第二转换电路传递第一中间差分信号。第二转换电路配置成在第一交叉耦合锁存器接收第一中间差分信号，经由第一交叉耦合锁存器、基于第一中间差分信号来生成第一输出信号，并且从第二结点来输出第一输出信号。
附图说明
为了实现能够详细了解本发明的上述特征的方式，可参照实施例获得以上概述的对本发明的更具体描述，在附图中示出实施例的一部分。但是要注意，附图仅示出本发明的典型实施例，并且因此不是要被理解为限制其范围，因为本发明可容许其他同样有效的实施例。
图1是按照本文所述的一个实施例、集成到示范显示装置中的输入装置的示意框图。
图2示出按照本文所述的一个实施例、可用于图1的输入装置中的传感器元件的简化示范阵列。
图3示出图1的输入装置中所包含的处理系统内的不同电源电压域。
图4-7示出图3的处理系统中所包含的跨域接口电路的实施例。
图8示出按照本文所述的一个实施例、用于转换来自一个电源电压域的数据信号以便在另一个电源电压域中使用的方法。
为了便于理解，相同的参考标号在可能的情况下已用于表示附图共有的相同元件。预期的是，一个实施例中公开的元件可有利地用于其他实施例而无需具体说明。这里所参照的附图不应当被理解为按比例绘制，除非另加说明。另外，附图通常经过简化，并且为了呈现和说明的清楚起见而省略细节或组件。附图和论述用于说明以下所述的原理，其中相似标号表示相似元件。
具体实施方式
以下具体实施方式实际上只是示范性的，而不是要限制本发明或者本发明的应用和使用。此外，并不是意在通过前面的技术领域、背景技术、发明内容或者以下具体实施方式中提供的任何明确表达或暗示的理论进行限制。
本技术的各个实施例提供用于在不同电源电压域之间传送数据信号的电路。电源电压域表示正电源电压和负电源电压以及由那些电源电压所供电的电气组件。所述的电路提供元件，来获得电源电压域之间的改进压摆率和占空比匹配。所述电路在包括感测电极的输入装置的上下文中进行描述。但是，本领域的技术人员会理解，所公开的电路能够用于各种上下文中。
图1是按照本技术的实施例的输入装置100的示意框图。虽然本公开的所示实施例示为与显示装置集成的输入装置，但是预期的是，本发明可在没有与显示装置集成的输入装置中实施。输入装置100可配置成向电子系统(未示出)提供输入。如本文档所使用的术语“电子系统”(或“电子装置”)广义地表示能够电子地处理信息的任何系统。电子系统的一些非限制性示例包括所有尺寸和形状的个人计算机，例如台式计算机、膝上型计算机、上网本计算机、平板电脑、万维网浏览器、电子书阅读器和个人数字助理(PDA)。附加示例电子系统包括合成输入装置，例如包括输入装置100和独立操纵杆或按键开关的物理键盘。其他示例电子系统包括诸如数据输入装置(包括遥控器和鼠标)和数据输出装置(包括显示屏幕和打印机)之类的外设。其他示例包括远程终端、信息亭和视频游戏机(例如视频游戏控制台、便携游戏装置等)。其他示例包括通信装置(包括蜂窝电话、例如智能电话)和媒体装置(包括记录器、编辑器和播放器，例如电视机、机顶盒、音乐播放器、数码相框和数码相机)。另外，电子系统可能是输入装置的主机或从机。
输入装置100能够实现为电子系统的物理部分，或者能够与电子系统在物理上分隔。视情况而定，输入装置100可使用下列的任一个或多个与电子系统的部分进行通信：总线、网络和其他有线或无线互连。示例包括I2C、SPI、PS/2、通用串行总线(USB)、蓝牙、RF和IRDA。
图1中，输入装置100示为接近传感器装置(又常常称作“触摸板”或“触摸传感器装置”)，其配置成感测由一个或多个输入物体140在感测区170中提供的输入。示例输入物体包括手指和触控笔，如图1所示。
感测区170包含输入装置100之上、周围、之中和/或附近的任何空间，其中输入装置100能够检测用户输入(例如由一个或多个输入物体140所提供的用户输入)。特定感测区的尺寸、形状和位置可逐个实施例极大地改变。在一些实施例中，感测区170沿一个或多个方向从输入装置100的表面延伸到空间中，直到信噪比阻止充分准确的物体检测。在各个实施例中，这个感测区170沿特定方向所延伸的距离可以是大约小于一毫米、数毫米、数厘米或者以上，并且可随所使用的感测技术的类型和预期的精度而显著地改变。因此，一些实施例感测输入，该输入包括没有与输入装置100的任何表面相接触、与输入装置100的输入表面(例如触摸表面)相接触、与耦合某个量的外加力或压力的输入装置100的输入表面相接触、和/或它们的组合。在各个实施例中，可由传感器电极驻留在其内部的壳体的表面、由施加在传感器电极或者任何壳体之上的夹层结构面板等，来提供输入表面。在一些实施例中，感测区170在投影到输入装置100的输入表面上时具有矩形形状。
输入装置100可利用传感器组件和感测技术的任何组合来检测感测区170中的用户输入。输入装置100包括用于检测用户输入的多个感测元件124。感测元件124包括多个传感器电极120。作为若干非限制性示例，输入装置100可使用电容、倒介电、电阻、电感、磁、声、超声和/或光学技术。
一些实现配置成提供跨越一维、二维、三维或更高维的空间的图像。一些实现配置成提供沿特定轴或平面的输入的投影。
在输入装置100的一些电阻实现中，柔性和导电第一层通过一个或多个隔离元件与导电第二层分隔。在操作期间，跨层创建一个或多个电压梯度。按压柔性第一层可使它充分偏转，以在层之间创建电接触，从而产生反映层之间的(一个或多个)接触点的电压输出。这些电压输出可用来确定位置信息。
在输入装置100的一些电感实现中，一个或多个感测元件124获得由谐振线圈或线圈对所感应的回路电流。电流的幅值、相位和频率的某个组合可随后用来确定位置信息。
在输入装置100的一些电容实现中，施加电压或电流以创建电场。附近的输入物体引起电场的变化，并且产生电容耦合的可检测变化，该可检测变化可作为电压、电流等的变化来检测。
一些电容实现利用电容感测元件124的阵列或者其他规则或者不规则图案来创建电场。在一些电容实现中，独立感测元件124可欧姆地短接在一起，以便形成较大传感器电极。一些电容实现利用电阻片，其可以是电阻均匀的。
如上所述，一些电容实现利用基于传感器电极120与输入物体之间的电容耦合的变化的“自电容”(或“绝对电容”)感测方法。在各个实施例中，传感器电极120附近的输入物体改变传感器电极120附近的电场，因而改变所测量的电容耦合。在一个实现中，绝对电容感测方法通过相对参考电压(例如系统地)来调制传感器电极120以及通过检测传感器电极120与输入物体140之间的电容耦合进行操作。
另外，如上所述，一些电容实现利用基于传感器电极120之间的电容耦合的变化的“互电容”(或“跨电容”)感测方法。在各个实施例中，传感器电极120附近的输入物体140改变传感器电极120之间的电场，因而改变所测量的电容耦合。在一个实现中，跨电容感测方法通过下列步骤进行操作：检测一个或多个发射器传感器电极(又称作“发射器电极”)与一个或多个接收器传感器电极(又称作“接收器电极”)之间的电容耦合，如下面进一步描述。发射器传感器电极可相对于参考电压(例如系统地)来调制，以传送调制信号。接收器传感器电极可相对于参考电压基本上保持为恒定，以促进所产生信号的接收。所产生信号可包括与一个或多个调制信号和/或与一个或多个环境干扰源(例如其他电磁信号)对应的(一个或多个)影响。传感器电极120可以是专用发射器电极或接收器电极，或者可配置成既传送又接收。
图1中，处理系统110示为输入装置100的一部分。处理系统110配置成操作输入装置100的硬件，以检测感测区170中的输入。处理系统110包括一个或多个集成电路(IC)的部分或全部和/或其他电路组件。(例如，互电容传感器装置的处理系统可包括：发射器电路，配置成采用发射器传感器电极来传送信号；和/或接收器电路，配置成采用接收器传感器电极来接收信号。)在一些实施例中，处理系统110还包括电子可读指令，例如固件代码、软件代码等。在一些实施例中，组成处理系统110的组件共同位于例如输入装置100的(一个或多个)感测元件124的附近。在其他实施例中，处理系统110的组件在物理上是独立的，其中一个或多个组件靠近输入装置100的(一个或多个)感测元件124，而一个或多个组件在其他位置。例如，输入装置100可以是耦合到台式计算机的外设，并且处理系统110可包括配置成运行于台式计算机的中央处理单元以及与中央处理单元分隔的一个或多个IC(也许具有关联固件)上的软件。作为另一个示例，输入装置100可在物理上集成到电话中，并且处理系统110可包括作为电话的主处理器的一部分的电路和固件。在一些实施例中，处理系统110专用于实现输入装置100。在其他实施例中，处理系统110还执行其他功能，例如操作显示屏幕、驱动触觉致动器等。在一个或多个实施例中，网格电极可设置在两个或更多传感器电极120之间，以及处理系统110可配置成采用保护信号(其可配置成保护传感器电极)来驱动网格电极。网格电极可设置在与传感器电极相同的层上，并且包括一个或多个公共电极。在其他实施例中，网格电极可设置在与传感器电极分隔的层上。在一个实施例中，第一网格电极可设置在与传感器电极公共的第一层上，以及第二网格电极可设置在第二层(其处于传感器电极与输入装置100的输入表面之间)上。在一个实施例中，网格电极可分段为多个段，该多个段可由处理系统110单独驱动。在一个实施例中，第一网格电极设置成使得它至少部分限定传感器电极的第一子集，以及第二网格电极设置成使得它至少部分限定传感器电极的第二子集。在其他实施例中，输入装置100可包括多于两个网格电极。(一个或多个)网络电极和传感器电极可包含Vcom电极的整个表面。
处理系统110可实现为操控处理系统110的不同功能的一组模块。各模块可包括作为处理系统110的一部分的电路、固件、软件或者其组合。在各个实施例中，可使用模块的不同组合。示例模块包括：硬件操作模块，用于操作诸如传感器电极和显示屏幕之类的硬件；数据处理模块，用于处理诸如传感器信号和位置信息之类的数据；以及报告模块，用于报告信息。其他示例模块包括：传感器操作模块，配置成操作(一个或多个)感测元件124以检测输入；识别模块，配置成识别例如模式变更手势等的手势；以及模式变更模块，用于变更操作模式。
在一些实施例中，处理系统110直接通过引起一个或多个动作，来响应感测区170中的用户输入(或者没有用户输入)。示例动作包括变更操作模式以及诸如光标移动、选择、菜单导航和其他功能之类的GUI动作。在一些实施例中，处理系统110向电子系统的某个部分(例如向电子系统中与处理系统110分隔的中央处理系统，若这种独立中央处理系统存在的话)提供与输入(或者没有输入)有关的信息。在一些实施例中，电子系统的某个部分处理从处理系统110所接收的信息，以便对用户输入起作用，例如促进全系列的动作，包括模式变更动作和GUI动作。
例如，在一些实施例中，处理系统110操作输入装置100的(一个或多个)感测元件124，以便产生电信号，该电信号指示感测区170中的输入(或者没有输入)。处理系统110可在产生提供给电子系统的信息中对电信号执行任何适当量的处理。例如，处理系统110可数字化从感测元件124所得到的模拟电信号。作为另一个示例，处理系统110可执行过滤或者其他信号调节。作为又一个示例，处理系统110可减去或者以其他方式考虑基准，使得信息反映电信号与基准之间的差。作为又一些示例，处理系统110可确定位置信息，将输入识别为命令，识别笔迹等。
如本文所使用的“位置信息”广义地包含绝对位置、相对位置、速度、加速度和其他类型的空间信息。示范“零维”位置信息包括近/远或接触/无接触信息。示范“一维”位置信息包括沿轴的位置。示范“二维”位置信息包括平面中的运动。示范“三维”位置信息包括空间中的瞬时或平均速度。其他示例包括空间信息的其他表示。还可确定和/或存储与一种或多种类型的位置信息有关的历史数据，包括例如随时间来跟踪位置、运动或者瞬时速度的历史数据。
在一些实施例中，输入装置100采用由处理系统110或者由另外某种处理系统所操作的附加输入组件来实现。这些附加输入组件可提供用于感测区170中的输入的冗余功能性或者某种其他功能性。图1示出感测区170附近的按钮130，该按钮130能够用来促进使用输入装置100对项目的选择。其他类型的附加输入组件包括滑块、球、轮、开关等。相反，在一些实施例中，输入装置100可以在没有其他输入组件的情况下实现。
在一些实施例中，输入装置100包括触摸屏界面，并且感测区170重叠显示装置的显示屏幕的工作区的至少一部分。例如，输入装置100可包括覆盖显示屏幕的基本上透明的感测元件124，并且提供用于关联电子系统的触摸屏界面。显示屏幕可以是能够向用户显示可视界面的任何类型的动态显示器，并且可包括任何类型的发光二极管(LED)、有机LED(OLED)、阴极射线管(CRT)、液晶显示器(LCD)、等离子体、电致发光(EL)或者其他显示技术。输入装置100和显示装置可共享物理元件。例如，一些实施例可将相同电组件的一部分用于显示以及用于感测。作为另一个示例，显示装置可部分或全部由处理系统110来操作。
应当理解，虽然在全功能设备的上下文中描述本技术的许多实施例，但是本技术的机制能够作为各种形式的程序产品(例如软件)来分配。例如，本技术的机制可作为电子处理器可读的信息承载介质(例如，处理系统110可读的非暂时计算机可读和/或可记录/可写信息承载介质)上的软件程序来实现和分配。另外，本技术的实施例同样适用，而与用于执行分配的介质的特定类型无关。非暂时的电子可读介质的示例包括各种光盘、存储棒、存储卡、存储模块等。电子可读介质可基于闪速、光、磁、全息或者任何其他存储技术。
图2示出按照一些实施例、配置成在与图案200关联的感测区170中进行感测的感测元件124的示范图案200的一部分。为了说明和描述的清楚起见，图2按照简单矩形的图案示出感测元件124的传感器电极120，而没有示出各种其他组件。感测元件124的示范图案200包括以X列和Y行所设置的传感器电极120X，Y的阵列(统称为传感器电极120)，其中X和Y为正整数。预期的是，感测元件124的图案包括具有其他配置(例如极性阵列、重复图案、非重复图案、重叠图案、单行或单列、或者其他适当布置)的多个传感器电极120。传感器电极120耦合到处理系统110，并且用来确定感测区170中的输入物体140的存在(或者不存在)。
在一种操作模式中，传感器电极120(120-1、120-2、120-3、...、120-n)的布置可用来经由绝对感测技术来检测输入物体的存在。也就是说，处理系统110配置成采用信号来驱动各传感器电极120，并且接收包含与调制信号对应的影响的所产生信号，该所产生信号由处理系统110或者另一处理器用来确定输入物体的位置。
传感器电极120通常相互欧姆地隔离。也就是说，一个或多个绝缘体分隔传感器电极120，并且防止它们相互电短接。在一些实施例中，传感器电极120通过绝缘间隙来分隔。分隔传感器电极120的绝缘间隙可填充有电绝缘材料，或者可以是空气隙。
在另一种操作模式中，传感器电极120(120-1、120-2、120-3、...、120-n)可用来经由轮廓感测技术来检测输入物体的存在。也就是说，处理系统110配置成采用调制信号逐行地并且然后逐列地驱动传感器电极120。响应按照这个配置驱动传感器电极120而生成的信号提供与感测区中的输入物体140的位置相关的信息。
在另一操作模式中，传感器电极120可划分为发射器和接收器电极的编组，其用来经由跨电容感测技术来检测输入物体的存在。也就是说，处理系统110可采用调制信号来驱动第一组传感器电极120，并且采用第二组传感器电极120来接收所产生信号，其中所产生信号包含与调制信号对应的影响。所产生信号由处理系统110或者另一处理器用来确定输入物体的位置。
输入装置100可配置成工作在上述模式的任一种。输入装置100还可配置成在上述模式的任何两个或更多个之间进行切换。
局部电容耦合的区域可称作“电容像素”。电容像素可在第一操作模式中在单独传感器电极120与地之间形成、在第二操作模式中在传感器电极120的编组与地之间形成以及在第三操作模式中在用作发射器和接收器电极的传感器电极120的编组之间形成。电容耦合随着与感测元件124关联的感测区170中的输入物体140的接近和运动而变化，并且因而可用作输入装置100的感测区中的输入物体的存在的指示符。
在一些实施例中，“扫描”传感器电极120，以确定这些电容耦合。也就是说，在一个实施例中，驱动传感器电极120的一个或多个，以传送调制信号。可操作发射器以使得一次一个发射器电极进行传送，或者多个发射器电极同时进行传送。在多个发射器电极同时进行传送的情况下，多个发射器电极可传送相同调制信号，并且实际上产生实际更大的发射器电极。备选地，多个发射器电极可传送不同的调制信号。例如，多个发射器电极可按照一个或多个编码方案来传送不同的调制信号，该一个或多个编码方案使不同的调制信号对所产生信号的组合影响能够被单独确定。
可单一或者多个地操作配置为接收器传感器电极的传感器电极120，以获取所产生信号。所产生信号可用来确定电容像素处的电容耦合的测量。
在另一个实施例中，可操作传感器电极以使得多于一个传感器电极每次被驱动并且用以接收，或者多个传感器电极同时被驱动并且用以接收。在这类实施例中，绝对电容测量可同时从一个或多个传感器电极120中的每个传感器电极来得到。
在一个实施例中，传感器电极120中的每个传感器电极同时被驱动并且用以接收，从而同时从传感器电极120的每个得到绝对电容测量。在各个实施例中，处理系统110可配置成有选择地驱动传感器电极120的一部分并且采用其进行接收。例如，传感器电极可基于(但不限于)运行于主处理器上的应用、输入装置的状态和感测装置的操作模式来选择。
来自电容像素的测量集合形成“电容图像”(又称作“电容帧”)，其表示像素处的电容耦合。可对多个时间周期获取多个电容图像，以及它们之间的差用来得出与感测区中的输入有关的信息。例如，对连续时间周期所获取的连续电容图像能够用来跟踪进入、离开感测区以及处于感测区中的一个或多个输入物体的(一个或多个)运动。
输入装置100的本底电容是与感测区170中没有输入物体关联的电容图像。本底电容随环境和操作条件而发生变化，并且可按照多种方式来估计。例如，一些实施例在确定没有输入物体处于感测区170中时获取“基准图像”，并且将那些基准图像用作其本底电容的估计。
能够针对输入装置100的本底电容来调整电容图像，以获得更有效处理。一些实施例通过对电容像素处的电容耦合的测量进行“基准化”，以产生“基准化电容图像”，来实现这个方面。也就是说，一些实施例将形成电容图像的测量与关联那些像素的“基准图像”的适当“基准值”进行比较，并且根据那个基准图像来确定变化。
在一些触摸屏实施例中，传感器电极120的一个或多个包括在更新显示屏幕的显示中使用的一个或多个显示电极。在一个或多个实施例中，显示电极包括分段VCOM电极的一段或多段、源驱动线、栅线、阳电极或阴电极、或者任何其他显示元件。这些显示电极可设置在适当显示屏幕衬底上。例如，显示电极可设置在一些显示屏幕(例如共面转换(IPS)或面线转换(PLS)有机发光二极管(OLED))中的透明衬底(玻璃衬底、TFT玻璃或者任何其他透明材料)上、设置在一些显示屏幕(例如图案垂直配向(PVA)或多域垂直配向(MVA))的滤色器玻璃的底部上、设置在发射层(OLED)之上等。在这类实施例中，被操作以进行显示更新和电容感测的显示电极又能够称作“组合电极”，因为它执行多个功能。在各个实施例中，传感器电极120的每个包括一个或多个公共电极。在其他实施例中，至少两个传感器电极120可共享至少一个公共电极。
在各个触摸屏实施例中，“电容帧率”(获取连续电容图像的速率)与“显示帧率”(更新显示图像(包括刷新屏幕以重新显示相同图像)的速率)可以是相同或者不同的。在各个实施例中，电容帧率是显示帧率的整数倍。在其他实施例中，电容帧率是显示帧率的分数倍。在又一些实施例中，电容帧率可以是显示帧率的任何分数或整数。
继续参照图2，耦合到感测电极120的处理系统110包括传感器模块204以及可选的显示驱动器模块208。传感器模块204包括电路，该电路配置成在预期输入感测的周期期间将调制信号驱动到感测电极120上。调制信号一般是包含在为输入感测所分配的时间周期上的一个或多个突发的调制信号。调制信号可具有幅度、频率和电压，所述幅度、频率和电压可被改变以得到感测区170中的输入物体的更鲁棒位置信息。传感器模块204可有选择地耦合到传感器电极120的一个或多个。例如，传感器模块204可耦合到传感器电极120的所选部分。在另一个示例中，传感器模块204可耦合到传感器电极120的不同部分。在又一示例中，传感器模块204可耦合到所有传感器电极120，并且工作在绝对或跨电容感测模式。
在一个或多个实施例中，电容感测(或输入感测)和显示更新可在至少部分重叠的周期期间发生。例如，当公共电极被驱动以用于显示更新时，也可驱动公共电极以用于电容感测。在另一个实施例中，电容感测和显示更新可在非重叠周期(又称作非显示更新周期)期间发生。在各个实施例中，非显示更新周期可在显示帧的两条显示线的显示线更新周期之间发生，并且可与显示线更新周期至少具有同样长的时间。在这种实施例中，非显示更新周期可称作长水平消隐周期、长h消隐周期或者分布式消隐周期。在其他实施例中，非显示更新周期可包括水平消隐周期和垂直消隐周期。处理系统110可配置成在不同非显示更新时间的任一个或多个或者任何组合期间或者在显示更新时间期间驱动传感器电极120以用于电容感测。
传感器模块204还包括电路，该电路配置成在预期输入感测的周期期间采用传感器电极120来接收包含与调制信号对应的影响的所产生信号。传感器模块204可确定感测区170中的输入物体140的位置，或者可将包含指示所产生信号的信息的信号提供给另一个模块或处理器、例如电子系统的确定模块或处理器(即，主处理器)，以用于确定感测区170中的输入物体140的位置。
显示驱动器模块208可包含在处理系统110中或者可与其分离。显示驱动器模块208包括电路，该电路配置成在非感测(例如显示更新)周期期间或者在感测周期期间向显示装置的显示器提供显示图像更新信息。
如上所述，感测元件124的传感器电极120可形成为分立几何形式、多边形、条、垫、线条或其他形状，它们相互欧姆地隔离。传感器电极120可通过电路电耦合，以形成相对于传感器电极120的分立传感器电极具有较大平面区域的电极。传感器电极120可由不透明或者透明导电材料来制作。在传感器电极120与显示装置配合使用的实施例中，可能期望的是，将透明导电材料用于传感器电极120。在传感器电极120没有与显示装置配合使用的实施例中，可能期望的是，将具有较低电阻率的不透明导电材料用于传感器电极120，以改进传感器性能。适合于制作传感器电极120的材料包括ITO、铝、银、铜和导电碳材料等。传感器电极120可形成为具有极少或者没有开孔面积的导电材料的连续体(即，具有未被孔中断的平面表面)，或者备选地可制作成形成具有贯穿其中所形成的开口的材料主体。例如，传感器电极120可由导电材料的网格、例如多个互连的细金属线或者碳纳米管来形成。
当采用调制信号来驱动传感器电极120以用于电容感测时，传感器电极120可因传感器电极120与其他附近导电组件(例如其他传感器电极120)之间以及迹线和其他电极之间的电容耦合而遭遇与寄生电容相关的影响。在一些实施例中，这个寄生电容能够降低通过使用电容感测技术来检测那个输入物体的存在的能力。
为了降低与寄生电容相关的影响，向输入装置100的各种组件提供电力的电源配置成生成调制电源信号和调制地信号。调制电源信号和调制地信号使通常相对地球地保持在基本上恒定电压的上述输入装置100的各种组件改为采用相对地球地的调制信号来驱动。换言之，通过采用调制电源向输入装置100供电，输入装置100中的各种信号被调制。然后能够只通过将传感器电极120相对调制地信号保持在恒定电压，来操作传感器电极120。由于输入物体140(一般)处于地球地，所以传感器电极120与输入物体140之间的电压差随时间而改变。此外，通过将传感器电极120(并且因而将输入装置100的其他组件)相对调制地信号保持在恒定电压，传感器电极120所遭遇的寄生电容的影响被降低。更具体来说，因为传感器电极120的电压相对输入装置100的其他组件保持为基本上恒定，所以寄生电容的影响被降低。调制电源可调制输入装置100中的一些组件的电压，但是不调制输入装置100中的其他组件的电压。
在各个实施例中，输入装置100可包括具有集成输入感测装置的显示装置。如上所述，在这类实施例中，一个或多个显示电极可配置成执行显示更新以及电容感测两者。在显示更新周期期间，VCOM层(公共电极或VCOM电极)中的电极形成存储电容器和液晶材料的固定电极，其中电荷存储在VCOM电极与像素电极之间。VCOM电极与像素电极之间存储的电荷量确定光的透射(对于液晶显示器(LCD)而言)或光的产生(对于有机发光二极管OLED而言)。对于OLED像素元件，在显示更新周期期间，电荷存储在像素中的存储电容器上。存储在电容器中的电荷例如通过被施加到晶体管栅极而控制电流经过OLED像素元件的流动。在输入感测周期期间，将与传感器电极120对应的一个或多个公共电极驱动到第一电压电位，以及将(一个或多个)传感器电极驱动到第一电压电位所需的所产生电荷由传感器模块204来测量。在各个实施例中，传感器电极可采用调制电压(调制电压使(一个或多个)传感器电极在第一电压电位与第二电压电位之间转变)来驱动。在其他实施例中，处理系统110可配置成采用预定电荷量来驱动传感器电极，以及该传感器电极上的对应电压被测量。在上述实施例的任一个中，驱动到传感器电极上的信号可称作调制信号，以及所测量的电荷或电压可称作所产生信号，所产生信号采用(一个或多个)传感器电极来接收。在各个实施例中，调制信号可以是调制电压或调制电荷。如果调制信号是电压，则测量电荷。如果调制信号是电荷，则测量电压。所产生信号包括传感器电极与接近导体之间的局部寄生电容以及传感器电极与输入物体之间的电容两者的影响。在各个实施例中，可通过降低存在于所产生信号中的寄生电容的影响，来改进传感器模块204和输入装置100的能力。
图3是按照一实施例、包括第一电源电压域310(1)和第二电源电压域310(2)的处理系统110的框图。各电源电压域310包括处理系统110的电路元件312，该电路元件312采用特定的一对正电源电压和负电源电压来操作。第一电源电压域310(1)的正电源电压和负电源电压相对第二电源电压域310(2)的正电源电压和负电源电压来调制。换言之，调制电源将调制电压施加到第一电源电压域或者第二电源电压域，这表示一个电源电压域的正电源电压和负电源电压相对另一电源电压域的正电源电压和负电源电压来调制。在一些实施例中，一个电源电压域在幅度、频率或相位的至少一个方面相对另一个电源电压域来调制。在一些实施例中，一个电源电压域按照间断方式相对另一个电源电压域来调制。
图3中，两个电源电压域310(1)、310(2)示为包含在处理系统110中。在处理系统110是单个集成电路的实施例中，两个电源电压域310位于单个集成电路中。在其他实施例中，两个电源电压域310位于不同集成电路中。
因为一个电源电压域的正电源电压和负电源电压相对另一电源电压域的正电源电压和负电源电压来调制，所以在第一电源电压域310中生成的信号不一定能够用于第二电源电压域310中。更具体来说，因为电压电平有所不同，所以用于第一电源电压域310中的信号可能在第二电源电压域310中被理解为不正确逻辑值(例如，高而不是低)，可能引起在第二域接收信号的抖动，或者可能具有不在第二电源域的操作限制之内的电压。因此，提供跨域接口单元314，以“转换”第一电源电压域310中生成的信号，以便在第二电源电压域310中使用。
跨域接口单元314接受通过输入线316来自第一电源电压域310的输入信号，并且将该输入信号转换为正逻辑输出信号和负逻辑输出信号。跨域接口单元314通过正输出线318(2)向第二电源电压域310传送正逻辑输出信号，并且通过负输出线320(2)向第二电源电压域310传送负逻辑输出信号。图4-7示出跨域接口单元314中使用的电路的若干实施例。
图4示出按照一实施例、供图3的跨域接口单元314中使用的跨域接口电路400。跨域接口电路400包括第一转换电路402，其经由差分对406耦合到第二转换电路404。第一转换电路402处于第一电源电压域中，而第二转换电路404处于第二电源电压域中。因此，跨域接口电路400用来把从第一电源电压域输入的数据信号转换为输出到第二电源电压域的数据信号。第一电源电压域的负电源电压保持为等于或低于第二电源电压域的负电源电压。类似地，第一电源电压域的正电源电压保持为等于或低于第二电源电压域的正电源电压。
第一转换电路402包括第一反相器410(1)、第二反相器410(2)、第一差分对晶体管412(1)、第二差分对晶体管412(2)(共同称作晶体管差分对)、第一共源共栅晶体管414(1)、第二共源共栅晶体管414(2)以及传递电流ISINK的可控电流源416。差分对406包括第一差分对线418(1)和第二差分对线418(2)。
第二转换电路404包括第一锁存晶体管420(1)、第二锁存晶体管420(2)、第三锁存晶体管420(3)、第四锁存晶体管420(4)、第一电流镜晶体管422(1)(又称作第一差分电流源)、第二电流镜晶体管422(2)(又称作第二差分电流源)、第三电流镜晶体管422(3)、第四电流镜晶体管422(4)、第五电流镜晶体管422(5)、第六电流镜晶体管422(6)、第七电流镜晶体管422(7)、第八电流镜晶体管422(8)、第九电流镜晶体管422(9)、第十电流镜晶体管422(10)、第三反相器410(3)、第四反相器410(4)、第五反相器410(5)、第六反相器410(6)、第一电阻器424(1)和第二电阻器424(2)。第三电流镜晶体管422(3)和第四电流镜晶体管422(4)在本文中称作第一对电流镜源。第五电流镜晶体管422(5)和第六电流镜晶体管422(6)在本文中称作第二对电流镜源。第七电流镜晶体管422(7)和第八电流镜晶体管422(8)在本文中称作第一对电流镜宿。第九电流镜晶体管422(9)和第十电流镜晶体管422(10)在本文中称作第二对电流镜宿。第一锁存晶体管420(1)和第二锁存晶体管420(2)在本文中称作第一交叉耦合锁存器。第三锁存晶体管420(3)和第四锁存晶体管420(4)在本文中称作第二交叉耦合锁存器。第三反相器410(3)和第四反相器410(4)称作第一对缓冲反相器。第五反相器410(5)和第六反相器410(6)称作第二对缓冲反相器。
在第一转换电路402中，第一反相器410(1)的输入耦合到第一结点408，第一结点408耦合到电源电压域310的输入线316。第一反相器410(1)的输出耦合到第二反相器410(2)的输入并且耦合到第二差分对晶体管412(2)的栅极。第二反相器410(2)的输出耦合到第一差分对晶体管412(1)的栅极。第一差分对晶体管412(1)和第二差分对晶体管412(2)两者的源极耦合到可控电流源416，可控电流源416耦合到第一电源电压域的负电源。第一差分对晶体管412(1)的漏极耦合到第一共源共栅晶体管414(1)的源极，以及第二差分对晶体管412(2)的漏极耦合到第二共源共栅晶体管414(2)的源极。第一共源共栅晶体管414(1)和第二共源共栅晶体管414(2)两者的栅极耦合到参考电压。在这个配置中，第一差分对晶体管412(1)和第二差分对晶体管412(2)的漏极将不会超过VREF。因此，参考电压VREF设置成将这些漏极电压限制到对于第一差分对晶体管412(1)和第二差分对晶体管412(2)是安全的值。参考电压VREF设置成使得第一差分对晶体管412(1)的漏极电压和第二差分对晶体管412(2)的漏极电压基本上没有使第一差分对晶体管412(1)和第二差分对晶体管412(2)的装置可靠性劣化。参考电压VREF还设置成使得第一差分对晶体管412(1)和第二差分对晶体管412(2)均工作在饱和区之内，而与两个电源域之间因调制引起的电压差无关，以便使定时变化为最小。第一共源共栅晶体管414(1)和第二共源共栅晶体管414(2)是厚氧化物装置，使得它们能够耐受较高栅-漏电压。在一个实施例中，VREF设置成比GND_fixed高3V。
在第二转换电路404中，第一锁存晶体管420(1)的漏极耦合到第二锁存晶体管420(2)的栅极，以及第二锁存晶体管420(2)的漏极耦合到第一锁存晶体管420(1)的栅极，以形成交叉耦合锁存器。第一锁存晶体管420(1)的漏极还耦合到共源共栅晶体管414(1)的漏极、第一电流镜晶体管422(1)的漏极以及耦合到第一电流镜晶体管422(1)、第三电流镜晶体管422(3)和第四电流镜晶体管422(4)的栅极。第二锁存晶体管420(2)的漏极耦合到共源共栅晶体管414(2)的漏极、第二电流镜晶体管422(2)的漏极以及耦合到第二电流镜晶体管422(2)、第五电流镜晶体管422(5)和第六电流镜晶体管422(6)的栅极。
第四电流镜晶体管422(4)的漏极耦合到第八电流镜晶体管422(8)的漏极，耦合到第三反相器410(3)的输入，并且耦合到第二电阻器424(2)。第六电流镜晶体管422(6)的漏极耦合到第十电流镜晶体管422(10)的漏极，耦合到第一电阻器424(1)，并且耦合到第五反相器410(5)的输入。第三电流镜晶体管422(3)的漏极耦合到第三锁存晶体管420(3)和第七电流镜晶体管422(7)的漏极，并且耦合到第七电流镜晶体管422(7)、第四锁存晶体管420(4)和第十锁存晶体管420(10)的栅极。第五电流镜晶体管422(5)的漏极耦合到第四锁存晶体管420(4)和第九电流镜晶体管422(9)的漏极，耦合到第三锁存晶体管420(3)和第八电流镜晶体管422(8)的栅极，并且耦合到第九电流镜晶体管422(9)的栅极。
第三反相器410(3)的输出耦合到第一电阻器424(1)并且耦合到第四反相器410(4)的输入。第四反相器410(4)的输出耦合到正输出结点426(1)，该正输出结点426(1)耦合到正输出线318。第五反相器410(5)的输出耦合到第六反相器410(6)的输入并且耦合到第二电阻器424(2)。第六反相器410(6)的输出耦合到负输出结点426(2)，该负输出结点426(2)耦合到负输出线320。因此，第一对缓冲反相器采用一对电阻器(电阻器424(1)和电阻器424(2))交叉耦合到第二对缓冲反相器。
第一锁存晶体管420(1)、第二锁存晶体管420(2)、第一电流镜晶体管422(1)、第二电流镜晶体管422(2)、第三电流镜晶体管422(3)、第四电流镜晶体管422(4)、第五电流镜晶体管422(5)和第六电流镜晶体管422(6)是p型金属氧化物半导体晶体管(PMOS)。其余晶体管是n型金属氧化物半导体晶体管(NMOS)。在一些实施例中，PMOS共源共栅晶体管放置在第三电流镜晶体管422(3)和第五电流镜晶体管422(5)下方并且与其串联。
在操作中，施加到输入结点408的输入信号(又称作“数据信号”)被施加到第一反相器410(1)，该第一反相器410(1)生成作为输入信号的逻辑逆的输出。这个逻辑逆施加到第二反相器410(2)，该第二反相器410(2)生成作为第一反相器410(1)的输出的逻辑逆的输出，其在逻辑上与输入信号相同。逻辑逆施加到第二差分对晶体管412(2)的栅极，以及输入信号的逻辑值施加到第一差分对晶体管的栅极。因此，当输入信号具有逻辑高值时，第一差分对晶体管412(1)(并且因而第一差分对线418(1))传递ISINK，而第二差分对晶体管412(2)没有传递电流。在第一差分对线418(1)和第二差分对线418(2)上传播的信号的组合在本文中称作第一中间差分信号。将这个第一中间差分信号提供给第一锁存晶体管420(1)和第二锁存晶体管420(2)，第一锁存晶体管420(1)和第二锁存晶体管420(2)在本文中共同称作第一交叉耦合锁存器。将第一差分对线上的信号提供给第一电流镜晶体管422(1)、第三电流镜晶体管422(3)和第四电流镜晶体管422(4)(共同称作第一电流镜)，它们进行响应而生成第一电流镜信号。还将第二差分对线上的信号提供给第二电流镜晶体管422(2)、第五电流镜晶体管422(5)和第六电流镜晶体管422(6)(共同称作第二电流镜)，它们进行响应而生成第二电流镜信号。第一电流镜信号和第二电流镜信号共同称作第二中间差分信号。这个第二中间差分信号驱动第二交叉耦合锁存器。第二中间差分信号还驱动第一对电流镜宿以及第二对电流镜宿。
当输入信号具有逻辑低值时，第二差分对晶体管412(2)(并且因而第二差分对线418(2))传递ISINK，而第一差分对晶体管412(1)没有传递电流。
如上所述，当输入信号为逻辑低时，第一差分对线418(1)没有传递电流，而第二差分对线418(2)传递ISINK。因为第二差分对线418(2)被下拉到第一电源电压域中的负电源电压，所以第一锁存晶体管420(1)被激活，并且传递来自第二电源电压域的正电源电压的电流。传递这个电流使第一锁存晶体管420(1)的漏极处的电压被上拉到第二电源电压域的正电源电压，这停用第二锁存晶体管420(2)。另外，被下拉到第一电源电压域的负电源电压的第二锁存晶体管420(2)的漏极处的电压激活第二电流镜晶体管422(2)、第五电流镜晶体管422(5)和第六电流镜晶体管422(6)。流经第二电流镜晶体管422(2)的电流是ISINK，以及第五电流镜晶体管422(5)和第六电流镜晶体管422(6)反映流经第二电流镜晶体管422(2)的电流，并且因而是ISINK。
共源共栅晶体管414(1)保护第一差分对晶体管412(1)免受第二电源电压域的高正电源电压的影响，并且用来使第一差分对晶体管412(1)的漏极处的电压保持为相对恒定，这使第一差分对晶体管412(1)的开关阈值保持为恒定，并且防止由调制所引起的抖动。类似地，共源共栅晶体管414(2)保护第二差分对晶体管412(2)免受第二电源电压域的高正电源电压的影响，并且用来使第二差分对晶体管412(2)的漏极处的电压保持为相对恒定，这使第二差分对晶体管412(2)的开关阈值保持为恒定，并且防止由调制所引起的抖动。
因为激活了第六电流镜晶体管422(6)，所以第五反相器410(5)的输入为高，这使第六反相器410(6)的输入为低(使反相输出结点426(2)为高)。反相输出结点426(2)的电压相对第一电源电压域来调制，因为第六反相器410(6)通过第二电源电压域的正和负电源电压来供电。
因为第五电流镜晶体管422(5)的源极被上拉到第二电源电压域的正电源电压，所以第三锁存晶体管420(3)和第九电流镜晶体管422(9)被激活，并且传递ISINK。激活第三锁存晶体管420(3)使第七电流镜晶体管422(7)和第四锁存晶体管420(4)的栅极被拉到低，这停用了这些晶体管。另外，由于第五电流镜晶体管422(5)的漏极被上拉到第二电源电压域的正电源电压，所以第八电流镜晶体管422(8)被激活，这通过第三反相器410(3)和第四反相器410(4)使正输出结点426(1)为逻辑低。
第一锁存晶体管420(1)和第二锁存晶体管420(2)以及第三锁存晶体管420(3)和第四锁存晶体管420(4)提供反馈，该反馈改进输出从高改变成低(或者反之)的速度。第一电阻器424(1)和第二电阻器424(2)也提供按照这种方式进行帮助的反馈。
当输入信号为逻辑高时，第二转换电路404按照相反方式进行操作。因此，第一差分对晶体管412(1)传递ISINK，这使第二锁存晶体管420(2)、第四电流镜晶体管422(4)、第三电流镜晶体管422(3)和第一电流镜晶体管422(1)被激活。第四电流镜晶体管422(4)使第三反相器410(3)的输入为高，这使第四反相器410(4)的输入为低(使正输出结点426(1)为高)。此外，因为激活第三电流镜晶体管422(3)，所以第七电流镜晶体管422(7)和第四锁存晶体管420(4)也被激活，如同第十电流镜晶体管422(10)一样。激活第十电流镜晶体管422(10)下拉第五反相器410(5)的输入，这上拉第六反相器410(6)的输入(使反相输出结点426(2)为逻辑低)。
图5示出按照另一个实施例、用于在图3的跨域接口单元314中使用的跨域接口电路500。跨域接口电路500包括第一转换电路502，该第一转换电路502经由差分对506耦合到第二转换电路504。
跨域接口电路500与跨域接口电路400相似，除了跨域接口电路500用来将输入到比第二电源电压域要高的第一电源电压域中的输入数据信号转换为输出到第二电源电压域的输出数据信号。更具体来说，第一电源电压域的正电源电压保持为高于第二电源电压域的正电源电压，以及第一电源电压域的负电源电压保持为高于第二电源电压域的负电源电压。将输入信号提供给输入结点508，该输入结点508耦合到电源电压域310的输入线316。跨域接口电路400的NMOS(n沟道金属氧化物半导体)晶体管采用PMOS(p沟道金属氧化物半导体)晶体管来取代，以及跨域接口电路400的PMOS晶体管采用NMOS晶体管来取代。现在提供跨域接口电路500的附加细节。
第一转换电路502包括第一反相器510(1)、第二反相器510(2)、第一差分对晶体管512(1)、第二差分对晶体管512(2)(共同称作晶体管差分对)、第一共源共栅晶体管514(1)、第二共源共栅晶体管514(2)以及传递电流ISOURCE的可控电流源516。差分对506包括第一差分对线518(1)和第二差分对线518(2)。第二转换电路504包括第一锁存晶体管520(1)、第二锁存晶体管520(2)、第三锁存晶体管520(3)、第四锁存晶体管520(4)、第一电流镜晶体管522(1)(本文中又称作第一差分电流宿)、第二电流镜晶体管522(2)(本文中又称作第二差分电流宿)、第三电流镜晶体管522(3)、第四电流镜晶体管522(4)、第五电流镜晶体管522(5)、第六电流镜晶体管522(6)、第七电流镜晶体管522(7)、第八电流镜晶体管522(8)、第九电流镜晶体管522(9)以及第十电流镜晶体管522(10)、第三反相器510(3)、第四反相器510(4)、第五反相器510(5)、第六反相器510(6)、第一电阻器524(1)和第二电阻器524(2)。第三电流镜晶体管522(3)和第四电流镜晶体管522(4)在本文中称作第一对电流镜宿。第五电流镜晶体管522(5)和第六电流镜晶体管522(6)在本文中称作第二对电流镜宿。第七电流镜晶体管522(7)和第八电流镜晶体管522(8)在本文中称作第一对电流镜源。第九电流镜晶体管522(9)和第十电流镜晶体管522(10)在本文中称作第二对电流镜源。第一锁存晶体管520(1)和第二锁存晶体管520(2)在本文中称作第一交叉耦合锁存器。第三锁存晶体管520(3)和第四锁存晶体管520(4)在本文中称作第二交叉耦合锁存器。第三反相器510(3)和第四反相器510(4)在本文中称作第一对缓冲反相器。第五反相器510(5)和第六反相器510(6)在本文中称作第二对缓冲反相器。
在第一转换电路502中，第一反相器510(1)的输入耦合到第一结点508，该第一结点508耦合到电源电压域310的输入线316。第一反相器510(1)的输出耦合到第二反相器510(2)的输入并且耦合到第二差分对晶体管512(2)的栅极。第二反相器510(2)的输出耦合到第一差分对晶体管512(1)的栅极。第一差分对晶体管512(1)和第二差分对晶体管512(2)的源极均耦合到可控电流源516，该可控电流源516耦合到第一电源电压域的正电源。第一差分对晶体管512(1)的漏极耦合到第一共源共栅晶体管514(1)的源极，以及第二差分对晶体管512(2)的漏极耦合到第二共源共栅晶体管的源极。第一共源共栅晶体管514(1)和第二共源共栅晶体管514(2)的栅极均耦合到参考电压(VREF)。在这个配置中，第一差分对晶体管512(1)和第二差分对晶体管512(2)的漏极将不会超过VREF。因此，参考电压VREF设置成将这些漏极电压限制到对于第一差分对晶体管512(1)和第二差分对晶体管512(2)是安全的值。参考电压VREF设置成使得第一差分对晶体管512(1)的漏极电压和第二差分对晶体管512(2)的漏极电压基本上没有使第一差分对晶体管512(1)和第二差分对晶体管512(2)的装置可靠性劣化。参考电压VREF还设置成使得第一差分对晶体管512(1)和第二差分对晶体管512(2)均工作在饱和区之内，而与两个电源域之间因调制引起的电压差无关，以便使定时变化为最小。第一共源共栅晶体管514(1)和第二共源共栅晶体管514(2)是厚氧化物装置，使得它们能够耐受较高栅-漏电压。在一个实施例中，VREF设置成3V以上VDD_FIXED以下。
在第二转换电路504中，第一锁存晶体管520(1)的漏极耦合到第二锁存晶体管520(2)的栅极，以及第二锁存晶体管520(2)的漏极耦合到第一锁存晶体管520(1)的栅极，以形成交叉耦合锁存器。第一锁存晶体管520(1)的漏极还耦合到第一电流镜晶体管522(1)的漏极，并且耦合到第一电流镜晶体管522(1)、第三电流镜晶体管522(3)和第四电流镜晶体管522(4)的栅极。第二锁存晶体管520(2)的漏极耦合到第二电流镜晶体管522(2)的漏极，并且耦合到第二电流镜晶体管522(2)、第五电流镜晶体管522(5)和第六电流镜晶体管522(6)的栅极。
第四电流镜晶体管522(4)的漏极耦合到第八电流镜晶体管522(8)的漏极，耦合到第三反相器510(3)的输入，并且耦合到第二电阻器524(2)。第六电流镜晶体管522(6)的漏极耦合到第十电流镜晶体管522(10)的漏极，耦合到第一电阻器524(1)，并且耦合到第五反相器510(5)的输入。第三电流镜晶体管522(3)的漏极耦合到第三锁存晶体管520(3)和第七电流镜晶体管522(7)的漏极，并且耦合到第七电流镜晶体管522(7)、第四锁存晶体管520(4)和第十电流镜晶体管522(10)的栅极。第五电流镜晶体管522(5)的漏极耦合到第四锁存晶体管520(4)和第九电流镜晶体管522(9)的漏极，并且耦合到第九电流镜晶体管522(9)、第三锁存晶体管520(3)和第八电流镜晶体管522(8)的栅极。
第三反相器510(3)的输出耦合到第一电阻器524(1)并且耦合到第四反相器510(4)的输入。第四反相器510(4)的输出耦合到正输出结点526(1)，该正输出结点526(1)耦合到正输出线318。第五反相器510(5)的输出耦合到第六反相器510(6)的输入并且耦合到第二电阻器524(2)。第六反相器510(6)的输出耦合到负输出结点526(2)，该负输出结点526(2)耦合到负输出线320。因此，第一对缓冲反相器采用一对电阻器(电阻器524(1)和电阻器524(2))交叉耦合到第二对缓冲反相器。
第一锁存晶体管520(1)、第二锁存晶体管520(2)、第一电流镜晶体管522(1)、第二电流镜晶体管522(2)、第三电流镜晶体管522(3)、第四电流镜晶体管522(4)、第五电流镜晶体管522(5)和第六电流镜晶体管522(6)是NMOS晶体管。其余晶体管是PMOS晶体管。在一些实施例中，NMOS共源共栅晶体管放置在第三电流镜晶体管522(3)和第五电流镜晶体管522(5)上方并且与其串联。
在操作中，施加到输入结点508的输入信号(本文中又称作“数据信号”)施加到第一反相器510(1)，该第一反相器510(1)生成作为输入信号的逻辑逆的输出。这个逻辑逆施加到第二反相器510(2)，该第二反相器510(2)生成作为第一反相器510(1)的输出的逻辑逆的输出，其在逻辑上与输入信号相同。逻辑逆施加到第二差分对晶体管512(2)的栅极，以及输入信号的逻辑值施加到第一差分对晶体管的栅极。因此，当输入信号具有逻辑高值时，第二差分对晶体管512(2)(并且因而第二差分对线518(2))传递ISOURCE，而第一差分对晶体管512(1)没有传递电流。当输入信号具有逻辑低值时，第一差分对晶体管512(1)(并且因而第一差分对线518(1))传递ISOURCE，而第二差分对晶体管512(2)没有传递电流。在第一差分对线518(1)和第二差分对线518(2)上传播的信号的组合在本文中称作第一中间差分信号。将这个第一中间差分信号提供给第一锁存晶体管520(1)和第二锁存晶体管520(2)，它们在本文中共同称作第一交叉耦合锁存器。还将第一中间差分信号提供给第一电流镜晶体管522(1)、第三电流镜晶体管522(3)和第四电流镜晶体管522(4)(共同称作第一电流镜)，它们进行响应而生成第一电流镜信号。还将第一中间差分信号提供给第二电流镜晶体管522(2)、第五电流镜晶体管522(5)和第六电流镜晶体管522(6)(共同称作第二电流镜)，它们进行响应而生成第二电流镜信号。第一电流镜信号和第二电流镜信号共同称作第二中间差分信号。这个第二中间差分信号驱动第二交叉耦合锁存器。第二中间差分信号还驱动第一对电流镜宿以及第二对电流镜宿。
当输入信号具有逻辑高值时，第二差分对晶体管512(2)(并且因而第二差分对线518(2))传递ISOURCE，而第一差分对晶体管512(1)没有传递电流。
如上所述，当输入信号为逻辑高时，第一差分对线518(1)没有传递电流，而第二差分对线518(2)传递ISOURCE。因为第二差分对线518(2)被上拉到第一电源电压域中的正电源电压，所以第一锁存晶体管520(1)被激活，并且将电流传递到第二电源电压域的负电源电压中。传递这个电流使第一锁存晶体管520(1)的漏极处的电压被下拉到第二电源电压域的负电源电压，这停用第二锁存晶体管520(2)。另外，被上拉到第一电源电压域的正电源电压的第二锁存晶体管520(2)的漏极处的电压对第五电流镜晶体管522(5)和第六电流镜晶体管522(6)的栅极起作用，以反映流经第二电流镜晶体管522(2)的电流。因为激活第六电流镜晶体管522(6)，所以第五反相器510(5)的输入为低，这使第六反相器510(6)的输入为高(使反相输出结点526(2)为低)。反相输出结点526(2)处的电压相对第一电源电压域来调制，因为第六反相器510(6)通过第二电源电压域的正和负电源电压来供电。
共源共栅晶体管514(1)保护第一差分对晶体管512(1)免受第二电源电压域的低负电源电压的影响，并且用来使第一差分对晶体管512(1)的漏极处的电压保持为相对恒定，这使第一差分对晶体管512(1)的开关阈值保持为恒定，并且防止由调制所引起的抖动。类似地，共源共栅晶体管514(2)保护第二差分对晶体管512(2)免受第二电源电压域的低负电源电压的影响，并且用来使第二差分对晶体管512(2)的漏极处的电压保持为相对恒定，这使第二差分对晶体管512(2)的开关阈值保持为恒定，并且防止由调制所引起的抖动。
因为第五电流镜晶体管522(5)的源极被下拉到第二电源电压域的负电源电压，所以第三锁存晶体管520(3)和第九电流镜晶体管522(9)被激活，并且传递ISOURCE。激活第三锁存晶体管520(3)使第十电流镜晶体管522(10)和第四锁存晶体管520(4)的栅极被拉高，这停用这些晶体管。另外，由于第五电流镜晶体管522(5)的源极被下拉到第二电源电压域的负电源电压，所以激活第八电流镜晶体管522(8)，这通过第三反相器510(3)和第四反相器510(4)使正输出结点526(1)为逻辑高。
如同电路400那样，在电路500中，第一锁存晶体管520(1)和第二锁存晶体管520(2)以及第三锁存晶体管520(3)和第四锁存晶体管520(4)提供反馈，该反馈改进输出从高改变成低(或者反之)的速度。第一电阻器524(1)和第二电阻器524(2)也提供按照这种方式进行帮助的反馈。
当输入信号为逻辑低时，第二转换电路504按照相反方式进行操作。因此，第一差分对晶体管512(1)传递ISOURCE，这使第二锁存晶体管520(2)、第四电流镜晶体管522(4)、第三电流镜晶体管522(3)和第一电流镜晶体管522(1)被激活。第四电流镜晶体管522(4)使第三反相器510(3)的输入为低，这使第四反相器510(4)的输入为高(使正输出结点526(1)为低)。此外，因为第三电流镜晶体管522(3)被激活，所以第七电流镜晶体管522(7)和第四锁存晶体管520(4)也被激活，如同第十电流镜晶体管522(10)一样。激活第十电流镜晶体管522(10)上拉第五反相器510(5)的输入，这下拉第六反相器510(6)的输入(使反相输出结点526(2)为逻辑高)。
图6示出按照另一个实施例、用于在图3的跨域接口单元314中使用的跨域接口电路600。跨域接口电路600包括第一转换电路602，该第一转换电路602经由差分对606耦合到第二转换电路404。第一转换电路602中的输入结点608耦合到电源电压域310的输入线316。第二转换电路404是图4的第二转换电路404。但是，第一转换电路602不同于图4的第一转换电路402。
更具体来说，第一转换电路602具有第一反相器610(1)、第二反相器610、第一电流源晶体管611(1)、第二电流源晶体管611(2)、第一锁存晶体管613(1)、第二锁存晶体管613(2)、第一电流镜晶体管615(1)、第二电流镜晶体管615(2)、第一差分对晶体管612(1)、第二差分对晶体管612(2)、第一共源共栅晶体管614(1)和第二共源共栅晶体管614(2)。
第一反相器610(1)的输入耦合到输入结点608。第一反相器610(1)的输出耦合到第二反相器610(2)的输入并且耦合到第二电流源晶体管611(2)的栅极。第二反相器610(2)的输出耦合到第一电流源晶体管611(1)的栅极。可控电流源616耦合到第一电源电压域的正电源电压，并且耦合到第一电流源晶体管611(1)和第二电流源晶体管611(2)的源极。第一电流源晶体管611(1)的漏极耦合到第一电流镜晶体管615(1)、第二差分对晶体管612(2)和第二锁存晶体管613(2)的栅极，并且耦合到第一电流镜晶体管615(1)和第一锁存晶体管613(1)的漏极。第二电流源晶体管611(2)的漏极耦合到第一锁存晶体管613(1)、第二电流镜晶体管615(2)和第一差分对晶体管612(1)的栅极，并且耦合到第二锁存晶体管613(2)和第二电流镜晶体管615(2)的源极。第一锁存晶体管613(1)、第二锁存晶体管613(2)、第一电流镜晶体管615(1)、第二电流镜晶体管615(2)、第一差分对晶体管612(1)和第二差分对晶体管612(2)的源极全部耦合到第一转换电路602所在的电源电压域的负电源电压。第一共源共栅晶体管614(1)和第二共源共栅晶体管614(2)的栅极耦合到参考电压VREF。第一差分对晶体管612(1)和第二差分对晶体管612(2)的漏极将不会超过参考电压VREF。因此，VREF设置成将这些漏极电压限制到对于第一差分对晶体管612(1)和第二差分对晶体管612(2)是安全的值。参考电压VREF设置成使得第一差分对晶体管612(1)的漏极电压和第二差分对晶体管612(2)的漏极电压基本上没有使第一差分对晶体管612(1)和第二差分对晶体管612(2)的装置可靠性劣化。参考电压VREF还设置成使得第一差分对晶体管612(1)和第二差分对晶体管612(2)均工作在饱和区之内，而与两个电源域之间因调制引起的电压差无关，以便使定时变化为最小。第一共源共栅晶体管614(1)和第二共源共栅晶体管614(2)是厚氧化物装置，使得它们能够耐受较高栅-漏电压。在一个实施例中，参考电压VREF设置成比GND_FIXED高3V。第一共源共栅晶体管614(1)的源极耦合到第一差分对晶体管612(1)的漏极，以及第二共源共栅晶体管614(2)的源极耦合到第二差分对晶体管612(2)的漏极。第一共源共栅晶体管614(1)的漏极耦合到第一差分对线618(1)，以及第二共源共栅晶体管614(2)的漏极耦合到第二差分对线618(2)。
在操作中，施加到输入结点608的输入信号由第一反相器610(1)在逻辑上反相，以形成反相信号，该反相信号由第二反相器610(2)再次反相，以形成同相信号。反相信号施加到第一电流源晶体管611(1)的栅极，而同相信号施加到第二电流源晶体管612(2)的栅极。当输入信号为逻辑高时，第二电流源晶体管611(2)传递电流ISOURCE，而第一电流源晶体管611(1)没有传递电流。当输入信号为逻辑低时，第二电流源晶体管611(2)没有传递电流，而第一电流源晶体管611(1)传递电流ISOURCE。第一锁存晶体管613(1)在第二电流源晶体管611(2)传递ISOURCE时将其漏极拉到GND_fixed，以及第二锁存晶体管613(2)在第一电流源晶体管611(1)传递ISOURCE时将其漏极拉到GND_fixed。第一电流镜晶体管615(1)在第一电流源晶体管611(1)传递ISOURCE时传递ISOURCE，以及第二电流镜晶体管615(2)在第二电流源晶体管611(2)传递ISOURCE时传递ISOURCE。此外，经过第一差分对晶体管612(1)的电流反映经过第二电流镜晶体管615(2)的电流，以及经过第二差分对晶体管612(2)的电流反映经过第一电流镜晶体管615(1)的电流。因此，当输入结点608为逻辑高时，第一差分对晶体管612(1)传递ISOURCE，而当输入结点608为逻辑低时，第二差分对晶体管612(2)传递ISOURCE。差分对606将信号传送给第二转换电路404，该第二转换电路404如以上针对图4所述进行响应。与图4的第一差分对晶体管412(1)和第二差分对晶体管412(2)相比，针对图6所述的电路600为第一差分对晶体管612(1)和第二差分对晶体管612(2)提供更好的活动空间(headroom)。
在图4-6所述实施例的任一个中，简单电流镜可通过其他类型的电流镜(例如超镜、威尔逊镜等)来取代。
图7示出按照另一个实施例、用于在图3的跨域接口单元314中使用的跨域接口电路700。跨域接口电路700包括第一转换电路702，该第一转换电路702经由连接线706耦合到第二转换电路704。第一转换电路702中的输入结点708耦合到第一电源电压域310的输入线316。正输出结点707耦合到第二不同电源电压域310中的正输出线318，而负输出结点709耦合到第二电源电压域310中的负输出线320。第一重置信号输入到第一重置结点730(0)，而第二重置信号输入到第二重置结点730(1)。第一转换电路702处于第一电源电压域310中，而第二转换电路704处于第二电源电压域310中。
第一转换电路702包括第一反相器710(1)、第二反相器710(2)、第一与非门712(1)、第一交流耦合(AC耦合)714(1)和第二AC耦合714(2)。连接线706包括第一AC耦合线716(1)和第二AC耦合线716(2)。第二转换电路704包括第三反相器710(3)、第四反相器710(4)、第五反相器710(5)、第二与非门712(2)和第三与非门712(3)。
在第一转换电路702中，第一反相器710(1)的输入耦合到第一重置结点730(0)。第一反相器710(1)的输出耦合到第一与非门712(1)的第一输入。输入结点708耦合到第一与非门712(1)的第二输入。第一与非门712(1)的输出耦合到第一AC耦合714(1)并且耦合到第二反相器710(2)的输入。第二反相器710(2)的输出耦合到第二AC耦合714(2)。
在第二转换电路704中，重置信号730(1)耦合到第三反相器710(3)的输入。第三反相器710(3)的输出耦合到第三与非门712(3)的第二输入。调制电源VDD_MODULATED耦合到第二与非门712(2)的第一输入。第二与非门712(2)的第二输入耦合到第四反相器710(4)的输入。第三与非门712(3)的第一输入耦合到第五反相器710(5)的输入。第四反相器710(4)的输出耦合到第一(正)输出结点707，以及第五反相器710(5)的输出耦合到第二(负)输出结点709。第一AC耦合714(1)通过第一AC耦合线716(1)耦合到第二转换电路704，以及第二AC耦合714(2)通过第二AC耦合线716(2)耦合到第二转换电路704。更具体来说，第一AC耦合714(1)耦合到第四反相器710(4)的输入，并且耦合到第二与非门712(2)的第二输入，该第二输入耦合到第三与非门712(3)的输出。第二AC耦合714(2)耦合到第三与非门712(3)的第一输入，并且耦合到第五反相器710(5)的输入，该输入耦合到第二与非门712(2)的输出。
在第一转换电路702中，各元件通过VDD_FIXED和VSS_FIXED(其分别是固定电源和固定地信号)来供电。在第二转换电路704中，各元件通过VDD_MODULATED和VSS_MODULATED(其分别是调制电源和调制地信号)来供电。调制电源信号VDD_MODULATED相对固定电源信号VDD_FIXED来调制。类似地，调制地信号VSS_MODULATED相对固定地信号VSS_FIXED来调制。应当理解，与第二转换电路704对应的“调制域”(其是通过VDD_MODULATED和VSS_MODULATED所供电的域)可具有保持为低于或者保持为高于“固定域”(其是通过VDD_FIXED和VSS_FIXED所供电的域)的电压的电压。在任一种情况下，“调制域”在本文中描述为相对固定域来调制。可应用这个调制，以使调制域向上或向下偏移。
第二与非门712(2)和第三与非门712(3)共同组成交叉耦合锁存器。在正常操作中-即当跨域接口电路700未被重置时，第一重置信号730(0)和第二重置信号730(1)均为低。对于第一重置信号730(0)为低，第一与非门712(1)的第一输入为高。对于第二重置信号730(1)为低，第三反相器710(3)的输出为高，表示第三与非门712(3)的第二输入为高。此外，因为第二与非门712(2)的第一输入耦合到VDD_MODULATED，所以那个第一输入为逻辑高。清楚的是，当没有声明(assert)重置信号时，每个与非门712的至少一个输入为高，表示与非门712的输出是对那个与非门712的另一输入的逻辑值的逻辑逆。
以下论述假定第一重置信号730(0)和第二重置信号730(1)为低。此后将论述重置信号730为高时的操作。
对于第一重置信号730(0)为低，当输入结点708从逻辑低切换到逻辑高时，第一与非门712(1)的输出从逻辑高切换到逻辑低，并且电流通过第一AC耦合714(1)来吸取。另外，第二反相器710(2)的输出从逻辑低切换到逻辑高，并且电流通过第二AC耦合714(2)来推送。
通过第一AC耦合714(1)来吸取电流使第四反相器710(4)的输入成为逻辑低，这使正输出707为高。另外，第二与非门712(2)的输出为高，这使负输出为低，并且使第三与非门712(3)的第一输入为高，这使第三与非门712(3)的输出为低，从而加强来自第一转换电路702的输入。
当输入结点708从逻辑高切换到逻辑低时，上述过程的逻辑逆发生。因此，当输入结点708切换到逻辑低时，正输出707为逻辑低，而负输出709为逻辑高。
重置信号730的任一个的声明(切换到逻辑高)使跨域接口电路700被重置(即，交叉耦合锁存器存储使正输出707为逻辑低而负输出为高709的值)。更具体来说，当声明第一重置信号730(0)时，第一与非门712(1)的第一输入为低，这表示第一与非门712(1)的输出为高，而与输入结点708的值无关。因此，跨域接口电路700表现为好像输入结点708为逻辑低一样，如上所述(即，上述信号经过AC耦合714，以将交叉耦合锁存器和输出结点设置为上述值)。对于第二重置信号730(1)被声明，第三与非门712(3)的第二输入为低，表示第三与非门712(3)的输出为高，这使正输出707为低而负输出为高。
能够操作跨域接口电路700，其中为第一转换电路702供电的固定电源和地信号保持为低于或者相对等于为第二转换电路704供电的调制电源和地信号。在这种上移状况中，有益的是在没有首先声明第二重置信号730(1)的情况下声明第一转换电路702中的第一重置信号730(0)。这种限定是有益的，因为当声明第一重置信号730(0)时，第一与非门712(1)和第二反相器710(2)使第一差分对线716(1)转到VDD_MODULATED而使第二差分对线716(2)转到VSS_MODULATED。这时，通过在已经声明第一重置信号730(0)之后的某个时间声明第二重置信号730(1)，由于第一差分对线716(1)已经为高而第二差分对线716(2)已经为低，所以声明第二重置信号730(1)的动作没有在组成第二转换电路704的晶体管中生成过应力。但是，如果第二重置信号730(1)在没有声明第一重置信号730(0)时被声明，则对那些晶体管的过应力可能发生。更具体来说，如果第一差分对线716(1)处于VSS_MODULATED而第二差分对线716(2)处于VDD_MODULATED，则当声明第二重置信号730(1)时，会在第二差分对线716(2)上生成负脉冲，这可引起对第二转换电路704的晶体管的应力。因此，第一重置信号730(0)应当在声明第二重置信号730(1)之前被声明。另外，第二重置信号730(1)应当在对第一重置信号730(0)解除声明之前被解除声明。
基于类似的原因，当固定电源VDD_FIXED和固定地信号VSS_FIXED保持为高于或相对等于调制电源VDD_MODULATED和调制地信号VSS_MODULATED时，第一重置信号730(0)应当在声明第二重置信号730(1)之前被声明。另外，第二重置信号730(1)应当在对第一重置信号730(0)解除声明之前被解除声明。在这种“下移”状况中，调制VSS_MODULATED和VDD_MODULATED被认为相对VSS_FIXED和VDD_FIXED来调制，但是VSS_FIXED和VDD_FIXED保持为高于或相对等于VSS_MODULATED和VDD_MODULATED。因此，无论电路是用来“上移”还是用来“下移”，都不应当声明第二重置信号，除非已经声明第一重置信号，以及不应当对第一重置信号解除声明，除非已经对第二重置信号解除声明。
图8示出按照一实施例、用于将数据信号从第一电源电压域传送到第二电源电压域的方法。虽然方法步骤结合图1-7来描述，但是本领域的技术人员将会理解，配置成按照任何顺序来执行方法步骤的任何系统落入本发明的范围之内。
如所示，方法800开始于步骤802，其中第一电源电压域310内的第一转换电路(第一转换电路402、第一转换电路502、第一转换电路602或第一转换电路702)中的输入结点接收输入信号。
在步骤804，第一转换电路生成第一中间差分信号。在步骤806，第一转换电路将第一中间差分信号传送到第二转换电路(第二转换电路404、第二转换电路504、第二转换电路604或第二转换电路704)中的第一交叉耦合锁存器，该第一交叉耦合锁存器处于第二电源电压域并且耦合到第二电源电压域的正电源电压。在步骤808，第一交叉耦合锁存器基于第一中间差分信号来生成输出信号。最后，在步骤810，第二转换电路在第二电源电压域中从输出结点输出信号。
结论
本技术的各个实施例提供用于降低电容感测输入装置中的寄生电容的输入装置和方法。具体来说，本文所述的实施例有利地利用调制电源来调制输入装置中的信号，以降低输入装置中的传感器电极所遭遇的寄生电容的影响。另外，一些其他实施例提供具有触摸感测能力的显示装置，该显示装置包括调制电源以调制提供给显示装置中的显示元件和触摸感测元件的信号。通过调制电源，传感器电极与输入装置的其他组件之间的电容耦合的影响降低，由此增加感测输入物体的能力。
因此，提供本文中提出的实施例和示例，以便最好地说明按照本技术及其特定应用的实施例，并且由此使本领域的技术人员能够实施和使用本发明。但是，本领域的技术人员将会知道，仅为了便于说明和举例而提供以上描述和示例。所提出的描述不是意在穷尽性的或者将本发明局限于所公开的精确形式。
鉴于以上所述，本公开的范围通过以下权利要求书来确定。

Claims (30)

1.一种用于在具有第一电源电压域和第二电源电压域的处理系统的集成电路中传递数据信号的方法，其中所述第二电源电压域的正电源电压和所述第二电源电压域的负电源电压中的至少一个相对所述第一电源电压域来调制，所述方法包括：
在所述集成电路的第一结点处接收所述数据信号，其中所述第一结点处于所述第一电源电压域中；
经由所述集成电路的第一转换电路，根据所述数据信号来生成第一中间差分信号；
向第一交叉耦合锁存器传递所述第一中间差分信号，其中所述第一交叉耦合锁存器基于所述第一中间差分信号来生成第一输出信号；以及
从所述集成电路的第二结点来输出所述第一输出信号，其中所述第二结点处于所述第二电源电压域中，其中生成所述第一中间差分信号包括：
去除与所述第二电源电压域的所述正电源电压和所述第二电源电压域的所述负电源电压的至少一个中的调制对应的影响。
2.如权利要求1所述的方法，其中，向所述第一交叉耦合锁存器传递所述第一中间差分信号包括向与所述第二电源电压域的所述正电源电压耦合的所述第一交叉耦合锁存器传递所述第一中间差分信号。
3.如权利要求2所述的方法，其中：
所述第二电源电压域的所述正电源电压没有下降到低于所述第一电源电压域的所述正电源电压；以及
所述第二电源电压域的所述负电源电压没有下降到低于所述第一电源电压域的所述负电源电压。
4.如权利要求1所述的方法，其中，向所述第一交叉耦合锁存器传递所述第一中间差分信号包括向与所述第二电源电压域的所述负电源电压耦合的所述第一交叉耦合锁存器传递所述第一中间差分信号。
5.如权利要求4所述的方法，其中：
所述第二电源电压域的所述正电源电压没有升高到高于所述第一电源电压域的所述正电源电压；以及
所述第二电源电压域的所述负电源电压没有升高到高于所述第一电源电压域的所述负电源电压。
6.如权利要求1所述的方法，其中：
根据所述数据信号来生成所述第一中间差分信号包括通过一对交流耦合来传送所述数据信号，以生成所述第一中间差分信号。
7.如权利要求1所述的方法，其中，去除与所述第二电源电压域的所述正电源电压和所述第二电源电压域的所述负电源电压的至少一个对应的影响包括：
通过与差分对串联耦合的一对共源共栅晶体管来传递所述数据信号，以生成所述第一中间差分信号。
8.一种用于在具有第一电源电压域和第二电源电压域的处理系统的集成电路中传递数据信号的方法，其中所述第二电源电压域的正电源电压和所述第二电源电压域的负电源电压中的至少一个相对所述第一电源电压域来调制，所述方法包括：
在所述集成电路的第一结点处接收所述数据信号，其中所述第一结点处于所述第一电源电压域中；
经由所述集成电路的第一转换电路，根据所述数据信号来生成第一中间差分信号；
向第一交叉耦合锁存器传递所述第一中间差分信号，其中所述第一交叉耦合锁存器基于所述第一中间差分信号来生成第一输出信号；以及
从所述集成电路的第二结点来输出所述第一输出信号，其中所述第二结点处于所述第二电源电压域中，其中向所述第一交叉耦合锁存器传递所述第一中间差分信号还包括：
向第一电流镜传递所述第一中间差分信号，所述第一电流镜配置成基于所述第一中间差分信号来生成第一电流镜信号；以及
基于所述第一电流镜信号来生成所述第一输出信号。
9.如权利要求8所述的方法，其中，向所述第一交叉耦合锁存器传递所述第一中间差分信号还包括：
向第二电流镜传递所述第一中间差分信号，所述第二电流镜配置成基于所述第一中间差分信号来生成第二电流镜信号，其中所述第二电流镜信号是所述第一电流镜信号的逻辑逆；以及
向具有第一输出的第一反相器传递所述第一电流镜信号，所述第一输出通过第一电阻器耦合到所述第二电流镜信号。
10.一种集成电路，包括：
第一电源电压域；
第二电源电压域，其中所述第二电源电压域的正电源电压和所述第二电源电压域的负电源电压的至少一个相对所述第一电源电压域来调制；以及
跨域接口电路，包括：
第一转换电路，其包括第一结点且处于所述第一电源电压域中，以及
第二转换电路，其处于所述第二电源电压域中且包括第二结点和第一交叉耦合锁存器，
其中所述第一转换电路配置成在所述第一结点处接收数据信号，根据所述数据信号生成第一中间差分信号，并且向所述第二转换电路传递所述第一中间差分信号；以及
其中所述第二转换电路配置成在所述第一交叉耦合锁存器处接收所述第一中间差分信号，经由所述第一交叉耦合锁存器基于所述第一中间差分信号来生成第一输出信号，并且从所述第二结点来输出所述第一输出信号，其中：
所述第二转换电路包括配置成基于所述第一中间差分信号来生成第一电流镜信号的第一电流镜，以及
所述第二转换电路配置成基于所述第一电流镜信号来生成所述第一输出信号。
11.如权利要求10所述的集成电路，其中：
所述第一交叉耦合锁存器耦合到所述第二电源电压域的正电源电压。
12.如权利要求11所述的集成电路，其中：
所述第二电源电压域的所述正电源电压没有下降到低于所述第一电源电压域的所述正电源电压；以及
所述第二电源电压域的所述负电源电压没有下降到低于所述第一电源电压域的所述负电源电压。
13.如权利要求10所述的集成电路，其中：
所述第一交叉耦合锁存器耦合到所述第二电源电压域的负电源电压。
14.如权利要求13所述的集成电路，其中：
所述第二电源电压域的所述正电源电压没有升高到高于所述第一电源电压域的正电源电压；以及
所述第二电源电压域的所述负电源电压没有升高到高于所述第一电源电压域的所述负电源电压。
15.如权利要求10所述的集成电路，其中：
所述第一转换电路包括一对共源共栅晶体管，该对共源共栅晶体管配置成接收所述数据信号并且与差分对串联耦合以生成所述第一中间差分信号。
16.如权利要求10所述的集成电路，其中：
所述第二转换电路还包括：
第二电流镜，其配置成基于所述第一中间差分信号来生成第二电流镜信号，其中所述第二电流镜信号是所述第一电流镜信号的逻辑逆，
第一电阻器，以及
第一反相器，其具有耦合到所述第一电阻器的输出和配置成接收所述第一电流镜信号的输入，
其中所述第一电阻器配置成接收所述第二电流镜信号。
17.一种集成电路，包括：
第一电源电压域；
第二电源电压域，其中所述第二电源电压域的正电源电压和所述第二电源电压域的负电源电压的至少一个相对所述第一电源电压域来调制；以及
跨域接口电路，包括：
第一转换电路，其包括第一结点且处于所述第一电源电压域中，以及
第二转换电路，其处于所述第二电源电压域中且包括第二结点和第一交叉耦合锁存器，
其中所述第一转换电路配置成在所述第一结点处接收数据信号，根据所述数据信号生成第一中间差分信号，并且向所述第二转换电路传递所述第一中间差分信号；以及
其中所述第二转换电路配置成在所述第一交叉耦合锁存器处接收所述第一中间差分信号，经由所述第一交叉耦合锁存器基于所述第一中间差分信号来生成第一输出信号，并且从所述第二结点来输出所述第一输出信号，其中：
所述第一转换电路还包括一对交流耦合，该对交流耦合配置成基于所述数据信号来生成所述第一中间差分信号。
18.如权利要求17所述的集成电路，其中，所述第一转换电路还包括：
可控电流源；以及
晶体管差分对，
其中所述晶体管差分对的每个的源极通过所述可控电流源耦合到所述第一电源电压域的所述负电源电压。
19.一种集成电路，包括：
第一电源电压域；
第二电源电压域，其中所述第二电源电压域的正电源电压和所述第二电源电压域的负电源电压的至少一个相对所述第一电源电压域来调制；以及
跨域接口电路，包括：
第一转换电路，其包括第一结点且处于所述第一电源电压域中，以及
第二转换电路，其处于所述第二电源电压域中且包括第二结点和第一交叉耦合锁存器，
其中所述第一转换电路配置成在所述第一结点处接收数据信号，根据所述数据信号生成第一中间差分信号，并且向所述第二转换电路传递所述第一中间差分信号；以及
其中所述第二转换电路配置成在所述第一交叉耦合锁存器处接收所述第一中间差分信号，经由所述第一交叉耦合锁存器基于所述第一中间差分信号来生成第一输出信号，并且从所述第二结点来输出所述第一输出信号，其中所述第一中间差分信号处于所述第一电源电压域中，并且其中所述第一中间差分信号由所述第一交叉耦合锁存器转换为所述第二电源电压域中的第二中间差分信号。
20.如权利要求19所述的集成电路，其中，所述第二转换电路还包括：
第一差分电流源，其配置成接收所述第一中间差分信号；
与所述第一差分电流源并联耦合的第一对电流镜源，其中所述第一差分电流源配置成使所述第一对电流镜源传导第一电流镜信号；
第一对电流镜宿，其与所述第一对电流镜源耦合并配置成将电流灌到所述第二电源电压域的所述负电源电压；
第二交叉耦合锁存器，其耦合到所述第二电源电压域的所述负电源电压，
其中所述第一对电流镜源配置成驱动所述第二交叉耦合锁存器和所述第一对电流镜宿。
21.如权利要求20所述的集成电路，其中，所述第二转换电路还包括：
第一对缓冲反相器，其耦合到正输出结点，
其中所述第一对电流镜源和所述第一对电流镜宿均耦合到所述第一对缓冲反相器。
22.如权利要求21所述的集成电路，其中，所述第二转换电路还包括：
第二差分电流源，其配置成接收所述第一中间差分信号；
与所述第二差分电流源并联耦合的第二对电流镜源，其中所述第二差分电流源配置成使所述第二对电流镜源传导第二电流镜信号；
第二对电流镜宿，其与所述第二对电流镜源耦合并配置成将电流灌到所述第二电源电压域的所述负电源电压，
其中所述第二对电流镜源配置成驱动所述第二交叉耦合锁存器和所述第二对电流镜宿。
23.如权利要求22所述的集成电路，其中，所述第二转换电路还包括：
第二对缓冲反相器，其耦合到负输出结点，
其中所述第二对电流镜源和所述第二对电流镜宿均耦合到所述第二对缓冲反相器。
24.如权利要求23所述的集成电路，其中：
所述第一对缓冲反相器采用一对电阻器交叉耦合到所述第二对缓冲反相器。
25.如权利要求19所述的集成电路，其中，所述第二转换电路还包括：
第一差分电流宿，其配置成接收所述第一中间差分信号；
与所述第一差分电流宿并联耦合的第一对电流镜宿，其中所述第一差分电流宿配置成使所述第一对电流镜宿传导第一电流镜信号；
第一对电流镜源，其与所述第一对电流镜宿耦合并配置成从所述第二电源电压域的所述正电源电压拉电流；
第二交叉耦合锁存器，其耦合到所述第二电源电压域的所述正电源电压，
其中所述第一对电流镜宿配置成驱动所述第二交叉耦合锁存器和所述第一对电流镜源。
26.如权利要求25所述的集成电路，其中，所述第二转换电路还包括：
第一对缓冲反相器，其耦合到正输出结点，
其中所述第一对电流镜源和所述第一对电流镜宿均耦合到所述第一对缓冲反相器。
27.如权利要求26所述的集成电路，其中，所述第二转换电路还包括：
第二差分电流宿，其配置成接收所述第一中间差分信号；
与所述第二差分电流宿并联耦合的第二对电流镜宿，其中所述第二差分电流宿配置成使所述第二对电流镜宿传导第二电流镜信号；
第二对电流镜源，其与所述第二对电流镜宿耦合并配置成从所述第二电源电压域的所述正电源电压拉电流，
其中所述第二对电流镜宿配置成驱动所述第二交叉耦合锁存器和所述第二对电流镜源。
28.如权利要求27所述的集成电路，其中，所述第二转换电路还包括：
第二对缓冲反相器，其耦合到负输出结点，
其中所述第二对电流镜源和所述第二对电流镜宿均耦合到所述第二对缓冲反相器。
29.如权利要求28所述的集成电路，其中：
所述第一对缓冲反相器采用一对电阻器交叉耦合到所述第二对缓冲反相器。
30.一种输入装置，包括：
多个传感器电极；以及
处理系统，其配置成驱动所述多个传感器电极以进行电容感测，所述处理系统包括集成电路，所述集成电路包括：
第一电源电压域；
第二电源电压域，其中所述第二电源电压域的正电源电压和所述第二电源电压域的负电源电压的至少一个相对所述第一电源电压域来调制；以及
跨域接口电路，其包括：
第一转换电路，所述第一转换电路包括第一结点且处于所述第一电源电压域中，以及
第二转换电路，所述第二转换电路处于所述第二电源电压域中且包括第二结点和第一交叉耦合锁存器，
其中所述第一转换电路配置成在所述第一结点处接收数据信号，根据所述数据信号生成第一中间差分信号，并且向所述第二转换电路传递所述第一中间差分信号；以及
其中所述第二转换电路配置成在所述第一交叉耦合锁存器处接收所述第一中间差分信号，经由所述第一交叉耦合锁存器、基于所述第一中间差分信号来生成第一输出信号，并且从所述第二结点来输出所述第一输出信号。
CN201510827689.XA 2014-09-30 2015-09-30 电源调制跨域数据接口 Active CN105511697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/502785 2014-09-30
US14/502,785 US9509308B2 (en) 2014-09-30 2014-09-30 Supply-modulation cross domain data interface

Publications (2)

Publication Number Publication Date
CN105511697A CN105511697A (zh) 2016-04-20
CN105511697B true CN105511697B (zh) 2018-09-14

Family

ID=55585563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510827689.XA Active CN105511697B (zh) 2014-09-30 2015-09-30 电源调制跨域数据接口

Country Status (2)

Country Link
US (1) US9509308B2 (zh)
CN (1) CN105511697B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180136778A1 (en) * 2015-06-04 2018-05-17 Silicon Works Co., Ltd. Technology for driving a panel
JP2017112537A (ja) * 2015-12-17 2017-06-22 シナプティクス・ジャパン合同会社 インバータ回路
US10786665B2 (en) * 2016-09-10 2020-09-29 Boston Scientific Neuromodulation Corporation Biasing of a current generation architecture for an implantable medical device
WO2018119960A1 (zh) * 2016-12-29 2018-07-05 深圳市汇顶科技股份有限公司 触控系统及其电源供应电路
JP6817081B2 (ja) * 2017-01-17 2021-01-20 エイブリック株式会社 レベルシフト回路
JP2018129727A (ja) * 2017-02-09 2018-08-16 エイブリック株式会社 レベルシフタ
CN108092241A (zh) * 2017-11-28 2018-05-29 国网浙江省电力公司台州供电公司 用于多端t接输电线路的差动保护方法和系统
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
US11169590B2 (en) * 2019-07-19 2021-11-09 Arm Limited Core ramp detection circuitry
CN117254682B (zh) * 2023-11-20 2024-03-12 成都芯翼科技有限公司 一种抗干扰电压转换电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629830B1 (en) * 2008-07-30 2009-12-08 Intel Corporation Voltage level shifter

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19633013B4 (de) 1996-08-16 2005-02-24 Continental Teves Ag & Co. Ohg Digitale, taktgesteuerte Schaltungsanordnung
US6373909B2 (en) 1999-10-22 2002-04-16 Telefonaktiebolaget Lm Ericsson (Publ) Communications terminal having a receiver and method for removing known interferers from a digitized intermediate frequency signal
US6600338B1 (en) * 2001-05-04 2003-07-29 Rambus, Inc. Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage
US6831491B2 (en) 2002-12-23 2004-12-14 Agilent Technologies, Inc. Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation
US6765519B2 (en) 2002-12-23 2004-07-20 Agilent Technologies, Inc. System and method for designing and using analog circuits operating in the modulation domain
US7227400B1 (en) * 2005-03-30 2007-06-05 Integrated Device Technology, Inc. High speed MOSFET output driver
US7831146B2 (en) 2005-09-15 2010-11-09 Mazed Mohammad A Time and wavelength-shifted dynamic bidirectional system
US7649919B2 (en) * 2006-05-26 2010-01-19 Mediatek Inc. Automatic power control circuits and methods
US7463065B1 (en) * 2006-11-13 2008-12-09 Nvidia Corporation Low power single-rail-input voltage level shifter
US7583126B2 (en) * 2007-05-24 2009-09-01 Nvidia Corporation Apparatus and method for preventing current leakage when a low voltage domain is powered down
US20100102851A1 (en) * 2008-10-27 2010-04-29 Microchip Technology Incorporated P-Type Source Bias Virtual Ground Restoration Apparatus
US7852118B2 (en) * 2008-12-12 2010-12-14 Microchip Technology Incorporated High speed conditional back bias virtual ground restoration circuit
DE102009037486B3 (de) * 2009-08-13 2011-07-28 Texas Instruments Deutschland GmbH, 85356 Elektronische Vorrichtung und Verfahren zur effizienten Pegelverschiebung
US8421516B2 (en) * 2009-10-23 2013-04-16 Arm Limited Apparatus and method providing an interface between a first voltage domain and a second voltage domain
CN101807911A (zh) * 2010-03-25 2010-08-18 华为终端有限公司 电平转换电路和电平转换方法
US9124279B2 (en) * 2012-09-03 2015-09-01 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US9240787B2 (en) * 2013-12-19 2016-01-19 Sandisk Technologies Inc. Wide supply range high speed low-to-high level shifter
US9748957B2 (en) * 2014-03-31 2017-08-29 Stmicroelectronics International N.V. Voltage level shifter circuit, system, and method for wide supply voltage applications
JP6336831B2 (ja) * 2014-06-25 2018-06-06 ローム株式会社 インタフェース回路、それを用いた半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629830B1 (en) * 2008-07-30 2009-12-08 Intel Corporation Voltage level shifter

Also Published As

Publication number Publication date
US20160094225A1 (en) 2016-03-31
US9509308B2 (en) 2016-11-29
CN105511697A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN105511697B (zh) 电源调制跨域数据接口
US9465482B2 (en) Display guarding techniques
CN104995589B (zh) 用于降低寄生电容的调制电源
CN107025013B (zh) 使用电极保护技术的二维绝对电容性感测
CN106325590B (zh) 用于基于传感器的输入装置的规则通孔图案
CN105723307B (zh) 用于电容性感测装置的多传感器触摸集成显示驱动器配置
CN105278778B (zh) 集成有触摸屏的显示装置
US9882746B2 (en) Timing-controller-controlled power modes in touch-enabled source drivers
KR102059712B1 (ko) 비-디스플레이 업데이트 기간들 후의 디스플레이 아티팩트들의 감소
US10095948B2 (en) Modulation scheme for fingerprint sensing
CN105593799A (zh) 用于矩阵传感器的目标跨电容感测
CN107407988A (zh) 显示和感测数据的时间共享
KR102362638B1 (ko) 통합된 디스플레이 및 입력 감지 디바이스를 위한 라우팅
US20140002410A1 (en) Fully addressable transmitter electrode control
US9285934B2 (en) Shielding with display elements
CN104185828B (zh) 用于减少发射器功耗的系统及方法
CN108628491A (zh) 使用显示设备的公共电极进行触摸检测的方法和系统
CN110244882A (zh) 减轻来自传感器电极的电磁辐射
US9459367B2 (en) Capacitive sensor driving technique that enables hybrid sensing or equalization
US10191584B2 (en) Reducing connections from a sensing module
CN108572763A (zh) 使用干扰测量的功率消耗优化
CN106406597A (zh) 自适应低电力vcom模式
US10055045B2 (en) Current feedback digital charge accumulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant