CN106169483A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106169483A
CN106169483A CN201610657822.6A CN201610657822A CN106169483A CN 106169483 A CN106169483 A CN 106169483A CN 201610657822 A CN201610657822 A CN 201610657822A CN 106169483 A CN106169483 A CN 106169483A
Authority
CN
China
Prior art keywords
grid
electrode
pixel electrode
source electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610657822.6A
Other languages
English (en)
Other versions
CN106169483B (zh
Inventor
王骁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN106169483A publication Critical patent/CN106169483A/zh
Application granted granted Critical
Publication of CN106169483B publication Critical patent/CN106169483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。该阵列基板划分为多个像素区，每一像素区内包括薄膜晶体管和像素电极，源极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一源极对应的栅极和栅线包括该源极所在薄膜晶体管的栅极，以及与该源极所在薄膜晶体管的栅极电连接的栅极和栅线；像素电极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一像素电极对应的栅极和栅线包括该像素电极所在像素区内的薄膜晶体管的栅极，以及与该像素电极所在像素区内的薄膜晶体管的栅极电连接的栅极和栅线。该阵列基板具有补偿寄生电容，能保证不同显示屏的跳变电压保持一致。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着平板显示技术的不断进步，液晶显示装置(Liquid Crystal Display，简称LCD)已经成功应用于笔记本notebook、监视器monitor、电视机TV等显示设备中。其中，液晶显示装置中包括多个像素区，每一像素区都以薄膜晶体管(Thin Film Transistor，简称TFT，也即薄膜场效应晶体管)作为驱动元件，控制每一像素区的灰阶，从而实现高速度、高亮度、高对比度的显示屏幕信息的显示。
通常情况下，像素区内的像素结构，不可避免地存在因耦合电容、以及栅极电压由高电位至低电位所导致的跳变电压。跳变电压会直接影响到液晶显示装置的显示品质，跳变电压ΔVp的理论公式如下：
ΔVp＝Cgs*(Vgh-Vgl)/(Cgs+Cst+Clc)
其中：ΔVp为跳变电压，Vgh为栅极高电压，Vgl为栅极低电压，Cst为存储电容，Clc为液晶电容。通常情况下，Cgs为栅极、源极以及二者之间的栅极绝缘层构成的电容，Cst为像素电极和公共电极以及二者之间的绝缘层构成的存储电容。
现有的显示屏，薄膜晶体管的栅极和源极形成寄生电容Cgs，寄生电容Cgs差异太大会导致较大的跳变电压ΔVp。其中，栅极、栅线是同层的，而源极、漏极是同层的，而由于沉积偏差和曝光偏差等原因，故在不同制备工艺形成显示屏(如不同母板中的显示屏，或同一母板中不同区域的显示屏)中，栅极、栅线和源极、漏极间可能产生不同的位置偏移，即可因工艺差异导致不同显示屏的栅极和源极的相对位置不同，即有有偏移，从而使构成寄生电容Cgs的电容电极的交叠面积发生变化。然而，目前由于调试电路是固定的，只能提供固定的公共电压Vcom，对于同一调试过程而言，难以针对不同显示屏的差异给予不同的适当的Vcom。因此，在对多块显示屏同时进行测试并设定公共电压时，调试电路调节的公共电压对不同显示屏的设定是一样的，这样量产出来的产品，因寄生电容Cgs不一样引起的跳变电压ΔVp不一样会导致灰阶变化，从而显示屏导致画面闪烁(Fliker)和画面灰度不均匀(Mura)的不良，影响显示画质。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种阵列基板及其制备方法、显示装置，至少部分解决不同显示屏中由于工艺差异造成的寄生电容Cgs不同而导致跳变电压不一样，给电路调试带来麻烦的问题。
解决本发明技术问题所采用的技术方案是一种阵列基板，划分为多个像素区，每一所述像素区内均包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，且
所述源极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一源极对应的栅极和栅线包括该源极所在薄膜晶体管的栅极，以及与该源极所在薄膜晶体管的栅极电连接的栅极和栅线；所述像素电极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一像素电极对应的栅极和栅线包括该像素电极所在像素区内的薄膜晶体管的栅极，以及与该像素电极所在像素区内的薄膜晶体管的栅极电连接的栅极和栅线。
优选的是，所述源极、所述漏极和所述像素电极采用同一构图工艺形成。
优选的是，所述源极向第一方向延伸而和与其对应的栅极或者栅线重叠，所述像素电极向第二方向延伸而和与其对应的栅极或者栅线重叠，所述第一与方向第二方向相反。
进一步优选的是，所述源极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述源极靠近该边界线的部分为第一调整部；所述像素电极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述像素电极靠近该边界线的部分为第二调整部；在垂直于第一方向和第二方向的方向上，所述第一调整部和所述第二调整部的尺寸相等。
优选的是，任一所述像素区内的所述薄膜晶体管的所述栅极，向相邻所述像素区反向延伸形成栅极补偿部，所述栅极补偿部与其所在所述像素区的所述像素电极在正投影方向上至少部分重叠。
进一步优选的是，所述像素电极为板状，在对应着所述栅极补偿部的至少部分区域形成弯折部，且所述弯折部与相邻所述像素区延伸至该所述像素区的所述栅极补偿部在正投影方向上至少部分重叠。
解决本发明技术问题所采用的技术方案是一种显示装置，其特包括权利上述的阵列基板。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括形成薄膜晶体管和像素电极的步骤，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，且
采用同一构图工艺形成所述源极、所述漏极和所述像素电极；
所述源极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一源极对应的栅极和栅线包括该源极所在薄膜晶体管的栅极，以及与该源极所在薄膜晶体管的栅极电连接的栅极和栅线；所述像素电极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一像素电极对应的栅极和栅线包括该像素电极所在像素区内的薄膜晶体管的栅极，以及与该像素电极所在像素区内的薄膜晶体管的栅极电连接的栅极和栅线。
优选的是，所述源极向第一方向延伸而和与其对应的栅极或者栅线重叠，所述像素电极向第二方向延伸而和与其对应的栅极或者栅线重叠，所述第一与方向第二方向相反。
进一步优选的是，所述源极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述源极靠近该边界线的部分为第一调整部；所述像素电极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述像素电极靠近该边界线的部分为第二调整部；在垂直于第一方向和第二方向的方向上，所述第一调整部和所述第二调整部的尺寸相等。
优选的是，任一所述像素区内的所述薄膜晶体管的所述栅极，向相邻所述像素区反向延伸形成栅极补偿部，所述栅极补偿部与其所在所述像素区的所述像素电极在正投影方向上至少部分重叠。
进一步优选的是，所述像素电极为板状，在对应着所述栅极补偿部的至少部分区域形成弯折部，且所述弯折部与相邻所述像素区延伸至该所述像素区的所述栅极补偿部在正投影方向上至少部分重叠。
优选的是，采用同一构图工艺形成所述源极和所述像素电极，包括步骤：
形成像素电极膜层；
在所述源漏极膜层上方形成源漏极膜层；
采用半色调掩模板或灰色调掩模板进行第一次曝光工艺，去除全透明区域对应的光刻胶；
采用第一次刻蚀工艺，去除无光刻胶覆盖的所述像素电极膜层和所述源漏极膜层，保留对应着形成源极和漏极、像素电极区域的所述像素电极膜层和所述源漏极膜层；
采用半色调掩模板或灰色调掩模板进行第二次曝光工艺，去除半透明区域对应的光刻胶；
采用第二次刻蚀工艺，去除无光刻胶覆盖、包括对应着形成像素电极区域的所述源漏极膜层，形成包括源极和漏极、像素电极的图形；
其中，所述半色调掩模板或灰色调掩模板中，对应着形成像素电极的区域为半透明区域，对应着形成源极图形和漏极图形的区域为不透明区域，其他区域为全透明区域。
本发明的有益效果是：
该阵列基板具有补偿寄生电容，可保证不同显示屏的跳变电压保持一致，在电路调试时具有更高的准确度和方便度，提高屏的显示品质；
该阵列基板的制备方法中，源极和漏极以及像素电极在同一构图工艺中同时形成，减少了一次构图工艺的流程，而且节省了掩模板的费用。
附图说明
图1A和图1B为本发明实施例1中阵列基板的平面示意图；
图2A和图2B为图1A中阵列基板的局部放大示意图；
图3为发明实施例1中阵列基板的像素结构的寄生电容的补偿原理图；
图4A-图4E为本发明实施例1中形成阵列基板的工艺流程图；
图5为本发明实施例1中形成阵列基板采用的半色调掩模板或灰色调掩模板的结构示意图；
附图标记中：
1－薄膜晶体管；10－衬底；11－栅极；110－栅极补偿部；
12－栅绝缘层；13－有源层；14－源极；15－漏极；
2－栅线；3－数据线；
4－像素电极；5－公共电极；6－钝化层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板及其制备方法、显示装置作进一步详细描述。
本发明的技术构思在于：显示屏中不可避免地会存在栅极电压由高电位至低电位所导致的跳变电压，跳变电压是直接影响TFT-LCD显示品质的根本。现有技术中，薄膜晶体管及其像素电极的制备工艺流程为：形成包括栅极的图形→形成包括有源层的图形→形成包括源极和漏极的图形→形成包括像素电极的图形；进一步的，ADS型液晶显示屏的像素结构还有：形成包括钝化层的图形→形成包括公共电极的图形。其中的栅极和源极形成寄生电容Cgs，由于工艺在形成寄生电容的电极(表现为金属线)的过程的时候，栅极和源极不是同层做出来的，不同显示屏会由于工艺差异导致栅极和源极有偏移，不同的偏移量导致不同的寄生电容。本发明从影响跳变电压的重要因素之一的Cgs入手，保证不同显示屏的跳变电压一致，提高显示屏的显示品质，保证电路调试的准确度和方便度。
实施例1：
本实施例提供一阵列基板及其制备方法，该阵列基板具有补偿寄生电容，保证不同显示屏的跳变电压保持一致，在电路调试时具有更高的准确度和方便度，提高屏的显示品质。
一种阵列基板，划分为多个像素区，以如图1A所示的其中一个像素区为例，每一像素区由栅线2和数据线3划分形成。
每一像素区内均包括薄膜晶体管11和像素电极4，薄膜晶体管1包括栅极11、栅绝缘层12、有源层13、源极14和漏极15。该阵列基板中的栅线2与栅极11连接，数据线3与漏极15连接，即本发明中，以薄膜晶体管中与数据线3相连的电极为漏极15，与像素电极4相连的电极为源极14。本实施例中，以源极14、漏极15同层且与像素电极4为相邻层，而像素电极4位于源极14和漏极15的下方为例进行说明。
其中，源极14和与其对应的栅极11或栅线2在正投影方向上至少部分重叠，而与源极14对应的栅极11和栅线2包括该源极14所在薄膜晶体管的栅极11，以及与该源极14所在薄膜晶体管的栅极11电连接的栅极11和栅线2(一般即为同行像素区中的栅极11和相应的栅线2)。本实施例中，以源极14与同一像素区内薄膜晶体管的栅极11在正投影方向上至少部分重叠为例进行说明。
而像素电极4也和与其对应的栅极11或栅线2在正投影方向上至少部分重叠，相应的，与像素电极4对应的栅极11和栅线2包括该像素电极4所在像素区中的薄膜晶体管的栅极11，以及与该像素电极4所在像素区中的薄膜晶体管的栅极11电连接的栅极11和栅线2(一般即为同行像素区中的栅极11和相应的栅线2)。本实施例中，以像素电极4与相邻像素区内薄膜晶体管的栅极11在投影方向上至少部分重叠为例进行说明。
本实施例的阵列基板中，像素电极4也与栅极11或栅线2重叠，从而其也可产生寄生电容(补偿寄生电容)，当不同阵列基板中，栅极11与源极14偏移而导致寄生电容变化时，补偿寄生电容可补偿该寄生电容的变化，使总的寄生电容不变或变化较小，从而提高显示质量。
优选的，源极14、漏极15和像素电极4采用同一构图工艺形成。
由于以上结构采用同一构图工艺形成，故在不同的阵列基板中，源极14与像素电极4具有相同的位置偏移，即二者之间具有确定的位置关系，不会产生偏移。
优选的，源极14向第一方向(如向下)延伸而和与其对应的栅极11或者栅线2重叠，像素电极4向第二方向(如向上)延伸而和与其对应的栅极11或者栅线2重叠，第一与方向第二方向相反。
也就是说，源极14和像素电极4从不同方向上与栅极11或栅线2重叠，由此，当阵列基板中，因偏移导致其中一者与栅极11或栅线2的重叠部分面积减小时，另一者与栅极11或栅线2的重叠部分面积必然增大，从而一个像素区中源极14和像素电极4与栅极11或栅线2的重叠部分的总面积不变或变化很小，相应的寄生电容的变化也很小，不同显示屏的跳变电压ΔVp相等或接近，能设置更准确的公共电压，提高显示品质。
更优选的，源极14中，与栅极11或者栅线2重叠的部分和非重叠的部分间具有边界线，源极14靠近该边界线的部分为第一调整部；像素电极4中，与栅极11或者栅线2重叠的部分和非重叠的部分间具有边界线，像素电极4靠近该边界线的部分为第二调整部；在垂直于第一方向和第二方向的方向上，第一调整部和第二调整部的尺寸相等。
其中，以上“靠近边界线的区域”是指在不同阵列基板中，因为偏移的不同，而可能处于重叠状态也可能处于不重叠的状态的区域。由于源极14和像素电极4中以上区域的宽度相同，故当源极14和像素电极4发生相同程度的偏移后，它们的重叠面积的变化量的绝对值必然相等但变化方向相反，故二者的总重叠面积是不变的，相应的，总寄生电容量也是不变的，最有利于保证寄生电容的稳定。
具体的，可如图1A、图2A和图2B所示，任一像素区内的薄膜晶体管的栅极11，向相邻像素区反向延伸形成栅极补偿部110(当然栅极补偿部110属于栅极11的一部分)，栅极补偿部110与其所在像素区的像素电极4在正投影方向上至少部分重叠。其中，像素电极4为板状，在对应着相邻像素区的栅极补偿部110的至少部分区域形成弯折部(当然其属于像素电极4的一部分)，且弯折部与相邻像素区延伸至该像素区的栅极补偿部110’(这里以110’表示栅极补偿部由相邻像素区延伸而来)在正投影方向上至少部分重叠。其中，图2A对应着图1A的I部放大，图2B对应着图1A的II部放大。
其中，采用本实施例中像素电极4在右下角区域的弯折部与相邻像素区的栅极补偿部110’时，即使在不同工艺对位过程中出现偏移，尤其是上下偏移，也能保证像素区内的形成寄生电容的相对面积是相等的，从而保证总寄生电容值是相等的，达到寄生电容Cgs补偿的目的。
优选的是，位于同行的像素区内的薄膜晶体管的栅极11与同一栅线2连接，其中的栅极补偿部110与栅线2平行，使得弯折部更容易与相邻像素区的栅极补偿部110’在横向方向上实现Cgs的面积补偿，使得每块显示屏的总寄生电容相等，从而不同显示屏的跳变电压ΔVp一致，能设置更准确的公共电压，提高每块显示屏的显示品质。
优选的是，源极14和漏极15采用不透明导电材料形成，例如钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的至少一种材料形成的单层或多层复合叠层；像素电极4采用透明导电材料形成，例如氧化铟镓锌、氧化铟锌(Indium ZincOxide，简称IZO)、氧化铟锡(Indium Tin Oxide，简称ITO)、氧化铟镓锡中的至少一种形成。
在图1A的基础上，如图1B所示，该阵列基板还包括梳齿状的公共电极5，公共电极5位于源极14和漏极15的上方，像素电极4和公共电极5在像素区重叠。为能更突出地示意本实施例中阵列基板中各层结构以及各层之间的位置关系，图1B中像素区的公共电极5设置为具有一定透明度。
另外，在图1A和图1B中，栅绝缘层、钝化层等层通常采用透明材料(硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物)形成，对平面图的观察不会造成阻碍，因此在图1A和图1B中略去栅绝缘层、钝化层的示意，以便能更好地示出栅极11、栅线2、源极14、漏极15与像素电极4等的相对位置关系。
容易理解的是，在集成化工艺生产中，阵列基板包括多个隔离设置的重复单元，每一重复单元均包括多个像素区，像素区中的栅极11同层形成且具有相同的图形，像素区中的源极14同层形成且具有相同的图形，像素区中的像素电极4同层形成且具有相同的图形。这里的阵列基板即母板，重复单元可理解为设置在阵列基板中的独立子板，每一独立子板在后续工艺中可与一相应尺寸的彩膜基板对合，进而形成一独立的显示屏，采用重复单元能极大地提高工艺效率，降低工艺成本。
如图3所示，每一像素区的源极14与栅极11相交叠形成寄生电容Cgs，像素电极4与相邻像素区的栅极补偿部110’相交叠形成补偿寄生电容Cgs’，由于源极14与像素电极4在同一构图工艺中制备形成，因此源极14与像素电极4具有相同的位置偏移，故在不同的制备过程中，若某阵列基板(或重复单元)中因源极14偏移(如向上偏移)导致寄生电容Cgs变化(减小)一定的值，则像素电极4也会产生相同方向和相同程度的偏移(向上偏移)，而该偏移导致的补偿寄生电容Cgs’的变化量相同但反方向相反(增大)，从而保证Cgs+Cgs’的和不变，即利用与源极14具有相同的位置偏移的像素电极4形成对寄生电容Cgs补偿的结构，从而补偿因工艺差异带来的寄生电容Cgs差异，此时即使发生栅极11/栅线2与源极14的工艺偏移，但整个像素结构的总寄生电容不会发生变化。因此，在公共电压调试过程中，多块不同工艺制备并裁切形成的显示屏即使层间偏移量较大，但不同显示屏中引起寄生电容的整体的重叠面积相等，其总寄生电容值也是相等的，能够消除不同显示屏之间由于工艺过程带来的跳变电压的差异，保证每块显示屏的跳变电压一致，由于调试电路的设定电压是一定的，调试电路电压信号会给每个显示屏一个相同的公共电压，使得多块显示屏的公共电压恒定且大小相等，量产后每一块显示屏都保持调节后的该公共电压Vcom，因此保证每块显示屏的公共电压恒定。进而，每块显示屏的画面闪烁(Fliker)水平也是一致的，从而能减少画面闪烁(Fliker)和画面灰度不均匀(Mura)的问题，改善了画面显示品质并提高了良率。
作为ADS型液晶显示屏，该像素结构还包括梳齿状的公共电极5，公共电极5位于源极14和漏极15的上方，像素电极4和公共电极5在像素区重叠，形成存储电容Cst。根据跳变电压ΔVp的理论公式：
ΔVp＝(Cgs_on+Cgs’_on)*(Vgh-Vgl)/(Cgs_on+Cgs’_on+Cst+Clc)
由于像素电极4在对应着栅极补偿部110的至少部分区域形成弯折部，使得像素电极4与公共电极5的重叠面积相对现有技术增大，即存储电容Cst在一定程度上增大；然而，由于此时不论如何偏移，弯折部都和公共电极5都是完全对应的，故该弯折部引起的存储电容Cst的变化是确定且相同的，该变化不会造成不同屏中跳变电压ΔVp的不同。
ADS是平面电场宽视角核心技术-高级超维场转换技术(ADvanced SuperDimension Switch)，其通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
相应的，本实施例还提供一种阵列基板的制备方法，包括形成薄膜晶体管1和像素电极4的步骤，薄膜晶体管1包括栅极11、栅绝缘层12、有源层13、源极14和漏极15，采用同一构图工艺形成位于相邻两层的源极14、漏极15和像素电极4；并且，其中源极14和与其对应的栅极11或栅线2在正投影方向上至少部分重叠，而与源极14对应的栅极11和栅线2包括该源极14所在薄膜晶体管的栅极11，以及与该源极14所在薄膜晶体管的栅极11电连接的栅极11和栅线2；而像素电极4也和与其对应的栅极11或栅线2在正投影方向上至少部分重叠，相应的，与像素电极4对应的栅极11和栅线2包括该像素电极4所在像素区中的薄膜晶体管的栅极11，以及与该像素电极4所在像素区中的薄膜晶体管的栅极11电连接的栅极11和栅线2。
其中，优选的，源极14向第一方向(如向下)延伸而和与其对应的栅极11或者栅线2重叠，像素电极4向第二方向(如向上)延伸而和与其对应的栅极11或者栅线2重叠，第一与方向第二方向相反。更优选的，源极14中，与栅极11或者栅线2重叠的部分和非重叠的部分间具有边界线，源极14靠近该边界线的部分为第一调整部；像素电极4中，与栅极11或者栅线2重叠的部分和非重叠的部分间具有边界线，像素电极4靠近该边界线的部分为第二调整部；在垂直于第一方向和第二方向的方向上，第一调整部和第二调整部的尺寸相等。
另外，本实施例将阵列基板中源极14和漏极15、像素电极4的制备合到同一构图工艺中，采用半色调掩模(Half Tone Mask，简称HTM)工艺或灰色调掩模(Gray Tone Mask，简称GTM)工艺分别形成相应的层图形。具体的，采用同一构图工艺形成源极14和像素电极4，包括步骤：
形成像素电极膜层；
在源漏极膜层上方形成源漏极膜层；
采用半色调掩模板或灰色调掩模板进行第一次曝光工艺，全透明区域(即100％透过区域)的光刻胶PR完全感应，通过显影工艺去掉对应区域的光刻胶PR；
采用第一次刻蚀工艺，去除无光刻胶覆盖的像素电极膜层和源漏极膜层，保留对应着形成源极和漏极、像素电极区域的像素电极膜层和源漏极膜层；
采用半色调掩模板或灰色调掩模板进行第二次曝光工艺，利用灰化工艺把半透明区域(例如40％透过区域)的光刻胶PR去除；
采用第二次刻蚀工艺，去除无光刻胶覆盖、包括对应着形成像素电极区域的源漏极膜层，形成包括源极和漏极、像素电极的图形。
不透明区域的光刻胶PR使得对应区域的像素电极膜层和源漏极膜层得以保留，此时，只要存在源漏极膜层的下方仍存在像素电极膜层，而在形成像素电极图形的区域无源漏极膜层。以形成ADS型液晶显示装置的阵列基板作为示例，如图4A-图4E所示，本实施例的阵列基板的制备工艺过程为：
在衬底10的上方形成包括栅极11和栅极补偿部110的图形→形成栅绝缘层12以及形成包括有源层13的图形→形成包括像素电极4以及源极14和漏极15的图形→形成包括钝化层6的图形→形成包括公共电极5的图形。
其中的源极14和漏极15以及像素电极4的图形是先后紧接着沉积并采用同一构图工艺形成的。如图5所示，对应着形成图1A所示的阵列基板的AA截面图，在该掩模板中对应着形成源极图形和漏极图形的区域为不透明区域，相应的像素电极膜层和源漏极膜层均保留；对应着形成像素电极的区域为半透明区域，相应的源漏极膜层去除，而保留像素电极膜层；其他区域为全透明区域，相应的像素电极膜层和源漏极膜层均去除。
优选的是，源极14和漏极15采用不透明导电材料形成，像素电极4采用透明导电材料形成。该阵列基板采用上述制备顺序制备像素电极4、源极14和漏极15，能通过像素电极4保证有源层13与源极14和漏极15之间的导电性，保证薄膜晶体管的正常性能；同时，也能保证像素区的透光性，保证正常显示。从严格意义上来说，漏极15下方的源漏极膜层部分并不是像素电极，其为独立部分而未延伸至透光区，在这里起接触导电的作用。
优选的，像素电极4为板状，在对应着栅极补偿部110的至少部分区域形成弯折部，且弯折部与相邻像素区延伸至该像素区的栅极补偿部110’在正投影方向上至少部分重叠。采用本实施例中像素电极4在右下角区域的弯折部时，即使在不同工艺对位过程中出现上下偏移，也能保证像素区内的形成寄生电容的相对面积是相等的，从而保证总寄生电容值是相等的，达到寄生电容Cgs补偿的目的。
优选的是，位于同行的像素区内的薄膜晶体管的栅极11与同一栅线2连接，其中的栅极补偿部110与栅线2平行，使得弯折部更容易与相邻像素区的栅极补偿部110’在横向方向上实现寄生电容Cgs的面积补偿，使得每块显示屏的总寄生电容相等，从而跳变电压ΔVp一致，提高每块显示屏的显示品质。
另外，作为ADS型液晶显示器，如前所示，还包括形成梳齿状的公共电极5的步骤，公共电极5位于像素电极4的上方，像素电极4和公共电极5在像素区重叠，由像素电极4和公共电极5形成存储电容Cst，在显示阶段起到保持电压的作用。
采用上述制备方法形成的阵列基板，不仅能够补偿寄生电容，保证像素结构的总寄生电容不会发生变化，从而消除不同显示屏之间由于工艺过程带来的跳变电压的变化，改善了画面的显示品质；而且，其中的源极14和漏极15以及像素电极4在同一构图工艺中同时形成，减少了一次构图工艺的流程，而且节省了掩模板的费用。
本实施例中的阵列基板及其制备方法，通过半色调掩模(Half Tone Mask)工艺或灰色调掩模(Gray Tone Mask)工艺将源极和漏极以及像素电极在同一构图工艺中形成，保证栅极与源极和漏极以及像素电极的偏移量是一样的，能够补偿寄生电容，保证像素结构的总寄生电容不会发生变化，从而消除不同显示屏之间由于工艺过程带来的跳变电压的变化，改善了画面的显示品质；而且，该阵列基板的制备方法中，其中的源极和漏极以及像素电极在同一构图工艺中同时形成，减少了一次构图工艺的流程，而且节省了掩模板的费用。
实施例2：
本实施例提供一种显示装置，其包括实施例1中的阵列基板。
该显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于其采用的阵列基板具有较好的显示品质，该显示装置具有较佳的显示效果。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种阵列基板，划分为多个像素区，每一所述像素区内均包括薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，其特征在于，
所述源极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一源极对应的栅极和栅线包括该源极所在薄膜晶体管的栅极，以及与该源极所在薄膜晶体管的栅极电连接的栅极和栅线；所述像素电极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一像素电极对应的栅极和栅线包括该像素电极所在像素区内的薄膜晶体管的栅极，以及与该像素电极所在像素区内的薄膜晶体管的栅极电连接的栅极和栅线。
2.根据权利要求1所述的阵列基板，其特征在于，
所述源极、所述漏极和所述像素电极采用同一构图工艺形成。
3.根据权利要求1所述的阵列基板，其特征在于，
所述源极向第一方向延伸而和与其对应的栅极或者栅线重叠，所述像素电极向第二方向延伸而和与其对应的栅极或者栅线重叠，所述第一方向与第二方向相反。
4.根据权利要求3所述的阵列基板，其特征在于，
所述源极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述源极靠近该边界线的部分为第一调整部；
所述像素电极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述像素电极靠近该边界线的部分为第二调整部；
在垂直于第一方向和第二方向的方向上，所述第一调整部和所述第二调整部的尺寸相等。
5.根据权利要求1所述的阵列基板，其特征在于，
任一所述像素区内的所述薄膜晶体管的所述栅极，向相邻所述像素区反向延伸形成栅极补偿部，所述栅极补偿部与其所在所述像素区的所述像素电极在正投影方向上至少部分重叠。
6.根据权利要求5所述的阵列基板，其特征在于，
所述像素电极为板状，在对应着所述栅极补偿部的至少部分区域形成弯折部，且所述弯折部与相邻所述像素区延伸至该所述像素区的所述栅极补偿部在正投影方向上至少部分重叠。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制备方法，包括形成薄膜晶体管和像素电极的步骤，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，其特征在于，
采用同一构图工艺形成所述源极、所述漏极和所述像素电极；
所述源极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一源极对应的栅极和栅线包括该源极所在薄膜晶体管的栅极，以及与该源极所在薄膜晶体管的栅极电连接的栅极和栅线；所述像素电极和与其对应的栅极或栅线在正投影方向上至少部分重叠，与任一像素电极对应的栅极和栅线包括该像素电极所在像素区内的薄膜晶体管的栅极，以及与该像素电极所在像素区内的薄膜晶体管的栅极电连接的栅极和栅线。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，
所述源极向第一方向延伸而和与其对应的栅极或者栅线重叠，所述像素电极向第二方向延伸而和与其对应的栅极或者栅线重叠，所述第一与方向第二方向相反。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，
所述源极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述源极靠近该边界线的部分为第一调整部；
所述像素电极中，与栅极或者栅线重叠的部分和非重叠的部分间具有边界线，所述像素电极靠近该边界线的部分为第二调整部；
在垂直于第一方向和第二方向的方向上，所述第一调整部和所述第二调整部的尺寸相等。
11.根据权利要求8所述的阵列基板的制备方法，其特征在于，
任一所述像素区内的所述薄膜晶体管的所述栅极，向相邻所述像素区反向延伸形成栅极补偿部，所述栅极补偿部与其所在所述像素区的所述像素电极在正投影方向上至少部分重叠。
12.根据权利要求11所述的阵列基板的制备方法，其特征在于，
所述像素电极为板状，在对应着所述栅极补偿部的至少部分区域形成弯折部，且所述弯折部与相邻所述像素区延伸至该所述像素区的所述栅极补偿部在正投影方向上至少部分重叠。
13.根据权利要求8所述的阵列基板的制备方法，其特征在于，采用同一构图工艺形成所述源极和所述像素电极，包括步骤：
形成像素电极膜层；
在所述源漏极膜层上方形成源漏极膜层；
采用半色调掩模板或灰色调掩模板进行第一次曝光工艺，去除全透明区域对应的光刻胶；
采用第一次刻蚀工艺，去除无光刻胶覆盖的所述像素电极膜层和所述源漏极膜层，保留对应着形成源极和漏极、像素电极区域的所述像素电极膜层和所述源漏极膜层；
采用半色调掩模板或灰色调掩模板进行第二次曝光工艺，去除半透明区域对应的光刻胶；
采用第二次刻蚀工艺，去除无光刻胶覆盖、包括对应着形成像素电极区域的所述源漏极膜层，形成包括源极和漏极、像素电极的图形；
其中，所述半色调掩模板或灰色调掩模板中，对应着形成像素电极的区域为半透明区域，对应着形成源极图形和漏极图形的区域为不透明区域，其他区域为全透明区域。
CN201610657822.6A 2016-07-01 2016-08-11 阵列基板及其制备方法、显示装置 Active CN106169483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2016105159564 2016-07-01
CN201610515956 2016-07-01

Publications (2)

Publication Number Publication Date
CN106169483A true CN106169483A (zh) 2016-11-30
CN106169483B CN106169483B (zh) 2019-03-15

Family

ID=58065785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610657822.6A Active CN106169483B (zh) 2016-07-01 2016-08-11 阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN106169483B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611146A (zh) * 2017-09-29 2018-01-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
WO2018223784A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN110571228A (zh) * 2019-09-26 2019-12-13 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN112513725A (zh) * 2019-07-16 2021-03-16 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置和阵列基板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020067A1 (en) * 2001-07-25 2003-01-30 Te-Cheng Chung Structure of a thin film transistor (TFT) array
CN103186001A (zh) * 2013-03-27 2013-07-03 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN105022198A (zh) * 2014-04-30 2015-11-04 乐金显示有限公司 Z反转类型显示装置和制造该z反转类型显示装置的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020067A1 (en) * 2001-07-25 2003-01-30 Te-Cheng Chung Structure of a thin film transistor (TFT) array
CN103186001A (zh) * 2013-03-27 2013-07-03 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN105022198A (zh) * 2014-04-30 2015-11-04 乐金显示有限公司 Z反转类型显示装置和制造该z反转类型显示装置的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223784A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
US10741691B2 (en) 2017-06-09 2020-08-11 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, display panel and display device
CN107611146A (zh) * 2017-09-29 2018-01-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107611146B (zh) * 2017-09-29 2024-01-23 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN112513725A (zh) * 2019-07-16 2021-03-16 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置和阵列基板的制作方法
CN112513725B (zh) * 2019-07-16 2023-10-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置和阵列基板的制作方法
CN110488548A (zh) * 2019-09-12 2019-11-22 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN110488548B (zh) * 2019-09-12 2022-04-05 合肥鑫晟光电科技有限公司 一种阵列基板和车载显示装置
CN110571228A (zh) * 2019-09-26 2019-12-13 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
CN110571228B (zh) * 2019-09-26 2022-02-01 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
US11782318B2 (en) 2019-09-26 2023-10-10 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display panel and display device

Also Published As

Publication number Publication date
CN106169483B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
KR100536851B1 (ko) 액정표시장치
US11392002B2 (en) Array substrate, display panel and display device
US8077269B2 (en) Array substrate and display panel having the same
KR100870005B1 (ko) 액정 표시 장치
CN1808252B (zh) 薄膜晶体管阵列面板和包括该面板的液晶显示器
CN106169483B (zh) 阵列基板及其制备方法、显示装置
CN105487315A (zh) Tft阵列基板
TW550431B (en) TFT-LCD device having a reduced feed-through voltage
CN102436106A (zh) 液晶显示器件及其制造方法
US8355090B2 (en) Liquid crystal display having reduced kickback effect
JP2006276582A (ja) 液晶表示装置
CN105404062A (zh) 阵列基板和显示装置
TWI382260B (zh) 液晶裝置
US7615782B2 (en) Thin film transistor substrate and liquid crystal display panel having sub-pixels
KR100853213B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
JP2009151343A (ja) 多重ドメイン液晶表示装置
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5290273B2 (ja) 液晶表示装置
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR101951302B1 (ko) 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판
CN104423111A (zh) 一种像素结构以及阵列基板、液晶显示装置
CN203519984U (zh) 一种像素结构以及阵列基板、液晶显示装置
KR20050031478A (ko) Ｏｃｂ 모드 액정 표시 장치
CN105489617B (zh) 一种阵列基板、显示面板及显示装置
EP3168678B1 (en) Array substrate and fabrication method and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant