带有热敏电阻阵列的集成结构及像元电路
技术领域
本发明主要涉及非制冷类之红外感测领域,确切地说,是提供一种基于MEMS技术在焦平面阵列感测器件中较佳的来布局热敏电阻并提供相应的集成结构,一并也披露了集成有热敏电阻阵列的一种像元电路。
背景技术
非制冷红外探测器件广泛用作热感测,例如基于红外辐射的热效应。传统的感测器件多见于热堆、热释电和微-测辐射热仪(Micro-bolometer)等,基于微桥(Micro-bridge)结构的测辐射热仪趋于被广泛应用,通过感知红外辐射热效应引起热敏电阻之阻值浮动变化而响应出相应的辐射强度变化。红外成像是在可见光波段范围之外的感测延伸,而焦平面阵列是红外成像的敏感元器件,主导了红外成像的质量。影响焦平面阵列中像元的因素是多方面的,譬如像元间的绝热或吸收率差异、阻值变化和电阻温度系数等,典型的例如现有技术在优化像元阵列面积过大的问题还苛待改善,主要由于相邻热敏电阻的两个端口都是独立的,它们并不会随半导体制造线宽的减小而成比例减小,则容易造成像元阵列面积较大。另外,端口和像元的布置不恰当极易在相邻热敏电阻之间诱发负面的串扰和寄生电容以及寄生电阻等。在没有额外增加器件尺寸的前提下,如何实现热敏电阻焦平面阵列的较佳布局并兼容当前制造工艺和解决现存的负面因素,是现有技术面临的困惑。
发明内容
在本发明的一个实施例中,提供了一种热敏电阻集成结构,主要包括:包含多个热敏电阻的阵列,每个热敏电阻的具有四个角部,每个角部各形成一个切口,其中,所述阵列中,由任意相邻的两列与任意相邻的两行限定出两对热敏电阻,在其中一对呈对角对称设置的热敏电阻和另一对呈对角对称设置的热敏电阻的公共对称中心位置处,籍由该两对热敏电阻的最邻近该中心位置处的各个切口布局形成一空置区;设于所述空置区的共享端子;阵列中任意一列设有前后相邻的第一、第二热敏电阻,所述第一热敏电阻背离于第二热敏电阻的一个第一角部处连接有第一导电臂,所述第二热敏电阻背离于第一热敏电阻的一个第二角部处连接有第二导电臂;第一热敏电阻的与其第一角部互为对角的一个第三角部处的切口和第二热敏电阻的与其第二角部互为对角的一个第四角部处的切口两者位置处的一个共享端子与第一、第二导电臂连接。
上述的热敏电阻集成结构,第一导电臂沿着第一热敏电阻的边缘从第一热敏电阻的第一角部以第一时针方向延伸到第一热敏电阻的第三角部处,第二导电臂沿着第二热敏电阻的边缘从第二热敏电阻的第二角部以第二时针方向延伸到第二热敏电阻的第四角部处,从而将第一、第二导电臂连接到最邻近第一热敏电阻的第三角部的切口和第二热敏电阻的第四角部的切口设置的一个共享端子上。
上述的热敏电阻集成结构,连接于第一热敏电阻的第三角部处的一个第三导电臂沿着第一热敏电阻的边缘从第一热敏电阻的第三角部以第一时针方向延伸到第一热敏电阻的第一角部处,并与设置于最邻近第一热敏电阻的第一角部的切口处的一个共享端子连接。
上述的热敏电阻集成结构,连接于第二热敏电阻的第四角部处的一个第四导电臂沿着第二热敏电阻的边缘从第二热敏电阻的第四角部以第二时针方向延伸到第二热敏电阻的第二角部处,并与设置于最邻近第二热敏电阻的第二角部的切口处的一个共享端子连接。
上述的热敏电阻集成结构,第一导电臂位于第一、第二热敏电阻两者之间缝隙中的一部分和第二导电臂位于第一、第二热敏电阻两者之间缝隙中一部分并排设置并且相互平行延伸,从而将第一、第二导电臂连接到最邻近第一热敏电阻的第三角部的切口处和第二热敏电阻的第四角部的切口处所设置的一个共享端子上。
上述的热敏电阻集成结构,在阵列的任意一列中包含了多个由第一、第二热敏电阻两者构成的基本电阻单元或直接称为电阻单元,任意一个基本电阻单元中最邻近第二热敏电阻的第二角部的切口设置的一个共享端子和相邻的下一个基本电阻单元中最邻近第一热敏电阻的第一角部的切口设置的一个共享端子是同一共享端子。
上述的热敏电阻集成结构,在阵列中以将同一列任意前后相邻的两个热敏电阻相互电性连接的方式,进一步将同一列的所有热敏电阻都予以串联连接,而阵列中任意的同一行的热敏电阻相互之间设置为彼此没有电性连接。
在本发明的一个实施例中,提供了一种带有热敏电阻阵列的像元电路,主要包括:包含多个基本像元单元或直接称为像元单元的阵列,任意一列中每行的基本像元单元都包括一个电阻及与该电阻串联的两个开关;设置同一列的所有电阻中任意相邻的三个电阻,其中位于中间位置的电阻两端分别与前后相邻的两个电阻相连,从而将同一列中所有电阻都串联连接;同一列中每行的一个电阻的一端与一个第一节点之间连接有该行的一个开关而该电阻的另一端与一个第二节点之间连接有该行的另一个开关,读取第一、第二节点间的阻值受同一列中各行基本像元单元各自的两个开关的控制。
上述带有热敏电阻阵列的像元电路,在第一节点和第二节点读取同一列的各个电阻的方式包括,提供数量等于同一列中行数的一系列不同时序脉冲信号分别驱动不同行的基本像元单各自的开关,其中同一列中任意一行的两个开关受到同一个时序脉冲信号的驱动。
上述带有热敏电阻阵列的像元电路,籍由一系列非交叠的时序脉冲信号,使各行的开关按照从首行到末行的顺序依次先后执行接通一段预设时间后再断开,并且在提供给任意前后相邻的两行基本像元单元的两个时序脉冲信号中,驱动前一行基本像元单中开关的前一个时序脉冲信号的第一逻辑状态结束的时刻,与驱动后一行基本像元单中开关的后一个时序脉冲信号进入第一逻辑状态的时刻之间设置一个预设延迟时间。
在本发明的一个实施例中,提供了一种带有热敏电阻阵列的像元电路的读取方法,主要包括以下步骤:在包含多个基本像元单元的阵列中,设置任意一列中每行的基本像元单元都包括一个电阻及与该电阻串联的两个开关;将同一列的所有电阻中任意相邻的三个电阻相连,其中位于中间的电阻两端分别与前后相邻的两个电阻相连,从而将同一列中所有电阻都串联连接;在同一列中每行的一个电阻的一端与一个第一节点之间连接一个属于该行的开关而该电阻的另一端与一个第二节点之间连接属于该行的另一个开关;提供数量等于同一列中行数的一系列时序脉冲信号,分别驱动该列中不同行的基本像元单各自的开关,使同一列中任意一行的两个开关受到同一个时序脉冲信号的驱动;同列中各行的开关按照从首行到末行的顺序先后执行接通一段预设时间后再断开,驱动任意前后相邻的两行基本像元单元的两个时序脉冲信号中,驱动前一行基本像元单中开关的前一个时序脉冲信号的第一逻辑状态结束的时刻,与驱动后一行基本像元单中开关的后一个时序脉冲信号进入第一逻辑状态的时刻之间设置一个预设延迟时间。
附图说明
阅读以下详细说明并参照以下附图之后,本发明的特征和优势将显而易见:
图1示范性的展示了热敏电阻阵列中两行两列限定的两对热敏电阻的俯视平面图。
图2是二维热敏电阻阵列作为焦平面阵列的示意图。
图3是以带有热敏电阻阵列的像元电路中单独一列热敏电阻作为示范的示意图。
图4是驱动单独一列中不同行的开关的一系列时序脉冲信号。
图5是二维热敏电阻阵列悬置于集成CMOS读出电路的衬底之上的剖面图。
具体实施方式
参见图1~2,展示了采用二维热敏电阻阵列作为焦平面阵列,基于热敏电阻的非制冷红外焦平面阵列将红外辐射转换为热信号,要求电阻材料对热变化高度敏感,应当具有较高的电阻温度系数和较低的材料噪声。在布局阵列的时候我们先行设定不同的列与列之间在布局方式上是完全一致的,就像任意两列是相互复制的一样,基于该方案,而且为了本文在阐释上的便利,还特意指出从图2所示完整的热敏电阻阵列中单独撷取前后互相毗邻的两列155、156来对应于图1进行叙述说明,如此一来整个整列完整的像元分布便了然于目。在热敏电阻的整个阵列中针对相邻的两列155、156而言,在图2中显示前一列155的首行包括一个热敏电阻PIXP1,第二行包括一个热敏电阻PIXP2,第三行包括一个热敏电阻PIXP3,……直至末行的第n行包括一个热敏电阻PIXPn,这里n应当是大于等于1的自然数。而后一列155的首行包括一个热敏电阻PIXS1,第二行包括一个热敏电阻PIXS2,第三行包括一个热敏电阻PIXS3,……直至末行的第n行包括一个热敏电阻PIXSn。再返回参见图1,基于先行选定的两列155、156之后再在该两列中单独的撷取前后相邻的两行165、166便实质上限定了四个彼此靠近的热敏电阻PIXPK-1、PIXSK-1和PIXPK、PIXSK,换言之,我们将以该四个热敏电阻作为代表来表征整个阵列的布局。阅读本文时应当理解,对具有本领域通常知识者而言,无论是业界早期所提出的基于P型掺杂物的锗硅/硅(Si1-XGeX/Si)的多量子阱结构的半导体材料还是基于氧化钒VOX和基于非晶硅Amorphous Silicon的敏感材料等,都适用于本发明提及的热敏电阻。
研究的对象热敏电阻PIXPK-1、PIXSK-1位于同一行165,热敏电阻PIXPK、PIXSK位于同一行166,热敏电阻PIXPK-1、PIXPK位于同一列155,热敏电阻PIXSK-1、PIXSK位于同一列156。在图中很容易获悉,原本大体上呈现为方形的热敏电阻由于每一个角部都被去除形成切口,而且在每个热敏电阻的一对对角处各连接有导电臂而使得它们形状不再那么十分的规则。进一步在每个热敏电阻的每个角部的切口处都设置有一个共享端子,同一列前后相邻的两个热敏电阻将会共同分享一个共享端子。阵列的该等布局细节详细的体现在图1中,在上文提及的选定的四个热敏电阻中,其中一对大体上呈斜对角对称设置的热敏电阻PIXPK-1、PIXSK具有对称中心位置255,另一对热敏电阻PIXPK、PIXSK-1也以该对称中心位置255大体上呈斜对角对称设置。由于每个热敏电阻的每个角部都设有一个切口,显而易见,则热敏电阻PIXPK-1、PIXSK-1和PIXPK、PIXSK它们各自分布在对称中心位置255处的四个切口聚拢在一起,便形成了位于该中心位置255处的一个空置区,所谓的空置区实质没有布置任何热敏电阻材料的区域。或者用其他可替代性的语言描述,同一行的热敏电阻PIXPK-1、PIXSK-1(或热敏电阻PIXPK、PIXSK)两者的纵向对称中心线180与同一列的热敏电阻PIXPK-1、PIXPK(或热敏电阻PIXSK-1、PIXSK)两者的横向对称中心线185相交于一个中心位置255,或者说,该中心位置255直接就是该两对热敏电阻在平面上的中心点位置也没有任何不妥,两对电阻位于该中心位置255的切口便形成空置区,所以,这里的描述热敏电阻与空置区的相对位置关系可籍由任意变换的各种文字表达方式来表征,在阅读本文或者理解权利要求所限定范围时应当充分尊重发明精神的本质。如此一来可提供极大的便利,因为热敏电阻需要电性互连方能构成像元电路,而热敏电阻实现互连则需要一些导电臂和一些互连端子,细长状的导电臂可以布置在相邻热敏电阻之间的窄小缝隙之中,而空置区存在的意义之一便是布置互连端子。图式是以布局在该四个热敏电阻的中心位置255的一个共享端子CPi为例予以阐释。
上文中讨论前后两列155、156是为了刻意阐明阵列中列与列之间的关系,紧接着将会单独对作为范例的一列自身之中行与行之间的关系进行详细阐释。譬如针对同一列155的热敏电阻PIXPK-1、PIXPK而言,原本为方形的热敏电阻PIXPK-1实质具有逆时针方向排序的第一至第四合计的四个角部121、122、123和124,每个角部各有一个切口,同样原本为方形的热敏电阻PIXPK实质也具有逆时针方向排序的第一至第四合计的四个角部131、132、133和134,每个角部各有一个切口。热敏电阻PIXPK-1背离于热敏电阻PIXPK的第一角部121的切口处连接有第一导电臂101b,以及热敏电阻PIXPK的背离于热敏电阻PIXPK-1的第二角部132的切口处连接有第二导电臂101c,这里热敏电阻PIXPK-1背离于PIXPK的角部是指它远离PIXPK的两个角部121和124而不是靠近PIXPK的两个角部122和123,热敏电阻PIXPK背离于PIXPK-1的角部是指它远离PIXPK-1的两个角部132和133而不是靠近PIXPK-1的两个角部131和134,后文中出现的相同或类似的描述应当以与此相同的解释进行理解。第一导电臂101b沿着热敏电阻PIXPK-1的边缘从热敏电阻PIXPK-1的第一角部121以逆时针方向延伸到热敏电阻PIXPK-1的第三角部123处,实质也是沿着从起点第一角部121处先弯折延伸到第二角部122之后再弯折延伸到第三角部123附近并终止的路径来布置第一导电臂101b,因为热敏电阻PIXPK-1与包围在它四周的其他热敏电阻之间并非是接触的而是彼此分隔开而保留有一定的细窄缝隙,最节省面积的布局方式是将第一导电臂101b设置为沿着热敏电阻PIXPK-1的边缘并与热敏电阻PIXPK-1的边缘相平行,但与热敏电阻PIXPK-1的边缘间隔一定的预设距离。第二导电臂101c沿着热敏电阻PIXPK的边缘从热敏电阻PIXPK的第二角部132以顺时针方向延伸到热敏电阻PIXPK的第四角部134处,实质也是沿着从起点第二角部132处先弯折延伸到第一角部131之后再弯折延伸到第四角部134附近并终止的路径来布置第而导电臂101c,同样热敏电阻PIXPK与包围在它四周的其他热敏电阻之间是分割开并保留有一定的细窄缝隙,较佳的将第二导电臂101c设置为沿着热敏电阻PIXPK的边缘并与热敏电阻PIXPK的边缘相平行,但与热敏电阻PIXPK的边缘间隔一定的预设距离。
因为上文的一个共享端子CPi位于热敏电阻PIXPK-1的与其第一角部121互为对角的第三角部123处的切口和同时位于热敏电阻PIXPK的与其第二角部132互为对角的第四角部134处的切口这两个切口位置处,同时又因为第一导电臂101b从热敏电阻PIXPK-1的第一角部121以逆时针方向延伸到热敏电阻PIXPK-1的第三角部123处,以及第二导电臂101c从热敏电阻PIXPK的第二角部132延伸到热敏电阻PIXPK的第四角部134处,则选用电极材料的第一导电臂101b和第二导电臂101c可以在中心位置255处与导电材质的共享端子CPi直接机械连接和电性连接,注意其中电极材料可采用但不限制于例如Ti、TiN、Ta、TaN、TiW、NiCr等常规的导电材料。
另外,我们的目的之一是让同一列的所有热敏电阻都串联连接在一起,所以图中热敏电阻PIXPK-1除了要和热敏电阻PIXPK电性互连于共享端子CPi处之外,热敏电阻PIXPK-1还需要和它的前一个未示意出的热敏电阻PIXPK-2相连于一个共享端子CPi-1处,而热敏电阻PIXPK还要和它的后一个未示意出的热敏电阻PIXPK+1相连于一个共享端子CPi+1处,注意这里的k和i都是大于等于1的自然数。具体手法是,连接于热敏电阻PIXPK-1的第三角部123处的一个细长状的第三导电臂101a沿着热敏电阻PIXPK-1的边缘从热敏电阻PIXPK-1的第三角部123以逆时针方向延伸到热敏电阻PIXPK-1的第一角部121处,并与设置于热敏电阻PIXPK-1的第一角部121的切口处附近的一个共享端子CPi-1连接,实质上沿着从起点的第三角部123处先延伸到第四角部124之后再弯折延伸到第一角部121附近并终止的路径来布置第三导电臂101a,同样将第三导电臂101a设置为沿着热敏电阻PIXPK-1的边缘并与热敏电阻PIXPK-1的边缘相平行,但与热敏电阻PIXPK-1的边缘间隔一定的预设距离。除此此外,连接于热敏电阻PIXPK的第四角部134处的一个细长状的第四导电臂101d沿着热敏电阻PIXPK的边缘从热敏电阻PIXPK的第四角部134以顺时针方向延伸到热敏电阻PIXPK的第二角部132处,并与设置于热敏电阻PIXPK的第二角部132的切口处附近的一个共享端子CPi+1连接,实质上沿着从起点的第四角部134处先延伸到第三角部133之后再弯折延伸到第二角部132附近并终止的路径来布置第四导电臂101d,同样将第四导电臂101d设置为沿着热敏电阻PIXPK的边缘并与热敏电阻PIXPK的边缘相平行,但与热敏电阻PIXPK的边缘间隔一定的预设距离。
必须强调的是,第一导电臂101b位于热敏电阻PIXPK-1、PIXPK两者之间缝隙中的一部分和第二导电臂101c位于热敏电阻PIXPK-1、PIXPK两者之间缝隙中一部分是并排设置的,并且该两部分相互平行延伸,该平行的两部分间距可以设置得非常小,彼此十分靠近甚至于将它们搭接在一起都没有任何疑虑,因为它们本来就是需要电性耦合的。
我们发现,同一列155中,实际上单独任选的一个热敏电阻PIXPK连带其两个导电臂并没有与其他所有的带有导电臂的热敏电阻在形貌上完全一致,也就是说单独的热敏电阻PIXPK并非是一列155中重复出现的最小晶胞。为了解释这点,可以获悉同一列155中热敏电阻PIXP1与热敏电阻PIXP3完全一致就像是复制的一样,但热敏电阻PIXP1与它后一个热敏电阻PIXP2却不是相同的布局,但热敏电阻PIXP2与热敏电阻PIXP4却是完全相同的布局,也就是说相同布局/形貌的第一类热敏电阻(PIXP1、PIXP3、PIXP5……)与相同布局/形貌的第二类热敏电阻(PIXP2、PIXP4、PIXP6……)是相互交替间隔配置来出现的。但反过来说,如果将热敏电阻PIXPK-1称之为第一热敏电阻和将热敏电阻PIXPK称之为第二热敏电阻,同时将第一、第二热敏电阻集成在一起合并成一个基本电阻单元。我们再返回到图2,在阵列的任意一列中,例如图式的一列155中,由一对第一、第二热敏电阻(PIXP1、PIXP2)两者定义成一个基本电阻单元Cell1,由另一对第一、第二热敏电阻(PIXP3、PIXP4)两者定义成与Cell1相邻的另一个基本电阻单元Cell2,则同一列155中各电阻可被划分为一系列的基本电阻单元Cell,而基本电阻单元Cell则是重复出现的晶胞,图中能够很直观的获悉基本电阻单元Cell1与基本电阻单元Cell2完全相同。值得注意的是,任意一个基本电阻单元如Cell1中的第二热敏电阻(如PIXP2)的第二角部132的切口附近设置的一个共享端子CP3和相邻的后/下一个基本电阻单元如Cell2中的第一热敏电阻(如PIXP3)的第一角部121的切口附近设置的一个共享端子CP3是同一共享端子。或换一种说法,任意一个基本电阻单元如Cell2中的第一热敏电阻(如PIXP3)的第一角部121的切口附近设置的一个共享端子CP3和相邻的前/上一个基本电阻单元如Cell1中的第二热敏电阻(如PIXP2)的第二角部132的切口附近设置的一个共享端子CP3是同一共享端子。同一列155中基本电阻单元Cellm重复出现。
显而易见,在阵列中以将同一列例如155任意前后相邻的两个热敏电阻相互电性连接的方式,进一步将该同一列155的所有热敏电阻都予以串联连接,不同的列具有与列155相同的布局,而阵列中任意的同一行例如165的热敏电阻相互之间设置为彼此没有电性连接,或者说至少在焦平面阵列和热敏电阻阵列所在的平面没有直接通过导电臂和/或共享端子互相连接。就像图1中同一行的前后相毗邻的热敏电阻PIXPK-1、PIXSK-1它们各自的导电臂并没有同时连接它们之间的在位置上共享的一组共享端子CSi-1、CPi之上,同一行的前后相毗邻的热敏电阻PIXPK、PIXSK它们各自的导电臂也并未同时连接它们之间的在位置上共享的一组共享端子CPi、CSi+1之上。但同一列中却与同一行之布局方式大为迥异,因为同一列中前后相毗邻的热敏电阻PIXPK-1、PIXPK它们各自的一个导电臂同时连接它们之间的在位置上共享的一组共享端子中的一个CPi之上,或同一列中前后相毗邻的热敏电阻PIXSK-1、PIXSK它们各自的一个导电臂同时连接它们之间的在位置上共享的一组共享端子CPi、CSi中的一个CSi之上。
上文是基于在物理结构层次上分析焦平面阵列,而图3则是对同一列的所有相互串联的电阻R1、R2、R3、……Rn在它们构成的像元电路层次上进行分析。基于上文的内容,我们知晓同一列中前后相邻的两个热敏电阻都设定为电性连接到它们之间一组共享端子中的一个上,如果将热敏电阻R1、R2、R3、……Rn比作同一列155的热敏电阻PIXP1、PIXP2、PIXP3、……PIXPn,而图3中前后相邻的热敏电阻R1、R2互连的公共节点3011处相当共享端子CP2,前后相邻的热敏电阻R2、R3互连的公共节点3012处相当共享端子CP3,……前后相邻的热敏电阻Rn-1、Rn互连的公共节点301n-1处相当共享端子CPn。注意像元电路与单纯的图2中平面化的二维热敏电阻阵列除了同一列的电阻串联以外,还有不尽相同之处。体现在每一个电阻都又双开关控制,同一列中第一行的一个电阻R1的一端与一个第一节点TER1之间连接有该第一行的一个开关S1,1而该电阻R1的另一端与一个第二节点TER2之间连接有该第一行的另一个开关S1,2、电阻R2的一端与第一节点TER1之间连接有电阻R2所在第二行的一个开关S2,1而该电阻R2的另一端与第二节点TER2之间连接有电阻R2所在行的另一个开关S2,2、电阻R3的一端与第一节点TER1之间连接有电阻R3所在第三行的一个开关S3,1而该电阻R3的另一端与第二节点TER2之间连接有电阻R3所在行的另一个开关S3,2……、电阻Rn的一端与第一节点TER1之间连接有电阻Rn所在的第n行的一个开关Sn,1而该电阻Rn的另一端与第二节点TER2之间连接有电阻Rn所在行的另一个开关Sn,2,依此类推。
在像元电路中,任意一列中任意一行的基本像元单元/模块PIXC都包括一个电阻Rn及与该电阻Rn串联的两个开关Sn,1、Sn,2,譬如其中图式中的一列中第一行的基本像元单元PIXC1包括串联在第一节点TER1、第二节点TER2之间的开关S1,1、电阻R1、开关S1,2,以及第二行的基本像元单元PIXC2包括串联在第一节点TER1、第二节点TER2之间的开关S2,1、电阻R2、开关S2,2,……第n行的基本像元单元PIXCn包括串联在第一节点TER1、第二节点TER2之间的开关Sn,1、电阻Rn、开关Sn,2等等,依此类推。虽然图3展示的是单列,但整体的电路实质上包括了与图3的单一列相同的多列,因此像元电路是由多个基本像元单元阵列构成。在第一节点TER1和第二节点TER2读取同一列的各个电阻R1、R2、R3、……Rn的方式具体包括,提供数量等于同一列中行数n的一系列不同时序脉冲信号(PU1、PU2、PU3、……PUn)分别驱动不同行的基本像元单PIXC1、PIXC2、PIXC3、……PIXCn各自的开关,譬如,时序脉冲信号PU1驱动开关S1, 1、S1,2并耦合到它们的控制端,时序脉冲信号PU2驱动开关S2,1、S2,2并耦合到它们的控制端,……时序脉冲信号PUn驱动开关Sn,1、Sn,2并耦合到它们的控制端等。注意同一列中任意一行的两个开关(Sn,1、Sn,2)同步受到同一个时序脉冲信号PUn的驱动,同一行的开关同时接通或关断。值得注意的是,本发明上下文提及的开关是指业界采用的三端口型电子开关,如场效应管或双极管或结型晶体管等或它们的组合,通常包括一个输入端和一个输出端,及包括用于控制输入端和输出端之间接通或者关断的控制端。
籍由一系列非交叠的时序脉冲信号(PU1、PU2、PU3、……PUn),使不同各行的基本像元单PIXC1、PIXC2、PIXC3、……PIXCn)各自对应的开关(S1,1、S1,2)、(S2,1、S2,2)、……(Sn,1、Sn,2)按照从首行(S1,1、S1,2)到末行(Sn,1、Sn,2)的先后顺序,依次先后执行接通一段预设时间后再断开,体现出时序脉冲信号非交叠的特征。开关的接通和关断动作具体体现在图4中的时序脉冲信号示意图中,起始状态,第一路时序脉冲信号PU1从低电平逻辑状态进入高电平逻辑状态并延续TO1的预设接通时间来驱动和接通该第一行的开关(S1,1、S1,2),时间段TO1结束的时刻第一路时序脉冲信号PU1进入低电平逻辑状态导致此时开关(S1,1、S1,2)被关断,但从时间段TO1延迟一个预设延迟时间TD1之后,第二路时序脉冲信号PU2开始从低电平逻辑状态进入高电平逻辑状态并延续TO2的时间来驱动和接通该第二行的开关(S2,1、S2,2)。预设时间段TO2结束的时刻第二路时序脉冲信号PU2进入低电平逻辑状态导致此时开关(S2,1、S2,2)被关断,但从预设接通时间段TO2延迟一个预设延迟时间TD2之后,第三路时序脉冲信号PU3开始从低电平逻辑状态进入高电平逻辑状态并延续TO3的时间来驱动和接通该第三行的开关(S3, 1、S3,2)。……依次类推,第n-1路时序脉冲信号PUn-1从低电平逻辑状态进入高电平逻辑状态并延续TOn-1的预设接通时间来驱动和接通该第n-1行的开关(Sn-1,1、Sn-1,2),时间段TOn-1结束的时刻第n-1路时序脉冲信号PUn-1进入低电平逻辑状态导致此时开关(Sn-1,1、Sn-1,2)被关断,但从时间段TOn-1延迟一个预设延迟时间TDn-1之后,第n路时序脉冲信号PUn开始从低电平逻辑状态进入高电平逻辑状态并延续TOn的时间来驱动和接通该第n行的开关(Sn,1、Sn,2),导通时段TOn结束后第n路时序脉冲信号PUn开始翻转成低电平关断开关(Sn,1、Sn,2)。大体上可以总结为,在提供给任意前后相邻的两行基本像元单元PIXCK-1、PIXCK的两个时序脉冲信号中,驱动前一行基本像元单PIXCK-1中开关(SK-1,1、SK-1,2)的前一个时序脉冲信号PUK-1的第一逻辑状态结束的时刻,与驱动后一行基本像元单PIXCK中开关(SK,1、SK,2)的后一个时序脉冲信号PUK进入第一逻辑状态的时刻之间设置一个预设延迟时间TDn,这里K>1。
图5是二维热敏电阻阵列悬置于集成读出电路ROIC的衬底201之上的竖直方向的剖面图,衬底201兼容于传统的CMOS制造工艺而可以制备基于CMOS集成电路的读出电路ROIC,例如上文中的P型或N型的晶体管开关(Sn,1、Sn,2)可以集成在衬底201中。热敏材料制备的热敏电阻204主要由钝化材料207、形成导电臂的导电材料205、支撑墩柱203而被物理支撑住,并悬置在衬底201之上,往往还在热敏电阻204和衬底201之间设置谐振腔。与像元相对的、并用于消除衬底温度和环境温度干扰的被定义为盲元的结构则可以设在热敏电阻204下方的衬底201的上表面,属于支撑墩柱203的一个组成部分的竖直互联导柱206主要用作导电和相当于微桥墩,而且它其实相当于图1中的共享端子,有时候互联导柱206的横截面可以被替换成图1中的平面化的共享端子,竖直互联导柱206将热敏电阻204耦合到衬底201中的例如ROIC的集成电路上,例如互联导柱206直接连接于衬底201表面设置的金属材质衬垫202上,因为衬垫202是衬底201中所集成的内置电路与外部电路进行耦合的连接端口。常规的MEMS微加工技术兼容于制造出满足本文要求的微桥结构和带有焦平面阵列的感测器。
本文较为详细的叙述了焦平面阵列的细节是为了极力向阅读者证明其与现有技术的电阻阵列存在较大的区别,而且这种区别通过相邻热敏电阻的端口共享,减小相邻热敏电阻之间串扰和寄生电容和寄生电阻,可极大提高像元的集成度或填充比。从像元组成的阵列来看,整体面积相当现有技术减少可至少20%以上,而且便于工艺制造。
以上,通过说明和附图,给出了具体实施方式的特定结构的典型实施例,上述发明提出了现有的较佳实施例,但这些内容并不作为局限。对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。