CN106155958A - 电子设备 - Google Patents
电子设备 Download PDFInfo
- Publication number
- CN106155958A CN106155958A CN201510172525.8A CN201510172525A CN106155958A CN 106155958 A CN106155958 A CN 106155958A CN 201510172525 A CN201510172525 A CN 201510172525A CN 106155958 A CN106155958 A CN 106155958A
- Authority
- CN
- China
- Prior art keywords
- pin
- memory element
- equations
- electronic equipment
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种电子设备,包括第一电路板单元;所述第一电路板单元上安装有第一存储单元和第二存储单元;其中,所述第一存存储单元不同于所述第二存储单元;所述第一电路板单元包括第一类引脚和第二类引脚;所述第一存储单元与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;所述第二存储单元与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
Description
技术领域
本发明涉及电子设备领域,尤其涉及一种电子设备。
背景技术
目前随着电子技术的发展,电子设备实现的功能越来越复杂,结构也越来越复杂,所述电子设备通常各种类型的存储介质;安装存储介质的电路板;所述电路板上通常还可能设置有处理芯片等。具体如内存和固态硬盘可能位于不同的印刷电路板PCB上,导致电子设备的结构复杂且体积大。但是为了方便电子设备的携带,消费者通常又希望电子设备能够实现轻薄化,显然电子设备的结构日益复杂与电子设备的轻薄化是现有技术必须解决或缓和的矛盾。
发明内容
有鉴于此,本发明实施例期望提供一种电子设备,以在保证电子设备预定功能正常实现的同时,简化电子设备的结构。
为达到上述目的,本发明的技术方案是这样实现的:
本发明实施例提供一种电子设备,包括第一电路板单元;所述第一电路板单元上安装有第一存储单元和第二存储单元;其中,所述第一存存储单元不同于所述第二存储单元;所述第一电路板单元包括第一类引脚和第二类引脚;所述第一存储单元与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;所述第二存储单元与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
基于上述方案,所述第二类引脚包括接收引脚和发送引脚;所述第二类信号包括第二类接接收信号和第二类发送信号;所述接收引脚用于所述第二存储单元接收所述第二类接收信号;所述发送引脚用于所述第二存储单元接收所述第二类发送信号。
基于上述方案,所述接收引脚包括相邻的第一接收引脚和第二接收引脚;所述发送引脚包括相邻的第二发送引脚和第二发送引脚。
基于上述方案,所述第二类信号包括SATA信号或PCIe信号。
基于上述方案,所述第一电路板单元包括DDR4的PCB板;所述第一存储单元为RAM存储单元;所述第二存储单元为固态硬盘存储单元。
基于上述方案,所述接收引脚包括所述PCB板上的87引脚和88引脚,所述发送引脚包括91引脚和92引脚;或所述接收引脚包括所述PCB板上的91引脚和92引脚,所述接收引脚包括所述PCB板上的87引脚和88引脚。
基于上述方案,所述第一电路板单元包括PCB板;所述PCB板包括相对设置的第一表面和第二表面;所述第一存储单元安装在所述第一表面;所述第二存储单元安装在所述第二表面。
基于上述方案,所述电子设备还包括处理单元;所述处理单元通过所述第一类引脚与所述第一存储单元电连接,通过所述第二类引脚与所述第二存储单元电连接;所述第一存储单元通过所述第一类引脚与所述处理单元交互所述第一类信号;所述第二存储单元通过所述第二类引脚与所述处理单元交互所述第二类信号。
基于上述方案,所述处理单元包括:第一控制模块,通过所述第一类引脚与所述第一存储单元连接,用于与所述第一存储单元进行信息交互并控制所述第一存储单元的工作;第二控制模块,通过所述第二类引脚与所述第二存储单元连接,用于与所述第二存储单元进行信息交互并控制所述第二存储单元的工作。
基于上述方案,所述处理单元,用于在所述电子设备启动后,访问所述第一存储单元并在访问所述第一存储单元之后加载所述第二存储单元。
本发明实施例所述的电子设备,第二存储单元通过连接在第一电路板单元预留给第一存储单元的校验维护引脚,安装在第一电路板单元上,这样就实现了第一存储单元和第二存储单元共用一个电路板,这样就不用专门为安装所述第二存储单元设置一块电路板,这样就节省了一块电路板,显然就简化了电子设备的结构,可缩小电子设备的体积和质量,同时没有减少存储单元的设置,保证了电子设备的存储功能的正常实现。且同时减少了一块电路板,就节省了一块电路板的硬件成本;从而降低了电子设备的硬件成本。
附图说明
图1为本发明实施例所述的电子设备的结构示意图之一;
图2为本发明实施例所述的电子设备的结构示意图之二;
图3为本发明实施例所述的电子设备的结构示意图之三;
图4为本发明实施例所述的第一电路板单元的局部结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。
设备实施例一:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
所述电子设备包括各种类型具有电路板的电子设备,具体如手机、平板电脑、笔记本电脑或台式电脑。
所述第一电路板单元可为印刷电路PCB板,在所述第一电路板单元上安装有第一存储单元1201。
所述第一存储单元120为包括存储介质的存储单元,可用于进行信息的存储。所述第二存储单元130同样可为包括存储介质的存储单元,可用于信息的存储,但是所述第一存储单元120不同于所述第二存储单元130。第一存储单元120不同于所述第二存储单元130的不同可以体现在:所述第一存储单元120和第二存储单元130可识别的信号类型不同,存储介质的介质类型不同,或数据存储方式不同等。
本实施例中所述第一类引脚为与所述第一存储单元120相连的引脚,而所述第二类引脚为预留出来对所述第一存储单元120进行后续维护或检测用的引脚。所述第二类引脚在所述第一存储单元120正常时,通常是闲置的;而这些引脚对于用户使用所述第一存储单元120的过程中是没有用的。本实施例所述的电子设备利用了这一特点,在所述第一电路板单元110上设置了第二存储单元130,所述第二存储单元130与所述第二类引脚建立电连接,且能通过所述第二类引脚接收和发送第二类信号,这样在所述第一电路板上腾出了空间来安装第二存储单元130,从而避免了特意设置一个用于安装所述第二存储单元130的电路板,从而减少了电路板数目,减小了电子设备的体积、重量以及硬件成本。
设备实施例二:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
所述第二类引脚包括接收引脚和发送引脚;所述第二类信号包括第二类接接收信号和第二类发送信号;
所述接收引脚用于所述第二存储单元130接收所述第二类接收信号;
所述发送引脚用于所述第二存储单元130接收所述第二类发送信号。
所述第二存储单元120需要与其他电子设备或与所述第二存储单元130所在电子设备内的处理器等结构进行信息交互,则此时所述第二存储单元130可能需要被写入数据,也可能需要被读取数据。若所述第二存储单元130在被写入数据时,需要接收信号,这信号即为上述所述第二类接收信号的组成部分;若所述第二存储单元130需要向外输出数据,所述第二存储单元130同样可通过所述第二类引脚发送,则此时发送的信号可为所述第二类发送信号。
这样所述第二存储单元130可以通过所述第二类引脚进行信号接收和信号发送;方便所述电子设备本身或其他电子设备对与所述第二存储单元的信息交互。
设备实施例三:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
所述第二类引脚包括接收引脚和发送引脚;所述第二类信号包括第二类接接收信号和第二类发送信号;
所述接收引脚用于所述第二存储单元130接收所述第二类接收信号;
所述发送引脚用于所述第二存储单元130接收所述第二类发送信号。
所述接收引脚包括相邻的第一接收引脚和第二接收引脚;
所述发送引脚包括相邻的第二发送引脚和第二发送引脚。
所述接收引脚包括相邻设置的第一接收引脚和第二接收引脚,这样相邻设置方便在电路板上的线路布置与现有技术的兼容。所述第一发送引脚和第二发送引脚也相邻设置,同样这样也能方便电路板上信号布置以及与现有技术的兼容。
在具体实现时,所述第一接收引脚和所述第二接收引脚可以为一对差分信号引脚,具体如,若所述第一接收引脚为RX+引脚,则所述第二接收引脚可为RX-引脚。
所述第一发送引脚和所述第二发送引脚同样也可以为一对差分信号引脚;若所述第一发送引脚为TX+引脚,则所述第二发送引脚可为TX-引脚。
一对差分信号引脚上传输的一对差分信号通常具有振幅相等但是方向相反的特点。若所述发送引脚和所述接收引脚均为差分信号传输引脚,将所述第一接收引脚和第二接收引脚相邻设置,及将所述第一发送引脚和第二发送引脚相邻设置,这样就实现了把传输同一对差分信号的引脚成对紧邻设置,这样这一对差分信号所经过的线路的电阻、电磁场等传输线路和传输环境参数相差很小,这样有利于差分信号中的正负信号收到的线路和/或传输环境参数干扰的相互抵消,这样能够最大限度的抑制干扰。
设备实施例四:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
所述第二类引脚包括接收引脚和发送引脚;所述第二类信号包括第二类接接收信号和第二类发送信号;
所述接收引脚用于所述第二存储单元130接收所述第二类接收信号;
所述发送引脚用于所述第二存储单元130接收所述第二类发送信号。
所述第二类信号包括SATA信号或PCIe信号。
所述SATA信号可为通过串行ATA接口传输的信号,为串行ATA信号。所述SATA信号具有要求传输引脚少且传输效率高的优点。所述PCIe信号可为通过串行PCI接口传输的信号。
设备实施例五:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
所述第二类引脚包括接收引脚和发送引脚;所述第二类信号包括第二类接接收信号和第二类发送信号;
所述接收引脚用于所述第二存储单元130接收所述第二类接收信号;
所述发送引脚用于所述第二存储单元130接收所述第二类发送信号。
所述第一电路板单元110包括DDR4的PCB板;
所述第一存储单元120为RAM存储单元;
所述第二存储单元130为固态硬盘存储单元。
所述第一电路板110可为双倍速率随机存储器DDR4的PCB板。
所述DDR4又称为DDR或双倍速率SDRAM。所述双倍速率随机存储器是一种高速CMOS动态随即访问的内存。
所述固态硬盘存储单元可为包括固态硬盘的存储单元。所述固态硬盘(Solid State Drives),可简称固盘,固态硬盘(Solid State Drive)用固态电子存储芯片阵列而制成的硬盘,由控制模块和存储模块组成。所述存储模块可包括FLASH芯片及DRAM芯片等。
本实施例基于上述实施例的基础上,进一步限定了所述电子设备对应的结构,同样具有电子设备内电路板少、体积小以及硬件成本低的优点。
设备实施例六:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
所述第二类引脚包括接收引脚和发送引脚;所述第二类信号包括第二类接接收信号和第二类发送信号;
所述接收引脚用于所述第二存储单元130接收所述第二类接收信号;
所述发送引脚用于所述第二存储单元130接收所述第二类发送信号。
所述第一电路板单元110包括DDR4的PCB板;
所述第一存储单元120为RAM存储单元;
所述第二存储单元130为固态硬盘存储单元。
所述接收引脚包括所述PCB板上的87引脚和88引脚,所述发送引脚包括91引脚和92引脚;或,所述接收引脚包括所述PCB板上的91引脚和92引脚,所述接收引脚包括所述PCB板上的87引脚和88引脚。
本实施例结合上一实施例的电子设备,具体列明了所述固态硬盘存储单元是如何将与所述RAM存储单元共用一块电路板的固态硬盘单元具体使用哪些引脚连接在所述第一电路板单元上的。
所述87引脚和88引脚通常可为一对近邻设置传输一对差分信号的引脚。同样的所述91引脚和92引脚也为一对近邻设置传输一对差分信号的引脚。
在所述第一电路板单元110的电路板上接收引脚和发送引脚之间间隔设置,具体如还设置有传输其他信号的引脚。
本实施例基于上述实施例的基础上,进一步限定了所述电子设备对应的结构,同样具有电子设备内电路板少、体积小以及硬件成本低的优点。
设备实施例七:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
所述第一电路板单元110包括PCB板;所述PCB板包括相对设置的第一表面和第二表面;
所述第一存储单元120安装在所述第一表面;
所述第二存储单元安装在所述第二表面。
所述PCB板为板状结构,所述PCB板上面积较大的两个表面可用来设置各种电子器件,具体如所述第一存储单元120和所述第二存储单元130。
在本实施例中可以将第一存储单元120和所述第二存储单元130设置在所述PCB板的不同面,这样所述第一存储单元120和所述第二存储单元130之间是隔着所述PCB板的。具体如,将所述第一存储单元120设置在所述PCB板的正面,将所述第二存储单元130设置在所述PCB板的反面。这样设置可以避免将第一存储单元120和第二存储单元130设置在同一表面导致的该表面的面积不够或布局局限性大的问题,分别设置在不同表面就可以消除在布局相互干涉的问题。
设备实施例八:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
如图2所示,所述电子设备还包括处理单元140;
所述处理单元140通过所述第一类引脚与所述第一存储单元120电连接,通过所述第二类引脚与所述第二存储单元120电连接;
所述第一存储单元120通过所述第一类引脚与所述处理单元140交互所述第一类信号;
所述第二存储单元120通过所述第二类引脚与所述处理单元140交互所述第二类信号。
所述处理单元140可包括各种类型的具有信号处理的处理器或处理芯片;具体如中央处理器CPU、微处理器MCU、数字信号处理器DSP或可编程阵列PLC等结构。
所述处理单元140可以运行各种代码,可以向所述第一存储单元120和第二存储单元130写入数据和读出数据。
在本实施例中,所述处理单元140分别通过所述第一类引脚与所述第一存储单元120相连,通过第二类引脚与所述第二存储单元130相连,且通过所述第一类引脚和第二类引脚进行信息传输。
同样的本实施例所述的电子设备是基于上述任意实施例所述的电子设备的,同样的具有体积小、硬件成本高等优点。
设备实施例九:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
如图2所示,所述电子设备还包括处理单元140;
所述处理单元140通过所述第一类引脚与所述第一存储单元120电连接,通过所述第二类引脚与所述第二存储单元120电连接;
所述第一存储单元120通过所述第一类引脚与所述处理单元140交互所述第一类信号;
所述第二存储单元120通过所述第二类引脚与所述处理单元140交互所述第二类信号。
如图3所示,所述处理单元140可包括:
第一控制模块141,通过所述第一类引脚与所述第一存储单元120连接,用于与所述第一存储单元120进行信息交互并控制所述第一存储单元120的工作;
第二控制模块142,通过所述第二类引脚与所述第二存储单元130连接,用于与所述第二存储单元130进行信息交互并控制所述第二存储单元130的工作。
所述第一控制模块和所述第二控制模块分别对应着具有信号处理能力和控制能力的控制器。若所述第一存储单元120为包括DRAM的存储单元,则所述第一控制模块141可包括DRAM控制器。若所述第二存储单元130包括固态硬盘SSD的存储单元,则所述第二控制模块142可包括SATA控制器。这两个控制器可包括独立的控制逻辑。所述RAM控制器与DRAM之间传输的为DRAM信号;所述SATA控制与所述SSD之间传输的时SATA信号。
本实施例所述的电子设备,进一步明确了所述处理单元140的结构,并明细了所述处理单元140内部的各部分与所述第一存储单元120和第二存储单元130之间的连接,同样的具有体积小、质量轻等优点。
设备实施例十:
如图1所示,本实施例提供一种电子设备,所述电子设备包括第一电路板单元110;
所述第一电路板单元110上安装有第一存储单元120和第二存储单元130;其中,所述第一存存储单元120不同于所述第二存储单元130;
所述第一电路板单元110包括第一类引脚和第二类引脚;
所述第一存储单元120与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元120与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
如图2所示,所述电子设备还包括处理单元140;
所述处理单元140通过所述第一类引脚与所述第一存储单元120电连接,通过所述第二类引脚与所述第二存储单元120电连接;
所述第一存储单元120通过所述第一类引脚与所述处理单元140交互所述第一类信号;
所述第二存储单元120通过所述第二类引脚与所述处理单元140交互所述第二类信号。
如图2所示,所述电子设备还包括处理单元140;
所述处理单元140通过所述第一类引脚与所述第一存储单元120电连接,通过所述第二类引脚与所述第二存储单元120电连接;
所述第一存储单元120通过所述第一类引脚与所述处理单元140交互所述第一类信号;
所述第二存储单元120通过所述第二类引脚与所述处理单元140交互所述第二类信号。
所述处理单元140,用于在所述电子设备启动后,访问所述第一存储单元120并在访问所述第一存储单元之后加载所述第二存储单元130。
这样所述处理单元140先访问所述第一存储单元120,再加载所述第二存储单元130。在所述第二存储单元130被加载之后,所述处理单元140完成了对所述第二存储单元130的识别,在后续进行数据处理时,能够访问到所述第二存储单元130,方便所述处理单元140的运行。
以下结合上述任意实施例提供一个具体示例。
本示例提供一种电子设备,在该电子设备内包括一个DDR4标准的PCB板,在该PCB板上设置有DRAM,还设置有NAND flash。其中,所述NAND flash颗粒利用DDR4的NC pin 87、NC pin88、NC pin91、NC pin92来传输SSD需要的SATA信号。所述DRAM为所述第一存储单元的组成部分;所述非易失闪存NAND flash为所述第二存储单元的组成部分。所述第二类引脚包括连接引脚NC pin 87、NC pin88、NC pin91和NC pin92这四个引脚。其中,所述NCpin 91和NC pin 92为发送信号引脚,所述NC pin 87和NC pin 88为接收信号引脚。所述DRAM设置在所述PCB板的顶面,所述NAND flash设置在所述PCB板的底面。在所述电子设备的系统端设置有与上述4个NC pin相连的引脚,方便与所述第二存储单元的信号传输。通常所述系统端预留的为SATA信号的传输引脚。此处的所述系统端对应了上述实施例中的处理单元140。
所述DRAM与固态硬盘共用DDR4的PCB板,实验证明不会存储在相互干涉的风险,且很好的应用了DDR4的PCB板上预留用于检测维护的引脚来设置固态硬盘,这样更加充分的利用了所述PCB板和PCB板的空间,降低了硬件成本、缩小了电子设备的体积和质量。
图4可为本发明实施例所述的第一电路板单元中电路板上的局部引脚布局图,在图4中展示有未连接的NC pin 92、NC pin 91、NC pin 101、NC pin 105、NC pin 88及NC pin 87。这些引脚都为预留引脚;在本申请实施例中的所述电子设备中,可以将所述NC pin 92、NC pin 91、NC pin88和NC pin 87作为与所述第二存储单元连接的第二类引脚。在图4中所述NC pin 92、NC pin 91为一对近邻设置的传输SATA差分信号的发送引脚,分别传输的是SATA TX+和SATA TX-。在图4中所述NC pin 88、NC pin 87为一对近邻设置的传输SATA差分信号的接收引脚,分别传输的是SATA RX+和SATA RX-。在接收引脚和发送引脚之间还间隔设置有NC pin 101和NC pin105。
在本申请所提供的几个实施例中,应该理解到,所揭露的设备和方法,可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,如:多个单元或组件可以结合,或可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口,设备或单元的间接耦合或通信连接,可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的,作为单元显示的部件可以是、或也可以不是物理单元,即可以位于一个地方,也可以分布到多个网络单元上;可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外,在本发明各实施例中的各功能单元可以全部集成在一个处理模块中,也可以是各单元分别单独作为一个单元,也可以两个或两个以上单元集成在一个单元中;上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:移动存储设备、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种电子设备,包括第一电路板单元;
所述第一电路板单元上安装有第一存储单元和第二存储单元;其中,所述第一存存储单元不同于所述第二存储单元;
所述第一电路板单元包括第一类引脚和第二类引脚;
所述第一存储单元与所述第一类引脚电连接,并通过所述第一类引脚接收或发送第一类信号;其中,所述第二类引脚为预留用于所述第一存储单元进行校验维护的引脚;
所述第二存储单元与所述第二类引脚电连接,并通过所述第二类引脚接收或发送第二类信号。
2.根据权利要求1所述的电子设备,其特征在于,
所述第二类引脚包括接收引脚和发送引脚;所述第二类信号包括第二类接接收信号和第二类发送信号;
所述接收引脚用于所述第二存储单元接收所述第二类接收信号;
所述发送引脚用于所述第二存储单元接收所述第二类发送信号。
3.根据权利要求2所述的电子设备,其特征在于,
所述接收引脚包括相邻的第一接收引脚和第二接收引脚;
所述发送引脚包括相邻的第二发送引脚和第二发送引脚。
4.根据权利要求2或3所述的电子设备,其特征在于,
所述第二类信号包括SATA信号或PCIe信号。
5.根据权利要求2或3所述的电子设备,其特征在于,
所述第一电路板单元包括DDR4的PCB板;
所述第一存储单元为RAM存储单元;
所述第二存储单元为固态硬盘存储单元。
6.根据权利要求5所述的电子设备,其特征在于,
所述接收引脚包括所述PCB板上的87引脚和88引脚,所述发送引脚包括91引脚和92引脚;
或
所述接收引脚包括所述PCB板上的91引脚和92引脚,所述接收引脚包括所述PCB板上的87引脚和88引脚。
7.根据权利要求1或2所述的电子设备,其特征在于,
所述第一电路板单元包括PCB板;所述PCB板包括相对设置的第一表面和第二表面;
所述第一存储单元安装在所述第一表面;
所述第二存储单元安装在所述第二表面。
8.根据权利要求1或2所述的电子设备,其特征在于,
所述电子设备还包括处理单元;
所述处理单元通过所述第一类引脚与所述第一存储单元电连接,通过所述第二类引脚与所述第二存储单元电连接;
所述第一存储单元通过所述第一类引脚与所述处理单元交互所述第一类信号;
所述第二存储单元通过所述第二类引脚与所述处理单元交互所述第二类信号。
9.根据权利要求8所述的电子设备,其特征在于,
所述处理单元包括:
第一控制模块,通过所述第一类引脚与所述第一存储单元连接,用于与所述第一存储单元进行信息交互并控制所述第一存储单元的工作;
第二控制模块,通过所述第二类引脚与所述第二存储单元连接,用于与所述第二存储单元进行信息交互并控制所述第二存储单元的工作。
10.根据权利要求8所述的电子设备,其特征在于,
所述处理单元,用于在所述电子设备启动后,访问所述第一存储单元并在访问所述第一存储单元之后加载所述第二存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510172525.8A CN106155958B (zh) | 2015-04-13 | 2015-04-13 | 电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510172525.8A CN106155958B (zh) | 2015-04-13 | 2015-04-13 | 电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106155958A true CN106155958A (zh) | 2016-11-23 |
CN106155958B CN106155958B (zh) | 2020-01-31 |
Family
ID=57336857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510172525.8A Active CN106155958B (zh) | 2015-04-13 | 2015-04-13 | 电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106155958B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202093424U (zh) * | 2011-05-10 | 2011-12-28 | 中兴通讯股份有限公司 | 中央处理单元与ddr和闪存分离配置的系统及系统单板 |
US20120013346A1 (en) * | 2010-07-16 | 2012-01-19 | Hon Hai Precision Industry Co., Ltd. | Signal test device for motherboards |
CN102572352A (zh) * | 2011-12-26 | 2012-07-11 | 中兴通讯股份有限公司 | Hdmi复用方法、hdmi、以及带有hdmi的设备 |
CN103298255A (zh) * | 2012-03-05 | 2013-09-11 | 联想(北京)有限公司 | 一种电路板及电子设备 |
-
2015
- 2015-04-13 CN CN201510172525.8A patent/CN106155958B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120013346A1 (en) * | 2010-07-16 | 2012-01-19 | Hon Hai Precision Industry Co., Ltd. | Signal test device for motherboards |
CN202093424U (zh) * | 2011-05-10 | 2011-12-28 | 中兴通讯股份有限公司 | 中央处理单元与ddr和闪存分离配置的系统及系统单板 |
CN102572352A (zh) * | 2011-12-26 | 2012-07-11 | 中兴通讯股份有限公司 | Hdmi复用方法、hdmi、以及带有hdmi的设备 |
CN103298255A (zh) * | 2012-03-05 | 2013-09-11 | 联想(北京)有限公司 | 一种电路板及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN106155958B (zh) | 2020-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108628779B (zh) | 存储器装置及其方法、存储器系统 | |
US9390035B2 (en) | Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures | |
MX2012005934A (es) | Disco de estado solido (ssd) multi-interfaz, metodo de procesamiento y sistema del mismo. | |
US20130038999A1 (en) | Expansion apparatus for serial advanced technology attachment dual in-line memory module and motherboard for supporting the expansion apparatus | |
CN105446657B (zh) | 一种监控raid卡的方法 | |
CN108604456A (zh) | 在存储器插槽中支持多个存储器类型 | |
WO2011081691A2 (en) | Expandable asymmetric-channel memory system | |
CN106055493A (zh) | 存储系统、存储模块及其操作方法 | |
CN103616937A (zh) | 一种主板、pcie网卡和服务器系统 | |
US20170161165A1 (en) | System is applied to control indicator lights for non-volatile memory express solid state disk | |
US20100064065A1 (en) | Connection Device for Connecting a Plurality of Peripheral Devices and Operating Method | |
US8140724B1 (en) | SATA pass through port | |
CN106796544A (zh) | 主动存储单元和阵列 | |
CN104409099B (zh) | 基于FPGA的高速eMMC阵列控制器 | |
US9323458B2 (en) | Memory buffer with one or more auxiliary interfaces | |
KR20110004895A (ko) | 구성가능 입력/출력 포트를 구비한 메모리 모듈 | |
JP2014532929A (ja) | 埋め込みメモリ及び埋め込み式記憶システム | |
CN106776412A (zh) | 接口兼容电路 | |
CN206370051U (zh) | 接口兼容电路 | |
US9529744B2 (en) | Interface between multiple controllers | |
CN106155958A (zh) | 电子设备 | |
CN108139993A (zh) | 内存装置、内存控制器、数据缓存装置及计算机系统 | |
CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
CN204189089U (zh) | 一种服务器 | |
CN209248518U (zh) | 一种固态硬盘扩展板卡及服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |