CN202093424U - 中央处理单元与ddr和闪存分离配置的系统及系统单板 - Google Patents

中央处理单元与ddr和闪存分离配置的系统及系统单板 Download PDF

Info

Publication number
CN202093424U
CN202093424U CN201120146271XU CN201120146271U CN202093424U CN 202093424 U CN202093424 U CN 202093424U CN 201120146271X U CN201120146271X U CN 201120146271XU CN 201120146271 U CN201120146271 U CN 201120146271U CN 202093424 U CN202093424 U CN 202093424U
Authority
CN
China
Prior art keywords
subcard
single board
cpu
ddr
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201120146271XU
Other languages
English (en)
Inventor
吴术习
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201120146271XU priority Critical patent/CN202093424U/zh
Application granted granted Critical
Publication of CN202093424U publication Critical patent/CN202093424U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本实用新型公开了一种CPU与DDR以及闪存分离配置的系统及系统单板,该系统单板包括:单板、位于所述单板上的CPU;位于单板上并与所述CPU相连的第一子卡插槽;闪存;用于承载闪存的第一子卡;插接在第一子卡插槽中;位于单板上并与CPU相连的第二子卡插槽;DDR,用于承载DDR的第二子卡,插接在第二子卡插槽中。该方案将DDR和闪存均安装在相应的子卡上,每个子卡插接在相应的子卡插槽中,且子卡插槽与系统单板上的CPU相连,使DDR和闪存可以脱离单板,第一子卡和第二子卡也可单独作为子卡插于系统单板或背板上类似的插槽中。在单板投入使用后,无需改版和重新设计,可依据需求方便灵活配置和更换DDR和闪存。

Description

中央处理单元与DDR和闪存分离配置的系统及系统单板
技术领域
本实用新型涉及基站系统领域,具体涉及一种中央处理单元(CPU)与双倍速率同步动态随机存储器(DDR)和闪存分离配置的系统及系统单板。
背景技术
基站系统单板一般都配置有中央处理器(CPU),而目前为CPU配置的DDR和闪存(flash)一般都以贴片器件形式在单板开发初期就放置在单板上,之后,CPU与DDR和flash是不可分离的。
在后期使用过程中,由于单板实现的功能不断变化,会对DDR和flash存储容量大小和器件性能的要求不断提高,而单板上最初为CPU配置的DDR和flash在性能或容量上已无法满足要求,原来的单板将无法继续使用,此时的解决方法只有重新设计新的单板,一方面增大了基站设备的成本。
实用新型内容
本实用新型提供了一种CPU与DDR和闪存分离配置的系统及系统单板,使其能灵活配置和更换DDR和flash。
本实用新型提供的一种系统单板上的CPU与DDR以及闪存分离配置的系统,包括:背板、位于背板上的系统单板、位于系统单板上的CPU、还包括:
与CPU相连的第一子卡插槽,
闪存,
用于承载所述闪存的第一子卡,插接在所述第一子卡插槽中,
与CPU相连的第二子卡插槽,
DDR,
用于承载所述DDR的第二子卡,插接在所述第二子卡插槽中。
本实用新型提供的一种系统单板,包括:
单板,
位于所述单板上的CPU,
位于所述单板上并与所述CPU相连的第一子卡插槽,
闪存,
用于承载所述闪存的第一子卡,插接在所述第一子卡插槽中,
位于所述单板上并与CPU相连的第二子卡插槽,
DDR,
用于承载所述DDR的第二子卡,插接在所述第二子卡插槽中。
本实用新型提供的系统或单板中,将DDR和闪存均安装在相应的子卡上,每个子卡插接在相应的子卡插槽中,并且子卡插槽与系统单板上的CPU相连,使DDR和闪存可以脱离单板。在单板投入使用后,无需改版和重新设计,可依据需求方便灵活配置和更换DDR和闪存,因此能延长单板开发周期,降低基站设备成本。
附图说明
图1a为本实用新型实施例中Flash器件与承载Flash的子卡的相对位置示意图;
图1b为本实用新型实施例中DDR器件与承载DDR的子卡的相对位置示意图;
图2为本实用新型提供的系统单板的一个具体实施例的结构示意图,其中,DDR子卡和Flash子卡在系统单板上;
图3为本实用新型提供的系统的一个具体实施例的结构示意图,其中,DDR子卡和Flash子卡安装在系统背板上。
具体实施方式
本实用新型提供的系统包括:背板、位于背板上的系统单板、位于系统单板上的CPU、还包括与CPU相连的第一子卡插槽、闪存、用于承载所述闪存的第一子卡、与CPU相连的第二子卡插槽、DDR、用于承载所述DDR的第二子卡,并且,第一子卡插接在所述第一子卡插槽中,第二子卡,插接在所述第二子卡插槽中。
所述第一子卡插槽可以位于所述系统单板上,并通过所述系统单板上的信号线与CPU相连。所述第二子卡插槽位于所述系统单板上,并通过所述系统单板上的信号线与CPU相连。
所述第一子卡插槽还可以位于所述背板上,并通过背板上的信号线与所述系统单板上的CPU相连,所述第二子卡插槽位于所述背板上,并通过背板上的信号线与所述系统单板上的CPU相连。
所述信号线包括数据线、地址线及控制线。所述信号线可以是印刷电路板(PCB)走线,也可以是外接数据线。
所述第一子卡可以通过金手指插接在所述第一子卡插槽中。所述第二子卡可以通过金手指插接在所述第二子卡插槽中。当然,所述第一子卡和第二子卡也可以通过其他方式插接在相应的子卡插槽中。
而所述第一子卡插槽和所述第二子卡插槽可以通过贴片方式固定到所述系统单板上,也可以通过其他方式固定,具体方式这里并不做限定。
当然,每种子卡插槽的个数并不限制,每种子卡插槽都可以包括多个,以便后续更方便的扩展,这里不再赘述。
本实施例的系统单板,可以包括:单板,位于所述单板上的CPU,位于所述单板上并与所述CPU相连的第一子卡插槽,闪存,用于承载所述闪存的第一子卡,插接在所述第一子卡插槽中,位于所述单板上并与CPU相连的第二子卡插槽,DDR,用于承载所述DDR的第二子卡,插接在所述第二子卡插槽中。
所述信号线包括数据线、地址线及控制线。所述信号线可以是印刷电路板(PCB)走线,也可以是外接数据线。所述第一子卡可以通过金手指插接在所述第一子卡插槽中。所述第二子卡可以通过金手指插接在所述第二子卡插槽中。当然,所述第一子卡和第二子卡也可以通过其他方式插接在相应的子卡插槽中。而所述第一子卡插槽和所述第二子卡插槽可以通过贴片方式固定到所述系统单板上,也可以通过其他方式固定,具体方式这里并不做限定。
下面结合附图对本实用新型的实施例进行具体说明。
在以下具体实施方式中,闪存子卡即flash子卡,作为第一子卡,DDR子卡作为第二子卡,闪存子卡插槽为第一子卡插槽,DDR子卡插槽为第二子卡插槽。
本实施例在单板上或系统背板上预留DDR插槽和闪存插槽,插槽通过PCB走线与CPU相连,具体信号线可以包括数据线、地址线及控制线。可以将不同容量的DDR和flash设计在子卡上,子卡可以置于单板上,也可插在背板上,子卡通过金手指插到插槽中,承载DDR的子卡和承载flash的子卡的金手指引脚定义统一规划,确保都能插槽匹配。采用CPU与DDR、flash分离配置的单板,在单板设计过程中以及单板在基站上工作的生命周期内,在不改版单板情况下,按照需求有选择地给单板上的CPU配置、替换、扩展不同容量的DDR和flash。
本实用新型实施例中所述的DDR、Flash与承载DDR子卡和承载Flash子卡的相对位置,如图1a,将flash器件108安装在承载Flash的子卡104上,如图1b所示,将DDR器件109安装在承载DDR的子卡106上。
作为本实用新型的第一实施例,DDR子卡和Flash子卡安装在系统单板上,如图2所示,系统单板101上无须再贴片安装DDR和Flash器件,在系统单板101上贴片放置flash子卡插槽103和DDR子卡插槽105,承载DDR的子卡106通过插槽105连接到系统单板101上,承载Flash的子卡104通过插槽103连接到系统单板101上,并且承载DDR的子卡106和承载Flash的子卡104上都按照统一规划定义使用金手指连接,DDR子卡插槽105通过信号线(图中未示出)与CPU 102相连,flash子卡插槽103通过通过信号线(图中未示出)与CPU 102相连。当系统单板101开发完成后,可根据实际需求给CPU配置图1b中所示的DDR 109和图1a中所示的Flash器件108,具体方式是选择合适的DDR子卡106和flash子卡104插入子卡插槽105和子卡插槽103中。当单板在基站上运行后,如果有需求变更,需要更换其他性能的DDR器件时,只需要以另外的承载DDR子卡替换单板101上的DDR子卡106即可,当需要更换其他性能的flash器件时,只需要以另外的承载flash子卡替换单板101上的flash子卡104即可。
作为本实用新型的第二实施例,图3为DDR子卡和Flash子卡在系统背板上的安装示意图,如图1a所示的将flash器件108安装在承载Flash的子卡104上,如图1b所示的将DDR器件109安装在承载DDR的子卡106上,系统单板101上无须再贴片安装DDR和flash器件,在系统背板107上放置flash子卡插槽103和DDR子卡插槽105,DDR子卡106和flash子卡104上都按照统一规划定义连接用金手指。系统单板101开发完成后,可按需求给各系统单板的CPU 102配置DDR子卡106和flash子卡104。当系统单板在基站上运行后,如果有需求变更,需要更换其他性能的DDR器件和flash器件时,只需要以另外的承载DDR子卡和承载Flash子卡替换背板107上的DDR子卡106和flash子卡104即可。
本系统实现了基站系统单板上CPU与DDR、flash分离,从而实现了系统单板的CPU的DDR和flash的灵活配置,降低单板开发周期,延长单板生命周期,使产品满足市场需求多变的问题。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (14)

1.一种系统单板上的中央处理单元CPU与双倍速率同步动态随机存储器DDR以及闪存分离配置的系统,包括:背板、位于背板上的系统单板、位于系统单板上的CPU、其特征在于,还包括:
与CPU相连的第一子卡插槽;
闪存;
用于承载所述闪存的第一子卡,插接在所述第一子卡插槽中;
与CPU相连的第二子卡插槽;
DDR;
用于承载所述DDR的第二子卡,插接在所述第二子卡插槽中。
2.根据权利要求1所述的系统,其特征在于,所述第一子卡插槽位于所述系统单板上,并通过所述系统单板上的信号线与CPU相连。
3.根据权利要求2所述的系统,其特征在于,所述第二子卡插槽位于所述系统单板上,并通过所述系统单板上的信号线与CPU相连。
4.根据权利要求1所述的系统,其特征在于,所述第一子卡插槽位于所述背板上,并通过背板上的信号线与所述系统单板上的CPU相连。
5.根据权利要求4所述的系统,其特征在于,所述第二子卡插槽位于所述背板上,并通过背板上的信号线与所述系统单板上的CPU相连。
6.根据权利要求2~5中任意一项所述的系统,其特征在于,所述信号线包括数据线、地址线及控制线。
7.根据权利要求2~5中任意一项所述的系统,其特征在于,所述信号线为印刷电路板PCB走线。
8.根据权利要求1所述的系统,其特征在于,所述第一子卡通过金手指插接在所述第一子卡插槽中。
9.根据权利要求1所述的系统,其特征在于,所述第二子卡通过金手指插接在所述第二子卡插槽中。
10.根据权利要求3或5任一所述的单板,其特征在于,所述第一子卡插槽和所述第二子卡插槽通过贴片方式固定到所述系统单板上。
11.一种系统单板,其特征在于,包括:
单板;
位于所述单板上的CPU;
位于所述单板上并与所述CPU相连的第一子卡插槽;
闪存;
用于承载所述闪存的第一子卡,插接在所述第一子卡插槽中;
位于所述单板上并与CPU相连的第二子卡插槽;
DDR;
用于承载所述DDR的第二子卡,插接在所述第二子卡插槽中。
12.根据权利要求11所述的系统单板,其特征在于,所述第一子卡插槽通过所述系统单板上的信号线与CPU相连,所述第二子卡插槽通过所述系统单板上的信号线与CPU相连。
13.根据权利要求11所述的系统单板,其特征在于,所述第一子卡通过金手指插接在所述第一子卡插槽中,述第二子卡通过金手指插接在所述第二子卡插槽中。
14.根据权利要求11或13任意一项所述的系统单板,其特征在于,所述第一子卡插槽和所述第二子卡插槽通过贴片方式固定到所述系统单板上。
CN201120146271XU 2011-05-10 2011-05-10 中央处理单元与ddr和闪存分离配置的系统及系统单板 Expired - Fee Related CN202093424U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201120146271XU CN202093424U (zh) 2011-05-10 2011-05-10 中央处理单元与ddr和闪存分离配置的系统及系统单板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201120146271XU CN202093424U (zh) 2011-05-10 2011-05-10 中央处理单元与ddr和闪存分离配置的系统及系统单板

Publications (1)

Publication Number Publication Date
CN202093424U true CN202093424U (zh) 2011-12-28

Family

ID=45368479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201120146271XU Expired - Fee Related CN202093424U (zh) 2011-05-10 2011-05-10 中央处理单元与ddr和闪存分离配置的系统及系统单板

Country Status (1)

Country Link
CN (1) CN202093424U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016141804A1 (zh) * 2015-03-11 2016-09-15 中兴通讯股份有限公司 一种通信设备及其启动方法
CN106155958A (zh) * 2015-04-13 2016-11-23 联想(北京)有限公司 电子设备
CN110839314A (zh) * 2018-08-16 2020-02-25 杭州海康威视数字技术股份有限公司 Pcb板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016141804A1 (zh) * 2015-03-11 2016-09-15 中兴通讯股份有限公司 一种通信设备及其启动方法
CN106155958A (zh) * 2015-04-13 2016-11-23 联想(北京)有限公司 电子设备
CN106155958B (zh) * 2015-04-13 2020-01-31 联想(北京)有限公司 电子设备
CN110839314A (zh) * 2018-08-16 2020-02-25 杭州海康威视数字技术股份有限公司 Pcb板

Similar Documents

Publication Publication Date Title
US8370547B2 (en) System and apparatus with a memory controller configured to control access to randomly accessible non-volatile memory
US8370548B2 (en) Methods of assembly of a computer system with randomly accessible non-volatile memory
CN202093424U (zh) 中央处理单元与ddr和闪存分离配置的系统及系统单板
CN102749963A (zh) 模块化嵌入式主板
CN106547592A (zh) 一种实现新型云服务器电源软件在线更新的设计方法
CN107818062A (zh) 一种兼容sas、sata和nvme硬盘的硬盘背板及其设计方法
CN104345826A (zh) 转接卡
CN202205050U (zh) 一种电力系统保护控制用核心板
CN201518112U (zh) 一种主副接口式主板
CN201984469U (zh) 主板bios故障调试卡
CN201797652U (zh) 多个不同型号pcb板的拼接结构
CN102841634A (zh) 服务器主板
CN103616934A (zh) 一种fpga核心电路板结构
CN103092300A (zh) 内存储器电源控制电路
CN202995542U (zh) 存储设备
CN102375749A (zh) 一种采用i2c总线快速下载和更新固件的方法
CN106911480A (zh) 一种网卡及其设计方法
CN205318208U (zh) 具有可扩充功能的驱动器
CN203786633U (zh) 新型双子星服务器装置
CN208239938U (zh) 一种计算机主板电路
CN102306003A (zh) 一种嵌入式通用标准化平台
CN208000579U (zh) 一种项目开发设备
CN102592648A (zh) 微控制器编程器
CN105426333A (zh) 一种便于主板平台快速升级换代的主板结构
CN101521956A (zh) 一种通过gpio口读写t卡的方法、系统和手机

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20200510

CF01 Termination of patent right due to non-payment of annual fee