CN106130909A - 基于fpga的雷达信号交换路由系统及其设计方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的雷达信号交换路由系统，搭建于FPGA内部，包含：路由信息记录模块、数据路由模块、N个数据接口模块、D个前接口转换模块和E个后接口转换模块；FPGA外部为N个不同雷达数据对象，所述N个不同雷达数据对象包含用于双向通信FPGA内部的f个不同雷达数据对象、用于单向通信FPGA内部的g个不同雷达数据对象和用于FPGA内部单向通信的h个不同雷达数据对象，所述数据路由模块包含D个数据输入端和E个数据输出端；N＝f+g+h，N≥D，N≥E，D＝f+g，E＝f+h，且N、D、E、M、f、g、h分别为自然数。

Description

基于FPGA的雷达信号交换路由系统及其设计方法

技术领域

本发明涉及数字信号处理领域，特别涉及一种基于FPGA的雷达信号交换路由系统及其设计方法，适用于各种以FPGA为数据控制核心的各类雷达信号处理机。

背景技术

在高速实时信号处理系统中，尤其是在雷达信号处理机中所涉及的数据对象不断增加，比如在合成孔径雷达中，为了完成复杂的SAR成像任务，需要涉及包括模数(AD)数据、成像指令、成像数据、波束控制指令、波束状态信息、雷达参数信息和GPS信息等不同类型甚至于不同接口的数据对象，因此使得如何实现不同数据对象的交换路由变得尤为重要。

FPGA(现场可编程门阵列)凭借其丰富的输入输出(IO)接口，灵活的编程模式，成为雷达信号处理机中的主流芯片；尽管如此，由于不同的数据对象往往对应着不同的接口标准，使得使用FPGA实现不同数据对象的交换路由会带来非常大的编程难度。

发明内容

针对上述现有技术存在的不足，本发明的目的在于提出一种基于FPGA的雷达信号交换路由系统及其设计方法，该种基于FPGA的雷达信号交换路由系统及其设计方法基于统一的Axi-Stream总线，从而实现不同数据对象的接口统一，以满足不同接口标准的数据对象的交换路由目的。

为达到上述目的，本发明采用如下技术方案予以实现。

技术方案一；

一种基于FPGA的雷达信号交换路由系统，搭建于FPGA内部，包含：路由信息记录模块、数据路由模块、N个数据接口模块、D个前接口转换模块和E个后接口转换模块；FPGA外部为N个不同雷达数据对象，所述N个不同雷达数据对象包含用于双向通信FPGA内部的f个不同雷达数据对象、用于单向通信FPGA内部的g个不同雷达数据对象和用于FPGA内部单向通信的h个不同雷达数据对象，所述数据路由模块包含D个数据输入端和E个数据输出端；

所述f个不同雷达数据对象分别双向通讯连接N个数据接口模块中的其中f个数据接口模块，所述g个不同雷达数据对象分别单向通讯连接N-f个数据接口模块中的其中g个数据接口模块，所述N个数据接口模块的剩余h个数据接口模块分别单向通讯连接所述h个不同雷达数据对象，所述N个数据接口模块分别双向通讯连接所述路由信息记录模块；所述N个数据接口模块中的其中D个数据接口模块分别单向通讯连接所述D个前接口转换模块，所述E个后接口转换模块分别单向通讯连接所述N个数据接口模块中的其中E个数据接口模块；所述D个前接口转换模块分别单向通讯连接所述数据路由模块的D个数据输入端；所述数据路由模块的E个数据输出端，分别单向通讯连接所述E个后接口转换模块；N＝f+g+h，N≥D，N≥E，D＝f+g，E＝f+h，且N、D、E、M、f、g、h分别为自然数；

所述路由信息记录模块用于获取数据路由信息和一次交换路由的数据量最大阀值M，所述数据路由信息为FPGA外部N个不同雷达数据对象各自对应的接口号，所述最大阀值M为大于0的任意整数；

从FPGA外部的N个不同雷达数据对象中获取N路数据，所述N路数据分别对应FPGA外部的N个不同雷达数据对象，所述N个不同雷达数据对象用于提供包含雷达回波数据、成像指令、波控指令、SAR成像数据或参数信息，所述参数信息包括雷达斜视角、方位波速宽度、距离波速宽度、距离采样点数、距离采样率、波门前沿、方位重频或发射信号调频率，以及惯组数据中的平台三轴速度、平台三轴加速度、三轴位置信息、波速指向角或时间信息；并且将所述N路数据分别记为第1路数据、第2路数据、…、第N路数据；

FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，第i数据接口模块则从FPGA外部第i个雷达数据对象中读取第i路数据的有效数据、有效数据的结束标志、有效数据的地址，所述有效数据为模数数据、成像指令数据、波控指令数据、参数信息数据或图像数据；

并且，第i数据接口模块根据所述有效数据的地址从路由信息记录模块中读取所述有效数据对应的路由信息，同时记录源接口号，所述源接口号为第i数据接口模块的接口号，然后将第i路数据的有效数据、有效数据的结束标志、有效数据对应的路由信息和源接口号进行打包，得到打包数据后将所述打包数据发送至第i前接口转换模块；1≤i≤N，1≤j≤N，i不等于j；

第i前接口转换模块用于接收第i数据接口模块发送过来的打包数据，并且从路由信息记录模块中读取最大阀值M，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，然后所述第i前接口转换模块将所述打包数据发送至数据路由模块；所述握手信号为第j路数据对应的后接口转换模块同意接收所述打包数据；

所述数据路由模块用于接收第i前接口转换模块发送过来的所述打包数据，解析所述打包数据中有效数据对应的路由信息，并找到第j路数据对应的后接口转换模块，然后将打包数据中第i路数据的有效数据、有效数据的结束标志和源接口号分别发送至第j路数据对应的后接口转换模块；所述第j路数据对应的后接口转换模块用于接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号，并将其转发至第j路数据对应的数据接口模块，最后第j路数据对应的数据接口模块再将所述第i路数据的有效数据、有效数据的结束标志和源接口号发送到FPGA外部的第j个雷达数据对象中。

技术方案二：

一种基于FPGA的雷达信号交换路由设计方法，应用于所述基于FPGA的雷达信号交换路由系统，所述基于FPGA的雷达信号交换路由系统，搭建于FPGA内部，包括：路由信息记录模块、数据路由模块、N个数据接口模块、D个前接口转换模块和E个后接口转换模块；FPGA外部为N个不同雷达数据对象，每一个前接口转换模块和每一个后接口转换模块分别包含一个异步输入输出单元；所述基于FPGA的雷达信号处理机数据交换路由系统设计方法，包括以下步骤：

步骤1，确定路由信息记录模块，并在所述路由信息记录模块内预置查找表和一次交换路由数据量的最大阀值M，所述查找表初始为空；然后路由信息记录模块预先获取FPGA外部N个不同雷达数据对象各自对应的接口号，并存储于路由信息记录模块的查找表中；所述最大阀值M为大于0的任意整数；

从FPGA外部的N个不同雷达数据对象中获取N路数据，所述N路数据分别对应FPGA外部的N个不同雷达数据对象，所述N个不同雷达数据对象用于提供包含雷达回波数据、成像指令、波控指令、SAR成像数据或参数信息，所述参数信息包括雷达斜视角、方位波速宽度、距离波速宽度、距离采样点数、距离采样率、波门前沿、方位重频或发射信号调频率，以及惯组数据中的平台三轴速度、平台三轴加速度、三轴位置信息、波速指向角或时间信息；并且将所述N路数据分别记为第1路数据、第2路数据、…、第N路数据；

步骤2，FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，第i数据接口模块则从FPGA外部第i个雷达数据对象中读取第i路数据的有效数据、有效数据的结束标志、有效数据的地址，所述有效数据为模数数据、成像指令数据、波控指令数据、参数信息数据或图像数据；

并且，第i数据接口模块根据所述有效数据的地址从路由信息记录模块中读取所述有效数据对应的路由信息，同时记录源接口号，所述源接口号为第i数据接口模块的接口号，然后将第i路数据的有效数据、有效数据的结束标志、有效数据对应的路由信息和源接口号进行打包，得到打包数据后将所述打包数据发送至第i前接口转换模块的异步输入输出单元；1≤i≤N，1≤j≤N，i不等于j；

步骤3，第i前接口转换模块的异步输入输出单元接收第i数据接口模块发送过来的打包数据，以及从路由信息记录模块中读取最大阀值M，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，然后所述第i前接口转换模块将所述打包数据发送至数据路由模块；并且第i前接口转换模块根据所述最大阀值M确定FPGA外部单次传输至数据路由模块的有效数据的数据量；所述握手信号为第j路数据对应的后接口转换模块同意接收所述打包数据；

同时，第i前接口转换模块实时检测其内部异步输入输出单元接收的所述打包数据的数据量和有效数据的结束标志，当检测到所述数据量达到所述有效数据的数据量或从打包数据中检测到有效数据的结束标志时，所述第i前接口转换模块向数据路由模块申请一次数据传输，所述数据路由模块收到第i前接口转换模块的数据传输申请后，解析所述打包数据中的有效数据的路由信息，并找到第j路数据对应的后接口转换模块，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，所述第i前接口转换模块将其内部异步输入输出单元中的打包数据发送至数据路由模块；

步骤4，数据路由模块接收第i前接口转换模块发送过来的所述打包数据，解析所述打包数据中有效数据对应的路由信息并找到第j路数据对应的后接口转换模块，并向第j路数据对应的后接口转换模块发送数据传输申请，如果该第j路数据对应的后接口转换模块已做好接收准备，则给数据路由模块反馈握手信号，然后数据路由模块将所述打包数据中第i路数据的有效数据、有效数据的结束标志和源接口号发送至第j路数据对应的后接口转换模块；

第j路数据对应的后接口转换模块接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号后，再将其发送至第j路数据对应的数据接口模块，最后第j路数据对应的数据接口模块再所述第i路数据的有效数据、有效数据的结束标志和源接口号发送到FPGA外部的第j个雷达数据对象中。

本发明的有益效果：

(1)本发明方法将不同接口标准的数据对象转换为统一的总线形式，大大简化交换路由系统的设计，降低交换错误的可能性；

(2)本发明方法适用于常用的不同接口标准的数据对象，当需要增加新的数据对象时，只需做少量的修改就能够实现数据对象的扩充，大大减少工作量，方便系统的扩展以及系统的移植；

(3)本发明方法使用了统一的总线，大大降低了测试难度，因此能够使用统一的Testbench(即测试平台)对所有数据对象进行测试；

(4)本发明方法具有非常高的交换带宽可进行大数据量的高速交换路由。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种FPGA与雷达信号的硬件互联拓扑结构图；

图2为本发明实施例提供的一种基于FPGA的雷达信号交换路由系统示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种基于FPGA的雷达信号交换路由系统和一种基于FPGA的雷达信号交换路由设计方法，示例性的，图1为本发明实施例提供的一种FPGA与雷达信号的硬件互联拓扑结构图；如图1所示连接到FPGA上的数据对象一共有6种，其中数据1为雷达回波数据、数据2为成像指令、数据3为波控指令、数据4为SAR成像数据，数据5为参数信息，数据6为显示数据，所述显示数据为SAR成像结果；所述参数信息包括雷达斜视角、方位波速宽度、距离波速宽度、距离采样点数、距离采样率、波门前沿、方位重频和发射信号调频率，以及惯组数据中的平台三轴速度、平台三轴加速度、三轴位置信息、波速指向角和时间信息。

数据接口一共有6种，分别为模数转换(ADC)并行接口、高级数据链路控制(HDLC)接口、通用异步收发传输(UART)接口、以太网传输(ETH)接口、SRIO(串行RapidIO)1接口和SRIO(串行RapidIO)2接口；其中HDLC接口、UART接口和SRIO接口分别为输入输出接口，所述SRIO接口包括SRIO1接口和SRIO2接口，ADC并行接口和ETH接口分别为输入接口；每一种数据对象的数据量不同，传输频率不同，传输方向不同。

示例性的，图2为本发明实施例提供的一种基于FPGA的雷达信号交换路由系统示意图，如图2所示，所述基于FPGA的雷达信号交换路由系统，搭建于FPGA内部，包含：路由信息记录模块、数据路由模块、N个数据接口模块、D个前接口转换模块和E个后接口转换模块；FPGA外部为N个不同雷达数据对象，所述N个不同雷达数据对象包含用于双向通信FPGA内部的f个不同雷达数据对象、用于单向通信FPGA内部的g个不同雷达数据对象和用于FPGA内部单向通信的h个不同雷达数据对象，所述数据路由模块包含D个数据输入端和E个数据输出端；

所述f个不同雷达数据对象分别双向通讯连接N个数据接口模块中的其中f个数据接口模块，所述g个不同雷达数据对象分别单向通讯连接N-f个数据接口模块中的其中g个数据接口模块，所述N个数据接口模块的剩余h个数据接口模块分别单向通讯连接所述h个不同雷达数据对象，所述N个数据接口模块分别双向通讯连接所述路由信息记录模块；所述N个数据接口模块中的其中D个数据接口模块分别通过写FIFO接口单向通讯连接所述D个前接口转换模块，所述E个后接口转换模块分别通过读FIFO接口单向通讯连接所述N个数据接口模块中的其中E个数据接口模块；所述D个前接口转换模块分别通过Axi-Stream总线单向通讯连接所述数据路由模块的D个数据输入端；所述数据路由模块的E个数据输出端，分别通过Axi-Stream总线单向通讯连接所述E个后接口转换模块；N＝f+g+h，N≥D，N≥E，D＝f+g，E＝f+h，且N、D、E、M、f、g、h分别为自然数；本实施例中，N＝6，D＝5，E＝5，f＝4，g＝1，h＝1。

所述路由信息记录模块用于获取数据路由信息和一次交换路由的数据量最大阀值M，所述数据路由信息为FPGA外部N个不同雷达数据对象各自对应的接口号，所述最大阀值M为大于0的任意整数。

从FPGA外部的N个不同雷达数据对象中获取N路数据，所述N路数据分别对应FPGA外部的N个不同雷达数据对象，所述N个不同雷达数据对象用于提供包含雷达回波数据、成像指令、波控指令、SAR成像数据或参数信息，所述参数信息包括雷达斜视角、方位波速宽度、距离波速宽度、距离采样点数、距离采样率、波门前沿、方位重频或发射信号调频率，以及惯组数据中的平台三轴速度、平台三轴加速度、三轴位置信息、波速指向角或时间信息；并且将所述N路数据分别记为第1路数据、第2路数据、…、第N路数据。

FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，第i数据接口模块则从FPGA外部第i个雷达数据对象中读取第i路数据的有效数据、有效数据的结束标志、有效数据的地址，所述有效数据为模数数据、成像指令数据、波控指令数据、参数信息数据或图像数据。

并且，第i数据接口模块根据所述有效数据的地址从路由信息记录模块中读取所述有效数据对应的路由信息，同时记录源接口号，所述源接口号为第i数据接口模块的接口号，然后将第i路数据的有效数据、有效数据的结束标志、有效数据对应的路由信息和源接口号进行打包，得到打包数据后将所述打包数据发送至第i前接口转换模块；1≤i≤N，1≤j≤N，i不等于j。

第i前接口转换模块用于接收第i数据接口模块发送过来的打包数据，并且从路由信息记录模块中读取最大阀值M，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，然后所述第i前接口转换模块将所述打包数据发送至数据路由模块；所述握手信号为第j路数据对应的后接口转换模块同意接收所述打包数据。

所述数据路由模块用于接收第i前接口转换模块发送过来的所述打包数据，解析所述打包数据中有效数据对应的路由信息并找到第j路数据对应的后接口转换模块，然后将打包数据中第i路数据的有效数据、有效数据的结束标志和源接口号分别发送至第j路数据对应的后接口转换模块；所述第j路数据对应的后接口转换模块用于接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号，并将其转发至第j路数据对应的数据接口模块，最后第j路数据对应的数据接口模块再将所述第i路数据的有效数据、有效数据的结束标志和源接口号发送到FPGA外部的第j个雷达数据对象中。

其中，所述D个前接口转换模块和E个后接口转换模块各自包含一个异步输入输出单元，所述第i前接口转换模块用于接收第i数据接口模块发送过来的打包数据，具体为：所述第i前接口转换模块中的异步输入输出单元接收第i数据接口模块发送过来的打包数据。

所述FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，其中，所述第i个雷达数据对象为FPGA外部的N个不同雷达数据对象中任意一个，所述第j个雷达数据对象为FPGA外部的N个不同雷达数据对象中任意一个，且i不等于j。

所述数据路由模块不对数据进行存储，只进行数据接收或数据转发功能，且分别将数据路由模块的有效数据位宽记为A位，工作频率记为B赫兹，FPGA外部不同雷达数据对象接口个数记为N，则数据路由模块的最大路由带宽为A×B×Nbps。

所述第j路数据对应的数据接口模块还用于从第j路数据对应的后接口转换模块的异步输入输出FIFO单元中读取有效数据，然后按照所述FPGA外部N个不同雷达数据对象的各自对应接口协议将所述有效数据发送至FPGA外部的第j个雷达数据对象中，实现FPGA内部与FPGA外部之间的数据接口协议，以及实现FPGA内部与FPGA外部之间的相互通信。

所述数据路由模块用于接收第i前接口转换模块发送过来的所述打包数据，解析所述打包数据中有效数据对应的路由信息，并找到第j路数据对应的后接口转换模块作为接收端，并向所述第j路数据对应的后接口转换模块发送数据传输申请，所述后接口转换模块接收到所述数据路由模块发送过来的数据传输申请且所述后接口转换模块内异步输入输出FIFO单元未满时，则反馈握手信号，同时将所述打包数据中第i路数据的有效数据、有效数据的结束标志和源接口号发送至第j后接口转换模块。

本实施例中包括6个数据接口模块，分别为第1数据接口模块、第2数据接口模块、第3数据接口模块、第4数据接口模块、第5数据接口模块和第6数据接口模块，FPGA外部为6个不同雷达数据对象，分别包含第一主控板卡、信号处理板卡、第二主控板卡、波控板卡、ADC芯片和上位机，其中所述第一主控板卡通过SRIO1接口双向通讯连接第1数据接口模块，所述信号处理板卡通过SRIO2接口双向通讯连接第2数据接口模块，所述第二主控板卡通过通用异步收发传输(UART)接口双向通讯连接第3数据接口模块，所述波控板卡通过高级数据链路控制(HDLC)接口双向通讯连接第4数据接口模块，所述ADC芯片通过并行接口单向通讯连接第5数据接口模块，所述第6数据接口模块通过以太网传输接口(ETH)单向通讯连接上位机。

一种基于FPGA的雷达信号交换路由设计方法，应用于所述基于FPGA的雷达信号交换路由系统，所述基于FPGA的雷达信号交换路由系统，搭建于FPGA内部，包括：路由信息记录模块、数据路由模块、N个数据接口模块、D个前接口转换模块和E个后接口转换模块；FPGA外部为N个不同雷达数据对象，每一个前接口转换模块和每一个后接口转换模块分别包含一个异步输入输出单元；所述基于FPGA的雷达信号处理机数据交换路由系统设计方法，包括以下步骤：

步骤1，确定路由信息记录模块，并在所述路由信息记录模块内预置查找表和一次交换路由数据量的最大阀值M，所述查找表初始为空；然后路由信息记录模块预先获取FPGA外部N个不同雷达数据对象各自对应的接口号，并存储于路由信息记录模块的查找表中；所述最大阀值M为大于0的任意整数。

从FPGA外部的N个不同雷达数据对象中获取N路数据，所述N路数据分别对应FPGA外部的N个不同雷达数据对象，所述N个不同雷达数据对象用于提供包含雷达回波数据、成像指令、波控指令、SAR成像数据或参数信息，所述参数信息包括雷达斜视角、方位波速宽度、距离波速宽度、距离采样点数、距离采样率、波门前沿、方位重频或发射信号调频率，以及惯组数据中的平台三轴速度、平台三轴加速度、三轴位置信息、波速指向角或时间信息；并且将所述N路数据分别记为第1路数据、第2路数据、...、第N路数据。

具体地，所述路由信息记录模块预先获取FPGA外部N个不同雷达数据对象各自对应的接口号，并存储于路由信息记录模块的查找表中；示例性地假设成像指令对应的SRIO1接口的接口号为0，SAR成像数据对应的SRIO2接口的接口号为1，参数信息对应的UART接口的接口号为2，波控指令对应的HDLC接口的接口号为3，雷达回波数据对应的并行接口的接口号为4；每一个接口号存储在查找表唯一的一个地址中，示例性地假设，接口号0存储在0x0地址中，接口号存储在0x1地址中，接口号2存储在0x2地址中，接口号3存储在0x3地址中，接口号4存储在0x4地址中；地址的宽度设置为p位，表示同时支持2的p次幂个不同数据对象；地址宽度的设置需要满足如下条件，即在该地址宽度下寻址的地址空间大于或等于FPGA外部不同雷达数据对象个数，当FPGA外部不同雷达数据对象个数为6时，只需要地址宽度寻址至少6个地址即可，即位宽不能小于3位。

所述一次交换路由数据量的最大阀值M，所述最大阀值M的设计目的在于避免低速时钟域的数据对象影响整体的数据对象交换路由性能；最大阀值M越大，越有利于单次传输数据量大的数据对象，最大阀值M越小越有利于单次传输数据量小的数据对象。示例性的，选择最大阀值M的大小为256B，因为在雷达信号处理机中需要的传递的雷达参数信息通常小于256B，而对于大数据量的模数数据常使用高速串行接口进行传输，比如SRIO，而这些高速串行接口对单次传输数据量有一定的要求，比如SRIO就是256B。

步骤2，FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，第i数据接口模块则从FPGA外部第i个雷达数据对象中读取第i路数据的有效数据、有效数据的结束标志、有效数据的地址，所述有效数据为模数数据、成像指令数据、波控指令数据、参数信息数据或图像数据。

并且，第i数据接口模块根据所述有效数据的地址从路由信息记录模块中读取所述有效数据对应的路由信息，同时记录源接口号，所述源接口号为第i数据接口模块的接口号，然后将第i路数据的有效数据、有效数据的结束标志、有效数据对应的路由信息和源接口号进行打包，得到打包数据后将所述打包数据发送至第i前接口转换模块的异步输入输出单元；1≤i≤N，1≤j≤N，i不等于j。

具体地，从FPGA外部的N个不同雷达数据对象中获取N路数据，所述N路数据分别对应FPGA外部的N个不同雷达数据对象，FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，第i数据接口模块则从FPGA外部第i个雷达数据对象中读取第i路数据的有效数据、有效数据的结束标志、有效数据的地址，所述有效数据为模数数据、成像指令数据、波控指令数据、参数信息数据或图像数据；并根据所述有效数据的地址从路由信息记录模块中读取所述有效数据对应的路由信息，同时记录源接口号，所述源接口号为第i数据接口模块的接口号。

示例性地说明，对于第1数据接口模块就是成像指令，对于第1数据接口模块就是雷达回波数据，对于第3数据接口模块就是参数信息，对于第4数据接口模块就是波控指令，对于第5数据接口模块就是SAR成像数据；第6数据接口模块就是显示数据，所述显示数据为SAR成像结果；同时解析第i路数据的有效数据、有效数据的结束标志、有效数据的地址，并把解析出的所有数据和源接口号拼接成一个X位的数，最高位用于记录所述结束标志，当前有效数据为最后一个数的时刻为1，其余数的时刻分别为0，次高的p位用于记录路由信息，即第i路数据的有效数据，和第j个雷达数据对象的接口号，更低的p位用于记录源接口号，最低的q位用于记录有效数据，有效数据不足q位的情况在高位补0，此处q的确定需要根据FPGA外部N个不同雷达数据对象的数据量以及传输的数据量进行综合确定，一般性的q取为8的整数倍即整数个字节，通常取位宽为64位；最后将X＝1+2*p+q位的有效数据发送至第i接口转换模块；此处解析出的结束标志意义在于避免阀值M大于任意一个个前接口转换模块单次传输的数据量而造成的数据延迟现象。

步骤3，第i前接口转换模块的异步输入输出单元接收第i数据接口模块发送过来的打包数据，以及从路由信息记录模块中读取最大阀值M，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，然后所述第i前接口转换模块将所述打包数据发送至数据路由模块；并且第i前接口转换模块根据所述最大阀值M确定FPGA外部单次传输至数据路由模块的有效数据的数据量；所述握手信号为第j路数据对应的后接口转换模块同意接收所述打包数据。

同时，第i前接口转换模块实时检测其内部异步输入输出单元接收的所述打包数据的数据量和有效数据的结束标志，当检测到所述数据量达到所述有效数据的数据量或从打包数据中检测到有效数据的结束标志时，所述第i前接口转换模块向数据路由模块申请一次数据传输，所述数据路由模块收到第i前接口转换模块的数据传输申请后，解析所述打包数据中的有效数据的路由信息，并找到第j路数据对应的后接口转换模块，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，所述第i前接口转换模块将其内部异步输入输出单元中的打包数据发送至数据路由模块。

具体地，第i前接口转换模块的异步输入输出单元接收第i数据接口模块发送过来的打包数据，假定所述打包数据中第1个数据到第一个结束标志所在位置对应有效数据的数据量为N字节，如果N大于最大阀值M，则将M字节数据作为FPGA外部单次传输至数据路由模块的有效数据的数据量，并将N字节数据分为次进行传输；如果没有检测到结束标志，但是检测到所述异步输入输出单元中有效数据的数据量大于最大阀值M时，则将最大阀值M作为FPGA外部单次传输至数据路由模块的有效数据的数据量；表示向上取整。

使用异步输入输出FIFO单元能够提高设计的灵活性。示例性的，为了节约资源以及提高系统传输效率，需要计算数据缓存在异步输入输出FIFO单元中的深度和宽度，通常设计异步输入输出FIFO单元的深度H不低于阀值M与FPGA外部不同雷达数据对象个数N的乘积除以q并乘以8，即H>＝(M*N*8/q)，异步输入输出FIFO单元的深度不小于256B*5*8/64＝160，所以取异步输入输出FIFO单元的深度为256(异步输入输出FIFO单元的深度只能为2的整数次幂)，位宽为X位，这样能够确保数据不丢失，实际中根据每个接口单次传输数据的数据量来确定异步输入输出FIFO单元的深度。

缩略版的Axi-Stream总线包括q位的数据信号tdata，q/2位的用户信号tuser，可扩展位宽的目的ID信号tdest和源ID信号tid，数据有效信号tvalid，传输结束信号tlast和反馈握手信号tready，当异步输入输出FIFO单元中缓存的有效数据的数据量达到最大阀值M或者检测到单次传输结束标志时，申请1次传输，即拉高tvalid信号；最大阀值M能够避免某个输入接口传输大数据量的数据时长时间占用某个输出接口，造成其他接口无法访问该接口的情况，而单次传输结束标志能够避免某个输入接口单次传输的数据量小于最大阀值M而造成的数据堵塞的情况，两个条件的结合能够灵活高效地传递数据；当收到反馈握手信号即Axi-Stream总线的tready信号为高时，表明数据路由模块已准备好接收数据，所述第i前接口转换模块开始将其内部异步输入输出FIFO单元中的打包数据发送到Axi-Stream总线上，具体的将所述打包数据中第i路数据的有效数据放到tdata信号上，将所述打包数据中的有效数据对应的路由信息放到tdest信号上，将所述打包数据中的有效数据的结束标志放到tuser信号上，只使用其中的最低位，将所述打包数据中的源接口号放到tid信号上。

步骤4，数据路由模块接收第i前接口转换模块发送过来的所述打包数据，解析所述打包数据中有效数据对应的路由信息并找到第j路数据对应的后接口转换模块，并向第j路数据对应的后接口转换模块发送数据传输申请，如果该第j路数据对应的后接口转换模块已做好接收准备，则给数据路由模块反馈握手信号，然后数据路由模块将所述打包数据中第i路数据的有效数据、有效数据的结束标志和源接口号发送至第j路数据对应的后接口转换模块。

第j路数据对应的后接口转换模块接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号后，再将其发送至第j路数据对应的数据接口模块，最后第j路数据对应的数据接口模块再所述第i路数据的有效数据、有效数据的结束标志和源接口号发送到FPGA外部的第j个雷达数据对象中。

具体地，所述第j路数据对应的后接口转换模块接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号，还包括：所述第j路数据对应的后接口转换模块接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号并缓存至其内部的异步输入输出单元中，供第j数据接口模块读取；当所述第j路数据对应的后接口转换模块收到数据路由模块发送过来的数据传输申请且所述后接口转换模块内部的异步单元已满时，则不能接收数据，且不反馈握手信号。

本实施例中的数据路由模块包含5个数据输入端口，分别为S00、S01、S02、S03和S04，其中S00、S01、S02、S03和S04中的S分别表示Axi-Stream接口的Slave接口，即从接口；S00、S01、S02、S03和S04中的数字分别表示数据路由模块的数据输入端口号，本实施例中的数据路由模块包含5个数据输出端，分别为M00、M01、M02、M03和M05，其中M00、M01、M02、M03和M05中的M分别表示Axi-Stream接口的Master口，即主接口，M00、M01、M02、M03和M05中的数字分别表示数据路由模块的数据输出端口号；数据路由模块的数据输入端个数与输入至FPGA外部不同雷达数据对象的个数相同，数据路由模块的数据输出端个数与输出至FPGA外部不同数据对象个数相同，其中所述数据路由模块的数据输入端口号、数据输出端口号分别需要与预先设计的FPGA外部N个不同雷达数据对象各自的接口号相同。

第i前接口转换模块向数据路由模块申请一次数据传输，即拉高tvalid信号，所述数据路由模块收到第i前接口转换模块的数据传输申请后，解析所述打包数据中有效数据对应的路由信息并找到第j路数据对应的后接口转换模块；如果该第j路数据对应的后接口转换模块准备好接收所述打包数据和所述结束标志，则反馈握手信号给第i前接口转换模块，所述第i前接口转换模块开始将其内部异步FIFO单元中的打包数据发送至数据路由模块，所述第i前接口转换模块通过tdest信号通知数据路由模块需要访问的数据输出端口号，所述数据路由模块通过所述数据输出端口号找到第j路数据对应的后接口转换模块，并提出数据传输申请，当所述数据路由模块收到反馈握手信号时，则向第j路数据对应的后接口转换模块转发第i前接口转模块发送过来的打包数据。

可以看到路由信息无需继续传输，同时对每一个前接口转换模块和每一个后接口转换模块分别设置优先级，当多个前接口转换模块同时发起申请并访问同一个后接口转换模块时，按优先级高低进行传输，所述优先级为动态的优先级，即当一个前接口转换模块发起一次传输之后优先级自动降为最低，相对的其余前接口转换模块的优先级分别提高。

使用异步输入输出FIFO单元能够大大提高设计的灵活性，示例性地，将异步输入输出FIFO单元的深度设置为与每一个前接口转换模块的深度相同，设置位宽为Y位，其中Y＝1+p+q，Y位位宽用于缓存从数据路由模块转发过来的有效数据、有效数据的结束标志、有效数据对应的路由信息和源接口号，其中Y位位宽的最高位记录结束标志。

当需要进行基于FPGA的雷达信号交换路由系统扩展时，只需增加步骤1中路由信息记录模块查找表中获取的接口号，并增加数据接口模块个数以及增加数据路由模块的通道数即可，所述通道数为数据输入端和数据输出端。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种基于FPGA的雷达信号交换路由系统，搭建于FPGA内部，其特征在于，包含：路由信息记录模块、数据路由模块、N个数据接口模块、D个前接口转换模块和E个后接口转换模块；FPGA外部为N个不同雷达数据对象，所述N个不同雷达数据对象包含用于双向通信FPGA内部的f个不同雷达数据对象、用于单向通信FPGA内部的g个不同雷达数据对象和用于FPGA内部单向通信的h个不同雷达数据对象，所述数据路由模块包含D个数据输入端和E个数据输出端；

所述f个不同雷达数据对象分别双向通讯连接N个数据接口模块中的其中f个数据接口模块，所述g个不同雷达数据对象分别单向通讯连接N-f个数据接口模块中的其中g个数据接口模块，所述N个数据接口模块的剩余h个数据接口模块分别单向通讯连接所述h个不同雷达数据对象，所述N个数据接口模块分别双向通讯连接所述路由信息记录模块；所述N个数据接口模块中的其中D个数据接口模块分别单向通讯连接所述D个前接口转换模块，所述E个后接口转换模块分别单向通讯连接所述N个数据接口模块中的其中E个数据接口模块；所述D个前接口转换模块分别单向通讯连接所述数据路由模块的D个数据输入端；所述数据路由模块的E个数据输出端，分别单向通讯连接所述E个后接口转换模块；N＝f+g+h，N≥D，N≥E，D＝f+g，E＝f+h，且N、D、E、M、f、g、h分别为自然数；

所述路由信息记录模块用于获取数据路由信息和一次交换路由的数据量最大阀值M，所述数据路由信息为FPGA外部N个不同雷达数据对象各自对应的接口号，所述最大阀值M为大于0的任意整数；

从FPGA外部的N个不同雷达数据对象中获取N路数据，所述N路数据分别对应FPGA外部的N个不同雷达数据对象，所述N个不同雷达数据对象用于提供包含雷达回波数据、成像指令、波控指令、SAR成像数据或参数信息，所述参数信息包括雷达斜视角、方位波速宽度、距离波速宽度、距离采样点数、距离采样率、波门前沿、方位重频或发射信号调频率，以及惯组数据中的平台三轴速度、平台三轴加速度、三轴位置信息、波速指向角或时间信息；并且将所述N路数据分别记为第1路数据、第2路数据、…、第N路数据；

FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，第i数据接口模块则从FPGA外部第i个雷达数据对象中读取第i路数据的有效数据、有效数据的结束标志、有效数据的地址，所述有效数据为模数数据、成像指令数据、波控指令数据、参数信息数据或图像数据；

并且，第i数据接口模块根据所述有效数据的地址从路由信息记录模块中读取所述有效数据对应的路由信息，同时记录源接口号，所述源接口号为第i数据接口模块的接口号，然后将第i路数据的有效数据、有效数据的结束标志、有效数据对应的路由信息和源接口号进行打包，得到打包数据后将所述打包数据发送至第i前接口转换模块；1≤i≤N，1≤j≤N，i不等于j；

第i前接口转换模块用于接收第i数据接口模块发送过来的打包数据，并且从路由信息记录模块中读取最大阀值M，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i 前接口转换模块，然后所述第i前接口转换模块将所述打包数据发送至数据路由模块；所述握手信号为第j路数据对应的后接口转换模块同意接收所述打包数据；

所述数据路由模块用于接收第i前接口转换模块发送过来的所述打包数据，解析所述打包数据中有效数据对应的路由信息，并找到第j路数据对应的后接口转换模块，然后将打包数据中第i路数据的有效数据、有效数据的结束标志和源接口号分别发送至第j路数据对应的后接口转换模块；所述第j路数据对应的后接口转换模块用于接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号，并将其转发至第j路数据对应的数据接口模块，最后第j路数据对应的数据接口模块再将所述第i路数据的有效数据、有效数据的结束标志和源接口号发送到FPGA外部的第j个雷达数据对象中。

2.如权利要求1所述的一种基于FPGA的雷达信号交换路由系统，其特征在于，所述D个前接口转换模块和E个后接口转换模块各自包含一个异步输入输出单元，所述第i前接口转换模块用于接收第i数据接口模块发送过来的打包数据，具体为：所述第i前接口转换模块中的异步输入输出单元接收第i数据接口模块发送过来的打包数据。

3.如权利要求1所述的一种基于FPGA的雷达信号交换路由系统，其特征在于，所述FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，其中，所述第i个雷达数据对象为FPGA外部的N个不同雷达数据对象中任意一个，所述第j个雷达数据对象为FPGA外部的N个不同雷达数据对象中任意一个，且i不等于j。

4.如权利要求1所述的一种基于FPGA的雷达信号交换路由系统，其特征在于，所述数据路由模块还包括：

所述数据路由模块进行数据接收或数据转发功能，且分别将数据路由模块的有效数据位宽记为A位，工作频率记为B赫兹，FPGA外部不同雷达数据对象接口个数记为N，则数据路由模块的最大路由带宽为A×B×N bps。

5.一种基于FPGA的雷达信号交换路由设计方法，应用于权利要求1、权利要求2、权利要求3和权利要求4所述的基于FPGA的雷达信号交换路由系统，所述基于FPGA的雷达信号交换路由系统，搭建于FPGA内部，包括：路由信息记录模块、数据路由模块、N个数据接口模块、D个前接口转换模块和E个后接口转换模块；FPGA外部为N个不同雷达数据对象，每一个前接口转换模块和每一个后接口转换模块分别包含一个异步输入输出单元；所述基于FPGA的雷达信号处理机数据交换路由系统设计方法，其特征在于，包括以下步骤：

步骤1，确定路由信息记录模块，并在所述路由信息记录模块内预置查找表和一次交换路由数据量的最大阀值M，所述查找表初始为空；然后路由信息记录模块预先获取FPGA外部N个不同雷达数据对象各自对应的接口号，并存储于路由信息记录模块的查找表中；所述最大阀值M为大于0的任意整数；

从FPGA外部的N个不同雷达数据对象中获取N路数据，所述N路数据分别对应FPGA外部的N个不同雷达数据对象，所述N个不同雷达数据对象用于提供包含雷达回波数据、成像指令、波控指令、SAR成像 数据或参数信息，所述参数信息包括雷达斜视角、方位波速宽度、距离波速宽度、距离采样点数、距离采样率、波门前沿、方位重频或发射信号调频率，以及惯组数据中的平台三轴速度、平台三轴加速度、三轴位置信息、波速指向角或时间信息；并且将所述N路数据分别记为第1路数据、第2路数据、…、第N路数据；

步骤2，FPGA外部将第i个雷达数据对象对应的第i路数据发送至第j个雷达数据对象时，第i数据接口模块则从FPGA外部第i个雷达数据对象中读取第i路数据的有效数据、有效数据的结束标志、有效数据的地址，所述有效数据为模数数据、成像指令数据、波控指令数据、参数信息数据或图像数据；

并且，第i数据接口模块根据所述有效数据的地址从路由信息记录模块中读取所述有效数据对应的路由信息，同时记录源接口号，所述源接口号为第i数据接口模块的接口号，然后将第i路数据的有效数据、有效数据的结束标志、有效数据对应的路由信息和源接口号进行打包，得到打包数据后将所述打包数据发送至第i前接口转换模块的异步输入输出单元；1≤i≤N，1≤j≤N，i不等于j；

步骤3，第i前接口转换模块的异步输入输出单元接收第i数据接口模块发送过来的打包数据，以及从路由信息记录模块中读取最大阀值M，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，然后所述第i前接口转换模块将所述打包数据发送至数据路由模块；并且第i前接口转换模块根据所述最大阀值M确定FPGA外部单次传输至数据路由模块的有效数据的数 据量；所述握手信号为第j路数据对应的后接口转换模块同意接收所述打包数据；

同时，第i前接口转换模块实时检测其内部异步输入输出单元接收的所述打包数据的数据量和有效数据的结束标志，当检测到所述数据量达到所述有效数据的数据量或从打包数据中检测到有效数据的结束标志时，所述第i前接口转换模块向数据路由模块申请一次数据传输，所述数据路由模块收到第i前接口转换模块的数据传输申请后，解析所述打包数据中的有效数据的路由信息，并找到第j路数据对应的后接口转换模块，如果该第j路数据对应的后接口转换模块准备好接收所述打包数据，则反馈握手信号给第i前接口转换模块，所述第i前接口转换模块将其内部异步输入输出单元中的打包数据发送至数据路由模块；

步骤4，数据路由模块接收第i前接口转换模块发送过来的所述打包数据，解析所述打包数据中有效数据对应的路由信息并找到第j路数据对应的后接口转换模块，并向第j路数据对应的后接口转换模块发送数据传输申请，如果该第j路数据对应的后接口转换模块已做好接收准备，则给数据路由模块反馈握手信号，然后数据路由模块将所述打包数据中第i路数据的有效数据、有效数据的结束标志和源接口号发送至第j路数据对应的后接口转换模块；

第j路数据对应的后接口转换模块接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号后，再将其发送至第j路数据对应的数据接口模块，最后第j路数据对应的数据接口模块再所述第i路数据的有效数据、有效数据的结束标志和源接口 号发送到FPGA外部的第j个雷达数据对象中。

6.如权利要求5所述的一种基于FPGA的雷达信号交换路由设计方法，其特征在于，在步骤3中，所述第i前接口转换模块根据所述最大阀值M确定FPGA外部单次传输至数据路由模块的有效数据的数据量根其过程为：

第i前接口转换模块的异步输入输出单元接收第i数据接口模块发送过来的打包数据，假定所述打包数据中第1个数据到第一个结束标志所在位置对应有效数据的数据量为N字节，如果N大于最大阀值M，则将M字节数据作为FPGA外部单次传输至数据路由模块的有效数据的数据量，并将N字节数据分为次进行传输；如果没有检测到结束标志，但是检测到所述异步输入输出单元中有效数据的数据量大于最大阀值M时，则将最大阀值M作为FPGA外部单次传输至数据路由模块的有效数据的数据量；表示向上取整。

7.如权利要求5所述的一种基于FPGA的雷达信号交换路由设计方法，其特征在于，在步骤4中，所述第j路数据对应的后接口转换模块接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号，还包括：所述第j路数据对应的后接口转换模块接收数据路由模块发送过来的所述第i路数据的有效数据、有效数据的结束标志和源接口号并缓存至其内部的异步输入输出单元中，供第j数据接口模块读取；当所述第j路数据对应的后接口转换模块收到数据路由模块发送过来的数据传输申请且所述后接口转换模块内部的异步单元已满时，则不能接收数据，且不反馈握手信号。