CN102571609A - 快速串行接口pci-e协议数据完成包的重组排序方法 - Google Patents
快速串行接口pci-e协议数据完成包的重组排序方法 Download PDFInfo
- Publication number
- CN102571609A CN102571609A CN2012100511474A CN201210051147A CN102571609A CN 102571609 A CN102571609 A CN 102571609A CN 2012100511474 A CN2012100511474 A CN 2012100511474A CN 201210051147 A CN201210051147 A CN 201210051147A CN 102571609 A CN102571609 A CN 102571609A
- Authority
- CN
- China
- Prior art keywords
- cpld
- data
- data buffer
- node
- chained list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Communication Control (AREA)
Abstract
为了解决现有技术采用FPGA实现的PCI-E非转发型事务的处理过程中存在的数据完成包需要重组排序等问题，本发明提出一种快速串行接口PCI-E协议数据完成包的重组排序方法，请求者在存储器中定义一个数据缓冲区，并将其分为二个或二个以上大小相同的数据缓冲单元，每个数据缓冲单元顺序对应一个索引号且只存放一个数据完成包CplD；将接收到的本次MRd请求所返回的CplD依次存入数据缓冲单元；同时，按照Tag值从小到大的方式对数据缓冲区内的CplD进行排序，并采用链表管理结构在排序过程中动态建立和更新。本发明的有益技术效果是能在请求者接收CplD的同时进行CplD排序工作，解决了CplD的乱序问题。
Description
技术领域
本发明涉及到通信系统数据传输技术，特别涉及到一种快速串行接口PCI-E协议数据完成包的重组排序方法。
背景技术
快速串行接口PCI-E（PCI Express，简称为PCI-E）是新一代通信系统的总线接口，采用串行的、点到点的互连方式来实现两个设备间的通信，可以显著提高数据传输率，目前，其2.0版本已将接口速率提升到5Gbps。PCI-E体系结构采用分层设计，从下到上分别为：物理层、数据链路层、事务层和软件层，其中，事务层是PCI-E设计中的重要部分。所谓PCI-E事务的定义为“为实现请求者和完成者之间某种信息所要求的、由一个或若干个包组成的发生序列”，并采用事务层包TLP（Transaction Layer Packet，简称为TLP）用来承载PCI-E事务，各种事务通过相应类型的一个或者多个TLP包来传递和执行。通常，PCI-E事务包括转发型事务（Posted TLP）和非转发型事务（Non-Posted TLP）。转发型事务为单向事务，不要求被请求者回应任何反馈信息；非转发型事务为双向事务，需要被请求者回应完成的情况，即通过携带数据的完成包CplD（Completion with Data，简称为CplD）或者不携带数据的完成包Cpl（Completion without Data，简称为Cpl）进行反馈。通常，将携带数据的完成包CplD称之为数据完成包。
在PCI-E非转发型事物的处理过程中，请求者发出非转发型的存储器读请求事务MRd（Memory Read Request，以下简称MRd）后，完成者会根据所请求的内容返回CplD或Cpl。当完成者采用CplD回应时，可能会出现针对请求者的一个MRd请求，完成者采用多个CplD予以响应。由于PCI-E的传输延时，导致完成者先发出的CplD可能会后到达请求者，从而导致请求者接收到的CplD的先后顺序与完成者发出的顺序不一致，即出现乱序现象。因此，请求者不能简单的根据接收到的CplD的先后顺序进行重组排序，必须按照一定的方法对接收到的CplD进行重组排序，从而获得正确的CplD数据序列。
现有技术PCI-E非转发型事务的处理过程的实现主要有两种方式，一种是通过PCI-E协议专用集成电路ASIC（Application Specific Integrated Circuit，简称为ASIC）芯片实现，另一种是通过现场可编程门阵列FPGA（Field－Programmable Gate Array，简称FPGA）方法实现。ASIC芯片和FPGA方法都具有优异的并行处理性能，而FPGA方法更节省硬件资源和成本，并且处理延迟更短，效率更高，扩展性更灵活，但存在的问题是需要专门解决数据完成包的重组排序问题。
发明内容
为了解决现有技术采用FPGA实现的PCI-E非转发型事务的处理过程中存在的数据完成包需要重组排序等问题，本发明提出一种快速串行接口PCI-E协议数据完成包的重组排序方法。本发明快速串行接口PCI-E协议数据完成包的重组排序方法，请求者在存储器中定义一个数据缓冲区，并将其分为二个或二个以上大小相同的数据缓冲单元，数据缓冲单元大小为128字节，数据缓冲区大小不超过8K字节，每个数据缓冲单元顺序对应一个索引号且只存放一个数据完成包CplD；请求者将接收到的本次MRd请求所返回的CplD依次存入数据缓冲单元；同时，依据CplD头标Tag域中的值，即Tag值，按照Tag值从小到大的方式对数据缓冲区内的CplD进行排序；并且，定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新；在读取数据缓冲区内的CplD时，依据链表的排序指示顺序读取CplD。
进一步的，本发明快速串行接口PCI-E协议数据完成包的重组排序方法定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新，包括，链表表头指示当前排序后的CplD序列中第一个CplD所在的数据缓冲单元索引号；每个结点分为数据域和指针域，数据域存储本结点所代表的CplD的Tag值，指针域存储下一个CplD所在的数据缓冲单元索引号；最后一个结点的指针域为空，表示已到达链表尾部。
进一步的，本发明快速串行接口PCI-E协议数据完成包的重组排序方法请求者接收到CplD后分别存入数据缓冲单元，同时，依据CplD头标Tag域中的值，即Tag值，按照Tag值从小到大的方式对数据缓冲区内的CplD进行排序；并且，定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新；包括以下步骤：
① 建立链表表头，用于保存每一次排序后的数据序列中第一个CplD的所在数据缓冲单元的索引号；
② 建立第一个结点，在其数据域中存储第一个数据缓冲单元中CplD的Tag值，并将第一个数据缓冲单元的索引号写入表头；
③ 从第二个数据缓冲单元开始，依次提取其存储的CplD的Tag值，并与当前链表中已有结点的数据域的值进行比较，找到插入新结点的位置；新结点的数据域存储此次进行排序的CplD的Tag值，指针域则根据下述三种不同插入位置进行相应更新：
A. 新结点插入当前链表的第一个结点前
新结点成为新链表的第一个结点，其指针域保存插入前链表第一个结点的索引号，同时更新表头信息，存储新结点代表的CplD所在数据缓冲单元索引号；
B. 新结点插入当前链表的最后一个结点后
新结点成为新链表的最后一个结点，则其指针域待定，前一个结点的指针域更新为该新结点代表的CplD所在数据缓冲单元索引号；
C. 新结点插入当前链表的两个连续结点之间
如果新结点在两个连续结点之间插入，则更新新结点前一个结点的指针域指示为新结点代表的CplD所在数据缓冲单元索引号，同时也更新新结点的指针域，使其存储后一个CplD所在数据缓冲单元的索引号；
④ 当数据缓冲区内暂存的所有CplD都已排序后，最终链表每个结点的数据域中存放的Tag值依次递增1，链表最后一个结点的指针域置为空；
⑤ 根据链表的各结点指针域所指示的下一个CplD所在数据缓冲单元的索引号顺序，将在数据缓冲区内不连续的CplD序列进行排序重组。
进一步的，本发明快速串行接口PCI-E协议数据完成包的重组排序方法依次提取其存储的CplD的Tag值，并与当前链表中已有结点的数据域的值进行比较，包括从链表的尾部开始进行比较，即将存储的CplD的Tag值依次与当前链表中已有结点的数据域的值依次进行比较。
本发明快速串行接口PCI-E协议数据完成包的重组排序方法的有益技术效果是能在请求者接收CplD的同时，同步进行CplD排序工作，有效的解决了基于FPGA实现的PCI-E非转发存储器读请求事务过程中数据完成包的乱序问题。
附图说明
附图1为本发明快速串行接口PCI-E协议数据完成包的重组排序方法的数据缓冲区结构示意图；
附图2为本发明快速串行接口PCI-E协议数据完成包的重组排序方法的链表控制结构示意图。
下面附图和具体实施方式对本发明快速串行接口PCI-E协议数据完成包的重组排序方法做进一步的说明。
具体实施方式
附图1为本发明快速串行接口PCI-E协议数据完成包的重组排序方法的数据缓冲区结构示意图，图中，左边为数据缓冲单元，右边为数据缓冲单元地索引号。由图可知，本发明快速串行接口PCI-E协议数据完成包的重组排序方法，请求者在存储器中定义一个数据缓冲区，并将其分为二个或二个以上大小相同的数据缓冲单元，数据缓冲单元大小为128字节，数据缓冲区大小不超过8K字节，每个数据缓冲单元顺序对应一个索引号且只存放一个数据完成包CplD；请求者将接收到的本次MRd请求所返回的CplD依次存入数据缓冲单元；同时，依据CplD头标Tag域中的值，即Tag值，按照Tag值从小到大的方式对数据缓冲区内的CplD进行排序；并且，定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新；在读取数据缓冲区内的CplD时，依据链表的排序指示顺序读取CplD。
附图2为本发明PCI-E协议的数据完成包重组排序方法的链表控制结构示意图，由图可知，本发明数据完成包重组排序方法定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新，包括，链表表头指示当前排序后的CplD序列中第一个CplD所在的数据缓冲单元索引号；每个结点分为数据域和指针域，数据域存储本结点所代表的CplD的Tag值，指针域存储下一个CplD所在的数据缓冲单元索引号；最后一个结点的指针域为空，表示已到达链表尾部。
本发明PCI-E协议的数据完成包重组排序方法请求者接收到CplD后分别存入数据缓冲单元，同时，依据CplD头标Tag域中的值，即Tag值，按照Tag值从小到大的方式对数据缓冲区内的CplD进行排序；并且，定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新；包括以下步骤：
① 建立链表表头，用于保存每一次排序后的数据序列中第一个CplD的所在数据缓冲单元的索引号；
② 建立第一个结点，在其数据域中存储第一个数据缓冲单元中CplD的Tag值，并将第一个数据缓冲单元的索引号写入表头；
③ 从第二个数据缓冲单元开始，依次提取其存储的CplD的Tag值，并与当前链表中已有结点的数据域的值进行比较，找到插入新结点的位置；新结点的数据域存储此次进行排序的CplD的Tag值，指针域则根据下述三种不同插入位置进行相应更新：
A. 新结点插入当前链表的第一个结点前
新结点成为新链表的第一个结点，其指针域保存插入前链表第一个结点的索引号，同时更新表头信息，存储新结点代表的CplD所在数据缓冲单元索引号；
B. 新结点插入当前链表的最后一个结点后
新结点成为新链表的最后一个结点，则其指针域待定，前一个结点的指针域更新为该新结点代表的CplD所在数据缓冲单元索引号；
C. 新结点插入当前链表的两个连续结点之间
如果新结点在两个连续结点之间插入，则更新新结点前一个结点的指针域指示为新结点代表的CplD所在数据缓冲单元索引号，同时也更新新结点的指针域，使其存储后一个CplD所在数据缓冲单元的索引号；
④ 当数据缓冲区内暂存的所有CplD都已排序后，最终链表每个结点的数据域中存放的Tag值依次递增1，链表最后一个结点的指针域置为空；
⑤ 根据链表的各结点指针域所指示的下一个CplD所在数据缓冲单元的索引号顺序，将在数据缓冲区内不连续的CplD序列进行排序重组。
为了有效减少排序过程中的比较次数，更快找到插入新结点的位置，由于数据缓冲区内相邻CplD的Tag值相差并不大，所以，本发明快速串行接口PCI-E协议数据完成包的重组排序方法依次提取其存储的CplD的Tag值，并与当前链表中已有结点的数据域的值进行比较，包括从链表的尾部开始进行比较，即将存储的CplD的Tag值依次与当前链表中已有结点的数据域的值依次进行比较。
本发明快速串行接口PCI-E协议数据完成包的重组排序方法的有益技术效果是能在请求者接收CplD的同时，同步进行CplD排序工作，有效的解决了基于FPGA实现的PCI-E非转发存储器读请求事务过程中数据完成包的乱序问题。
Claims (4)
1.一种快速串行接口PCI-E协议数据完成包的重组排序方法，其特征在于：请求者在存储器中定义一个数据缓冲区，并将其分为二个或二个以上大小相同的数据缓冲单元，数据缓冲单元大小为128字节，数据缓冲区大小不超过8K字节，每个数据缓冲单元顺序对应一个索引号且只存放一个数据完成包CplD；请求者将接收到的本次MRd请求所返回的CplD依次存入数据缓冲单元；同时，依据CplD头标Tag域中的值，即Tag值，按照Tag值从小到大的方式对数据缓冲区内的CplD进行排序；并且，定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新；在读取数据缓冲区内的CplD时，依据链表的排序指示顺序读取CplD。
2.根据权利要求1所述串行接口PCI-E协议数据完成包的重组排序方法，其特征在于：定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新，包括，链表表头指示当前排序后的CplD序列中第一个CplD所在的数据缓冲单元索引号；每个结点分为数据域和指针域，数据域存储本结点所代表的CplD的Tag值，指针域存储下一个CplD所在的数据缓冲单元索引号；最后一个结点的指针域为空，表示已到达链表尾部。
3.根据权利要求1所述串行接口PCI-E协议数据完成包的重组排序方法，其特征在于：请求者接收到CplD后分别存入数据缓冲单元，同时，依据CplD头标Tag域中的值，即Tag值，按照Tag值从小到大的方式对数据缓冲区内的CplD进行排序；并且，定义一个链表管理结构用于保存CplD的排序结果，并在排序过程中动态建立和更新；包括以下步骤：
① 建立链表表头，用于保存每一次排序后的数据序列中第一个CplD的所在数据缓冲单元的索引号；
② 建立第一个结点，在其数据域中存储第一个数据缓冲单元中CplD的Tag值，并将第一个数据缓冲单元的索引号写入表头；
③ 从第二个数据缓冲单元开始，依次提取其存储的CplD的Tag值，并与当前链表中已有结点的数据域的值进行比较，找到插入新结点的位置；新结点的数据域存储此次进行排序的CplD的Tag值，指针域则根据下述三种不同插入位置进行相应更新：
新结点插入当前链表的第一个结点前
新结点成为新链表的第一个结点，其指针域保存插入前链表第一个结点的索引号，同时更新表头信息，存储新结点代表的CplD所在数据缓冲单元索引号；
新结点插入当前链表的最后一个结点后
新结点成为新链表的最后一个结点，则其指针域待定，前一个结点的指针域更新为该新结点代表的CplD所在数据缓冲单元索引号；
新结点插入当前链表的两个连续结点之间
如果新结点在两个连续结点之间插入，则更新新结点前一个结点的指针域指示为新结点代表的CplD所在数据缓冲单元索引号，同时也更新新结点的指针域，使其存储后一个CplD所在数据缓冲单元的索引号；
④ 当数据缓冲区内暂存的所有CplD都已排序后，最终链表每个结点的数据域中存放的Tag值依次递增1，链表最后一个结点的指针域置为空；
⑤ 根据链表的各结点指针域所指示的下一个CplD所在数据缓冲单元的索引号顺序，将在数据缓冲区内不连续的CplD序列进行排序重组。
4.根据权利要求3所述串行接口PCI-E协议数据完成包的重组排序方法，其特征在于：依次提取其存储的CplD的Tag值，并与当前链表中已有结点的数据域的值进行比较，包括从链表的尾部开始进行比较，即将存储的CplD的Tag值依次与当前链表中已有结点的数据域的值依次进行比较。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210051147.4A CN102571609B (zh) | 2012-03-01 | 2012-03-01 | 快速串行接口pci‑e协议数据完成包的重组排序方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210051147.4A CN102571609B (zh) | 2012-03-01 | 2012-03-01 | 快速串行接口pci‑e协议数据完成包的重组排序方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102571609A true CN102571609A (zh) | 2012-07-11 |
| CN102571609B CN102571609B (zh) | 2018-04-17 |
Family
ID=46416110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210051147.4A Active CN102571609B (zh) | 2012-03-01 | 2012-03-01 | 快速串行接口pci‑e协议数据完成包的重组排序方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102571609B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103532875A (zh) * | 2013-10-12 | 2014-01-22 | 江苏华丽网络工程有限公司 | 一种用于pcie应用层接口的重排序技术 |
| CN105681222A (zh) * | 2016-03-03 | 2016-06-15 | 深圳市同创国芯电子有限公司 | 一种数据接收缓存方法、装置及通信系统 |
| CN112328519A (zh) * | 2020-09-30 | 2021-02-05 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于sr-iov的数据包有序传输方法和系统 |
| CN112328520A (zh) * | 2020-09-30 | 2021-02-05 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于pcie设备的数据传输方法和系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678782B1 (en) * | 2000-06-27 | 2004-01-13 | International Business Machines Corporation | Flow architecture for remote high-speed interface application |
| US20050289306A1 (en) * | 2004-06-28 | 2005-12-29 | Sridhar Muthrasanallur | Memory read requests passing memory writes |
| CN101882126A (zh) * | 2010-07-13 | 2010-11-10 | 中国科学院计算技术研究所 | 多个HT总线到单个PCIe总线的桥接装置及其方法 |
| CN102014076A (zh) * | 2010-12-24 | 2011-04-13 | 北京航天测控技术开发公司 | 一种PCIe重试缓冲区及其实现方法 |
-
2012
- 2012-03-01 CN CN201210051147.4A patent/CN102571609B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678782B1 (en) * | 2000-06-27 | 2004-01-13 | International Business Machines Corporation | Flow architecture for remote high-speed interface application |
| US20050289306A1 (en) * | 2004-06-28 | 2005-12-29 | Sridhar Muthrasanallur | Memory read requests passing memory writes |
| CN101882126A (zh) * | 2010-07-13 | 2010-11-10 | 中国科学院计算技术研究所 | 多个HT总线到单个PCIe总线的桥接装置及其方法 |
| CN102014076A (zh) * | 2010-12-24 | 2011-04-13 | 北京航天测控技术开发公司 | 一种PCIe重试缓冲区及其实现方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103532875A (zh) * | 2013-10-12 | 2014-01-22 | 江苏华丽网络工程有限公司 | 一种用于pcie应用层接口的重排序技术 |
| CN103532875B (zh) * | 2013-10-12 | 2017-11-03 | 丁贤根 | 一种用于pcie应用层接口的重排序方法 |
| CN105681222A (zh) * | 2016-03-03 | 2016-06-15 | 深圳市同创国芯电子有限公司 | 一种数据接收缓存方法、装置及通信系统 |
| CN112328519A (zh) * | 2020-09-30 | 2021-02-05 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于sr-iov的数据包有序传输方法和系统 |
| CN112328520A (zh) * | 2020-09-30 | 2021-02-05 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于pcie设备的数据传输方法和系统 |
| CN112328520B (zh) * | 2020-09-30 | 2022-02-11 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于pcie设备的数据传输方法和系统 |
| CN112328519B (zh) * | 2020-09-30 | 2022-02-18 | 郑州信大捷安信息技术股份有限公司 | 一种pcie设备、基于sr-iov的数据包有序传输方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102571609B (zh) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106415513B (zh) | 用于分组发送的优化的信用返回机制 | |
| CN101252536B (zh) | 路由器多队列数据包缓存管理与输出队列调度系统 | |
| DE112020002754T5 (de) | System und verfahren zur erleichterung eines effizienten nachrichtenabgleichs in einer netzwerkschnittstellensteuerung (nic) | |
| CN106096023A (zh) | 数据读取方法、数据写入方法及数据服务器 | |
| CN108139882B (zh) | 针对网络装置实施阶层分布式链接列表的系统及方法 | |
| CN106484322A (zh) | 一种挂载文件系统的方法、装置及设备 | |
| US7464201B1 (en) | Packet buffer management apparatus and method | |
| CN101150485A (zh) | 一种零拷贝缓冲区队列网络数据发送的管理方法 | |
| CN104394096A (zh) | 一种基于多核处理器的报文处理方法及多核处理器 | |
| CN105264509A (zh) | 融合网络中的自适应中断联合 | |
| CN105260332B (zh) | 一种对cpld数据包进行有序存储的方法及系统 | |
| CN106209679A (zh) | 用于使用多个链接的存储器列表的方法及装置 | |
| CN111177017B (zh) | 一种内存分配方法及装置 | |
| US11977548B2 (en) | Allocating partitions for executing operations of a query | |
| CN102571609A (zh) | 快速串行接口pci-e协议数据完成包的重组排序方法 | |
| CN109547574A (zh) | 一种数据传输方法及相关装置 | |
| CN107733813A (zh) | 报文转发方法及装置 | |
| CN104346404B (zh) | 一种访问数据的方法、设备及系统 | |
| CN103577469B (zh) | 数据库连接复用方法和装置 | |
| CN115129621A (zh) | 一种内存管理方法、设备、介质及内存管理模块 | |
| CN1988501B (zh) | 利用fpga完成光传输设备嵌入式控制通道通信的实现装置 | |
| CN113347238A (zh) | 基于区块链的消息分区方法及系统、设备、存储介质 | |
| CN103442091A (zh) | 一种数据传输方法及装置 | |
| CN113507413B (zh) | 一种路由优化方法、装置及计算设备 | |
| US11604829B2 (en) | High-speed graph processor for graph searching and simultaneous frontier determination |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 401121 Chongqing North New District Yubei District high tech Park mercury science and Technology Development Center North Wing 5 floor Patentee after: Chongqing Zhongyou Huice Communication Technology Co., Ltd. Address before: 401121 Chongqing North New District Yubei District high tech Park mercury science and Technology Development Center North Wing 5 floor Patentee before: Chongqing Zhongtian Re-Mail Communication Technology Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 401220 No. 6 Xinmin Road, Xinshi Street, Changshou District, Chongqing Patentee after: Chongqing Zhongyou Huice Communication Technology Co., Ltd. Address before: 401121 Chongqing North New District Yubei District high tech Park mercury science and Technology Development Center North Wing 5 floor Patentee before: Chongqing Zhongyou Huice Communication Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210315 Address after: 401121 No.5, middle section of Huangshan Avenue, gaoxinyuan, new North District, Chongqing (no.1-2-1, 5th floor, South Wing workshop, mercury science and technology building) Patentee after: CHONGQING CHONGYOU HUICE ELECTRONIC TECHNOLOGY RESEARCH INSTITUTE Co.,Ltd. Address before: No.6 Xinmin Road, Xinshi street, Changshou District, Chongqing 401220 Patentee before: CHONGQING CHONGYOU HUICE COMMUNICATION TECHNOLOGY Co.,Ltd. |