CN106209679A - 用于使用多个链接的存储器列表的方法及装置 - Google Patents

用于使用多个链接的存储器列表的方法及装置 Download PDF

Info

Publication number
CN106209679A
CN106209679A CN201510290966.8A CN201510290966A CN106209679A CN 106209679 A CN106209679 A CN 106209679A CN 201510290966 A CN201510290966 A CN 201510290966A CN 106209679 A CN106209679 A CN 106209679A
Authority
CN
China
Prior art keywords
address
pointer
list
memorizer
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510290966.8A
Other languages
English (en)
Other versions
CN106209679B (zh
Inventor
V·潘查格努拉
S·帕特尔
K·韩
T·丹尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell Asia Pte Ltd
Original Assignee
Cavium LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cavium LLC filed Critical Cavium LLC
Priority to CN202110526734.3A priority Critical patent/CN113242186A/zh
Publication of CN106209679A publication Critical patent/CN106209679A/zh
Application granted granted Critical
Publication of CN106209679B publication Critical patent/CN106209679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9005—Buffering arrangements using dynamic buffer space allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/622—Queue service order
    • H04L47/6225—Fixed service order, e.g. Round Robin
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9015—Buffering arrangements for supporting a linked list

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一种用于将去往存储器缓冲器的数据排队的装置和方法，所述方法包括从多个队列中选择队列；从所选择的队列接收数据令牌，并且通过队列模块从缓冲器管理器请求地址和指针以用于由所述缓冲器管理器分配的用于存储所述数据令牌的地址。随后，通过所述缓冲器管理器访问存储器列表，并且在所述存储器列表中生成地址和指向分配的地址的指针，其中包括用于附加地址分配的多个链接的存储器列表。所述方法还包括，向所访问的存储器列表中写入用于所分配的地址的指针，其中所述指针将所分配的地址链接在一起，并且在从所述队列接收到随后的数据令牌时向其他存储器列表移植附加地址分配，并且生成将所述其他存储器列表中的所分配的地址链接在一起的附加指针。

Description

用于使用多个链接的存储器列表 的方法及装置
技术领域
本公开内容总体上涉及网络数据传输领域，并且更具体地涉及一种用于在将数据令牌从所选择的队列出队和入队期间链接多个存储器列表以便增加交换网络在传输数据分组时的吞吐量的系统和方法。
背景技术
在数据交换网络中，数据业务被分类为在缓冲器中的大量队列中存储的各种流。在路由器或者其他网络元件中，所存储的队列通常竞争公共的外向通信链路或者出站端口(例如物理通信链路或者伪线)。因此，所缓冲的队列需要在出站侧被调度。因此，需要由路由器中输出侧的令牌调度设备在传输之前执行处理以选择所排队的分组中的哪个分组将为队列中的为了外向传输的下一个分组。
通常，在路由过程中，来自不同源端口的数据令牌基于其源端口和目的端口以及业务类型而被分类。它们随后被分类成缓冲器中的不同队列。通过路由器网络和/或由路由器网络处理的数据令牌至少暂时被维持在缓冲器存储器中。通常，被称为链表队列的存储器数据结构被维持与该缓冲器存储器相关联。该链表队列包含分别指向该缓冲器存储器中存储有与每个数据令牌关联的数据的每个存储位置的指针的列表。常规的队列结构通常在一个连续的顺序列表中存储与在该缓冲器存储器中当前存储的每个数据令牌关联的每个指针。当数据令牌进入队列中时，每个队列的状态被更新并且相关链表(linklist)指针被更新。基于输出端口的可用性，调度器选择正确的调度算法以将数据令牌从队列中出队。当数据令牌移出队列时，每个队列的状态和链表指针将然后再次被更新。
由于需要基于源端口和目的端口以及业务类型来对令牌分类的步骤，所以在多播业务数据分组的处理中产生了附加延迟时间。首先，与数据分组关联的数据令牌随后被分类到不同的队列中，并且然后在进入队列中时，该队列的状态被更新。然后，基于端口可用性，调度器选择调度算法来将令牌从缓冲器存储器中的对应队列中出队。这一步骤等待端口可用性必须重复用于待发送的数据令牌中的每个数据令牌。另外，如果需要数据令牌的副本被重复并且发送至额外的端口，则需要进行服务质量(QoS)算法检查。此外，当为了例如高优先级业务(诸如控制业务或者语音/视频延迟敏感业务、传输)需要保证优先服务时，必须在传输该数据令牌时进行一些额外的检查。
缓冲器管理器的性能受到入队和出队处理操作中的数据令牌的流水线流量的限制。当缓冲器充满时，该缓冲器管理器必须等待直到数据令牌被出队才能将附加数据令牌入队。为了降低这里的延迟时间，引入并联缓冲器以使得附加数据令牌能够入队。然而，这样的附加并联缓冲器使用附加资源和处理功率。此外，每当缓冲器存储器要在由路由器执行的某种操作中处理时，必须访问或者寻址该队列以便获得与该令牌关联的指针。
随着与路由器或者其他分组交换机关联的处理速度增加(例如每秒10吉比特或者更高)，与用来维持队列的存储器关联的输入和输出带宽和访问延迟变得至关重要。也就是说，鉴于每次需要令牌指针时都必须访问常规的队列的事实，队列存储器可能变为显著瓶颈。
发明内容
因此，有利的是，提供一种使用地址链表的缓冲器存储器管理，其通过使用虚拟队列技术、基于提供多个入队和出队令牌缓冲器操作的链表能够增加在当前设备中可以执行的入队和出队操作的当前限制数目。
本公开内容的实施例提供了一种用于使用多个列表类型子队列形成虚拟队列的链表的技术，该子队列列表的实现使得能够并联调度多个数据令牌传输，从而显著增加路由器中的交换机制的吞吐量。
因此，本公开内容的实施例采用将去往存储器缓冲器的数据排队的方法，所述方法包括从多个队列中选择队列并且从所选择的队列接收数据令牌。队列模块从缓冲器管理器请求用于由缓冲器管理器分配的用于存储数据令牌的地址的指针和地址。然后，通过缓冲器管理器访问存储器列表，并且在存储器列表中生成指向所分配的地址的指针和地址。所访问的存储器列表包括用于附加地址分配的多个链接的存储器列表。此外，向所访问的存储器列表中写入用于所分配的地址的指针。该指针将所分配的地址链接在一起。该方法还包括：在从所述队列接收到随后的数据令牌时向其他存储器列表移植附加地址分配，并且生成将所述其他存储器列表中所分配的地址链接在一起的附加指针。
根据本公开内容的另一实施例采用将去往存储器缓冲器的数据排队的装置，所述装置包括：用于从多个队列中选择队列以及从所选择的队列接收数据令牌的选择器模块；响应于所述模块以用于请求由所述管理器分配的用于存储所述数据令牌的地址的指针和地址的的管理器；响应于所述管理器以访问存储器列表并且在所述存储器列表中生成指向所分配的地址的指针和地址的分配模块。所访问的存储器列表包括用于附加地址分配的多个链接的存储器列表。所述分配模块向所访问的存储器列表中写入用于所分配的地址的指针，其中所述指针将所分配的地址链接在一起，并且所述分配模块在从所述队列接收到随后的数据令牌时向其他存储器列表移植附加地址分配，并且生成将所述其他存储器列表中的所分配的地址链接在一起的附加指针。
根据本公开内容的又一实施例，所述队列模块包括所述队列模块包括用于将数据令牌向所链接的存储器列表的所分配的地址中入队的入队模块以及用于将数据令牌从所链接的存储器列表的所分配的地址出队的出队模块。所述入队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性入队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。所述出队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性出队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。
本发明内容必然包含对细节的简化、概括和省略。因此，本领域技术人员应当理解，本发明内容仅是说明性的，而非意在以任何方式限制。仅由权利要求来限定的本公开内容的其他方面、发明特征和优点将在以下给出的非限制性详细描述中变得清楚。
附图说明
通过阅读以下详细描述并且结合附图，将能更好地理解本公开内容的实施例，在附图中相似的附图标记指代相似的元件，并且其中：
图1是描绘根据本公开内容的实施例的示例性路由器中的缓冲器管理器的配置的框图；
图2是根据本公开内容的实施例的缓冲器管理器的框图，该缓冲器管理器描绘示例性路由器中的队列尾指针和队列头指针的配置；
图3图示根据本公开内容的实施例的示例性虚拟队列链表配置；
图4图示根据本公开内容的实施例的示例性队列链表配置；
图5A、图5B图示根据本公开内容的实施例的具有链表结构的示例性头指针和尾指针配置的框图；
图6A、图6B图示了根据本公开内容的实施例的将数据令牌在多个存储器列表结构中链接在一起的框图；
图7是示出根据本公开内容的实施例的具有链表结构的缓冲器管理器操作的流程图；
图8是根据本公开内容的实施例的缓冲器管理器的框图，该缓冲器管理器描绘示例性路由器中的队列尾指针和队列头指针的配置；以及
图9是描绘根据本公开内容的示例性路由器中的缓冲器管理器模块的配置的框图。
具体实施方式
现在将详细参考本发明的优选实施例，其示例在附图中图示。虽然本发明结合优选实施例来描述，然而应当理解，其并非意在将本发明限于这些实施例。相反，本发明意在覆盖备选、修改和等同方案，这些备选、修改和等同方案可以被包括在如所附权利要求所限定的本发明的精神和范围内。此外，在对本发明的实施例的以下详细描述中，提出了大量具体细节以便提供对本发明的透彻理解。然而，本领域普通技术人员应当认识到，可以在没有这些具体细节的情况下来实践本发明。在其他情况下，没有详细描述公知的方法、过程、部件和电路，以避免不必要地混淆本发明的实施例的各个方面。示出本发明的实施例的附图是半图解性的并且并未按比例绘制，特别地，其中一些尺度是为了清楚地呈现并且在附图中被放大示出。类似地，虽然附图中的视图出于便于理解的目的而通常示出了相似的方位，然而附图中的这一描绘在极大程度上是任意的。通常，本发明可能在任何方位中操作。
然而应当铭记，所有这些术语和相似的术语要与适当的物理量关联并且仅是适用于这些物理量的方便的标记。除非清楚地指出或者根据以下讨论能够清楚地看出，否则应当理解，遍及本发明，使用诸如“处理”或“访问”或“执行”或“存储”或“渲染”等术语的讨论是指将被表示为计算机系统的寄存器和存储器以及其他计算机可读介质内的物理(电子)量的数据操纵和变换成被表示为计算机系统存储器或寄存器或者其他这样的信息存储、传输或客户端设备内的物理量的数据的计算机系统或类似的电子计算设备的动作和处理。当若干实施例中出现某个部件时，相同附图标记的使用表示该部件与原始实施例中图示的部件相同。
入队和出队缓冲器存储器管理
图1示出了在其中可以实现本公开内容的数据令牌处理系统100。该系统100包括处理器110，该处理器110具有复制、QoS及入队处理器120、缓冲器管理器130、调度出队140和缓冲器存储器150。该处理器110被配置成在从其接收数据令牌和其他数据令牌的网络与去往由调度出队140控制的输出端口160的网络之间提供接口。具有复制、QoS及入队处理器120、缓冲器管理器130、调度出队140和缓冲器存储器150的处理器110可以被实现为例如安装在路由器或交换机的线路或端口上的一个或多个集成电路。该数据令牌可以被认为但是不限于待传输的数据分组的代表部分。例如，数据分组可以具有头部和净荷部二者。该数据令牌将通常包含数据分组的头部或者元数据的收集或者与头部关联的各方面或者与整个数据分组关联的各方面。另外，如果该头部在64位至128位之间，则所需的数据令牌取决于网络需要可以是45-50位。该数据令牌可以与指针所指的数据分组关联，并且该数据分组可以被存储在由耦合至该数据分组的关联的指针所指的外部存储器块中。
应当理解，图1所示的系统元件的特定布置仅是说明性示例。更特别地，如先前所指出的，本公开内容可以根据任何类型的分组或令牌处理器来实现并且不限于任何特定分组处理应用。
图2示出了根据本公开内容的实施例的缓冲存储器管理器200以及缓冲管理操作210中的队列存储器中的队列尾指针240、队列头指针250和空指针260。应当理解，链表指针240至260可以在处理器120和140(图1)的控制下驻留并且被维持在缓冲器管理器130(图1)中。每个队列具有队列头指针250和队列尾指针240二者。该队列尾指针240规定写入操作的位置并且该队列头指针250规定读取操作的位置。在执行读取操作时，该队列头指针250将沿着每个新的读取操作的队列移位。同样地，该队列尾指针240将沿着每个新的写入操作的队列移位。因此，上一队列尾指针240标识周期中的上一写入操作，上一队列头指针250标识周期中的上一读取操作。
如图2所示，在根据队列尾指针请求220访问特定队列时，读取新的队列头指针250和新的队列尾指针240。接收队列的令牌。在接收该令牌之后，可以访问以读取和处理关于下一头指针的信息。
图3示出了根据令牌被接收的顺序被填入的所选择的Q0的并联链表配置。初始请求的指针可以是队列头指针或者队列尾指针。每个Q0将被分成4个链接的链表Q00至Q03。因此，Q00可以被分成4个存储器位置Q00至Q03，其是图3中示出的列表Q’000至Q’002。Q00至Q03中的单个链表被进一步再分成4个子链表Q00至Q03。这使得例如在从Q0到现在的一个读取周期中包括4个存储位置读数Q00至Q03或者每个Q00读数N/4个读取周期。换言之，将每个Q0的附加的Q00至Q03链接在一起实现了在单个钟控周期Q0内接收附加数据令牌集合的能力，这些附加数据令牌集合初始在最高达4个周期的时间内在没有对附加链表的链接的情况下已经被读入。
图4图示了对于Q00而言为N/4的每个Q0的读取周期。第一钟控周期可以包括Q00、Q01、Q12和Q00。下一钟控周期移位N/4在Q01、Q12、Q00和Q01处开始。随后的周期以Q12开始每个移位N/4。因此，每个随后的读取和写入周期被执行N/4次移位。因此，在特定的Q0钟控时间内，存在大约最多达N/4的4个钟控寄存器移位以缩短每个寄存器移位的周期距离。
在图5A中，在选择队列之后，执行读取请求并且需要将数据令牌505出队。调度器响应于该读取请求弹出所选择的队列中的数据令牌。所请求的数据令牌由缓冲器管理器放置在存储器组的集合的第一可用存储器位置中，在这一实例中，存储器组0是被表示为所请求的数据令牌的所分配的地址。头指针520由该缓冲器存储器的链表类型管理器应用选择以指向所请求的令牌505.该存储器位置由该缓冲器管理器标记为Q000。该缓冲器管理器的内部时钟应用针对正被请求的数据令牌分配4元组的存储器位置。在接收到数据505的第一令牌之后，可以查明第一钟控周期Q0的开始点。这一开始点是初始头指针510被指向的地方并且在初始令牌请求505被读取和处理之后被再次识别。
每个存储器位置的集合Q00N被分配上至4个存储器位置以用于从所选择的队列接收的数据令牌。下一存储器位置经由尾指针515被链接至Q000。缓冲器管理器发送下一读取请求并且从队列接收第二数据令牌。该第二数据令牌被动态分配至被表示为Q001的组1中的可用存储器位置。从该缓冲器管理器接收的下一指针515变成存储器位置Q001的随后的头指针。这一将头指针和尾指针耦合的菊花链实现了数据令牌从跨存储器组的离队操作的两步过程。例如在开始515和550处的两个数据令牌是从队列请求的初始请求数据令牌Q000515和Q001550。令牌Q000515和Q001550二者在涉及Q0头指针510的初始读取的两步过程中出队并且处理来自Q000位置的数据令牌。在处理Q000之后，接着可以读取下一尾指针515并且由缓冲器管理器标识该下一尾指针515。即，在请求Q0时，读取Q000，并且接收Q000以及然后接收与Q000关联的数据，并且标识到下一Q001的路径。还标识从Q001下一尾指针550至Q002和随后的下一指针565的路径。另外，在请求Q0被公开(transpire)时，用于发送与Q0关联的对象集合的位置已知。另外，图5示出了用于数据令牌525和570的附加集合的链路的其他路径菊花链。存储器分配Q030被链接至Q031和随后的指向组2的地址Q032的尾指针535。地址Q020的存储器列表分配经由其尾指针被连接至Q021540。附加分配Q01N545在随后周期中的存储器列表中呈现附加分配。
随着缓冲器管理器继续发送读取请求，创建4个链接的存储器位置的元组或者集合。在完成4个链接的位置的第一集合时，缓冲器管理器开始下一个4个链接的位置的集合并且继续创建4个存储器位置的元组或者集合的这一过程直至所有数据令牌从所选择的队列中被弹出。如果有奇数个数据令牌或者数据令牌不足以填充在上一集合中可能发生的待填充的4个链接的位置的集合，则在列表中将有空位置。
接着，第三存储器位置通过尾指针550类似地耦合至第二存储器位置Q001。该尾指针550现在是第三存储器位置Q002的头指针。第三存储器位置在组2中通过Q002来表示，并且存储器位置中的每个存储器位置被动态地表示并且在跨多个存储器组迁移的循环方式中分配。这一循环规定可以将数据在给定时间中转发到所标识的队列外部的带宽输出或者按照网络交换算法可以从给定队列出队的数据的频率。例如，在图5A中，从Q000515到Q001550到Q002565的循环配置被示出为链接存储器组列表1和2的集合。每个存储器组列表510、530和555包括在路径中被链接在一起的令牌列表Q000至Q03N，使得每个令牌能够与Q0的集合相关联。
图5B用框图图示了队列尾指针585以及队列尾指针590的相关子块Q00至Q03。还示出了队列头指针586以及队列头指针595的相关子块Q00至Q03。队列尾指针590的堆叠的子块和队列头指针595的堆叠的子块中的每个子块在图5的组1和2所示的并联链表中被链接在一起。
图6A和图6B图示了针对由4个并联链表组成的单独队列的队列100并联链表的示例的框图。应该注意，如果从图6A的动态链表的示例性实施例添加或者去除一个或多个并联链表，则本公开内容的示例性实施例的可能的概念将不改变。
图6A在框图600中图示了针对由4个并联链表组成的单独队列的队列100并联链表的示例：Q100-0，第一并联链表605；Q100-1，第二并联链表610；Q100-2，第三并联链表615；和Q100-3，第四并联链表620。块的子列表之间的外部虚拟耦合625、630图示了链表Q100-01到Q100-11到Q100-21到Q100-31并且回到Q100-01，以及Q100-02到Q100-12到Q100-22到Q100-32并且回到Q100-02的循环配置中的第一和第二耦合集合。该耦合包括一起链接至4个数据令牌的集合的尾指针和头指针，其中上一耦合625、630共同用作集合中的上一数据令牌的尾指针和下一数据令牌的头指针。内部耦合Q100-01到Q100-02到Q100-03表示按照连续顺序的各个数据令牌集合的各个并联列表。因此，数据令牌集合1的上一尾指针被连接至下一数据令牌集合2，并且集合1的上一尾指针用作数据令牌集合2的第一头指针。在图6A的示例中，因为有链表Q100-01到Q100-11到Q100-21到Q100-31并且回到Q100-01，以及Q100-02到Q100-12到Q100-22到Q100-32并且回到Q100-02的数据令牌的两个完整集合，所以有由尾指针525和630生成的、指向数据令牌集合2和3的两个头指针。
另外，在图6A中示出了将存储器列表分配入队和弹出并且将4个数据令牌集合的存储器分配的多个集合入队的整个链表循环类型周期或者循环过程。子列表605、610、615和620之间的数据令牌的第一集合的耦合在图6A中被表示为“1-1-1-1”。缓冲器管理器依赖于外部计数器应用来跟踪4个集合中的每个数据令牌集合，并且在缓冲器存储器中创建虚拟表以存储具有关联的头指针和尾指针的所有计数值。另外，数据令牌可以具有与用于子列表中的4个集合中的每个数据令牌集合的附加数据集合关联的附加指针，从而允许在外部位置处的数据存储。在完成初始的4个集合时，缓冲器管理器增加其内部计数并且表示为下一集合“2-2-2-2”。重复这一过程直至所有数据令牌从所选择的队列入队或者出队。缓冲器管理器使用内部计数器应用跟随4个集合的块的FIFO类型排序，并且每个集合还按照如图6A的示例中示出的1-2-3集合的数字顺序耦合。
图6B在框图中图示了针对队列100的业务类别4和端口4中的特定目的(未示出)生成的队列列表的示例。示出了并联存储器子列表635、640、645和650。例如，用于Q100的队列尾指针存储器是Q100-0，其在被给予当前指针1000的存储器子列表635中。另外，从存储器读取的空指针是1000并且被写入至用于队列100-0的队列尾存储器。因此，用于Q100-0的队列尾存储器具有当前指针1000和下一指针1100。下表1.2中还示出了具有当前指针和下一指针的“尾请求”的每个的列表。这些队列尾请求、当前指针和下一指针中的每个构成内部并联链表。存储器分配在Q100-0中是随机的并且是按照可用性动态选择的。因此，存储器列表中的排序根据存储器位置的可用性而改变。下表1,2中示出了生成的动态列表，其中在入队过程期间，缓冲器管理器向4个数据令牌的第一集合分配当前指针1000和然后的下一指针1100用于4个数据令牌的下一集合。图6B中示出了尾指针1000的内部计数器和计数器0。由从1000-0至2000-1的尾指针的耦合示出了第一集合的数据令牌的下一指针。计数器被更新到1并且子列表Q100-1中的当前指针是2000。在子列表Q100-2中，当前指针是3000伴随着计数器2，并且在子列表Q100-3中，当前指针是4000伴随着计数器3。子列表635-650中的每个子列表被分配有当前指针，因为缓冲器管理器迁移至每个列表并且更新其内部计数器，从而创建用于4个数据令牌的每个集合的头指针和尾指针的集合。在通过子列表中的每个子列表迁移之后，缓冲器管理器将空指针返回655、660作为数据令牌的下一集合的下一当前指针。使用这一循环方式，所有子列表被用于将数据令牌存储在4个集合中，并且每个集合的上一尾指针边长下一集合的随后的头指针。因此，初始Q100-0链表635的计数器值被表示在0、4、8等的4个集合中，其对应于向数据令牌的每个集合分配的指针的集合。
表1.1
入队与缓冲器管理器交互
Qtail Teq-100-0->当前指针-1000，下一指针-1100
Qtail Teq-100-1->当前指针-2000，下一指针-2100
Qtail Teq-100-2->当前指针-3000，下一指针-3100
Qtail Teq-100-3->当前指针-4000，下一指针-4100
Qtail Teq-100-4->当前指针-1100，下一指针-1200
Qtail Teq-100-5->当前指针-2100，下一指针-2200
Qtail Teq-100-6->当前指针-3100，下一指针-3200
Qtail Teq-100-7->当前指针-4100，下一指针-4200
Qtail Teq-100-8->当前指针-1200，下一指针-1300
图7是图示由图2的缓冲器管理器操作执行的示例性步骤的流程图。另外，示出了根据图7的流程图的步骤的用于队列100的连续的分组业务的表示。在步骤705，基于目的端口和与数据关联的业务的类别来选择队列。在步骤710中，(图1的)入队模块120向(图1的)缓冲器管理器130请求指针以在(图1的)缓冲器存储器150中存储数据。例如，关于图6A和6B中的所标识的队列100，入队模块可以请求用于队列100的指针位置。在步骤715，缓冲器管理器检查队列尾指针存储器以找到所识别的队列并且将当前指针设置为其位置。另外，缓冲器管理器从空指针存储器弹出附加的一个空指针并且将其写入队列尾指针存储器并且还将这一空指针标识为到入队模块的下一指针。
在步骤720中，入队模块使用当前指针来将令牌和下一位置写入缓冲器存储器中。该入队模块使用位置1000来写入令牌和1100作为如表1.1所示的下一存储位置。此外，对于下一队列尾请求100-1，入队模块使用在存储位置3000处的当前指针和在存储位置3100处的下一指针。表1.1图示随后的队列尾请求以及当前指针和下一指针位置。
在步骤725，在将队列调度为要出队之后，出队模块向缓冲器管理器请求队列的队列头指针。作为示例，当队列100被调度为要出队时，该出队模块请求待发送至缓冲器管理器的队列100的头指针1000。如图表1.2所示，在步骤730中，缓冲器管理器向所请求的队列分配头指针值1000。
步骤735，图示了在出队模块从缓冲器存储器读取分组和下一指针并且然后向缓冲器管理器转发下一指针作为头指针更新时的出队模块操作。该出队模块从缓冲器中的其接收令牌和下一指针1100的位置1000读取。该出队模块发送1100作为队列100的头指针更新请求。指针1000现在为空指针，并且该出队模块向缓冲器管理器转发空指针。(出队操作参考下面的图表1.2)
出队与缓冲器管理器交互
表1.2
Head Req-100->头指针-1000
Head update-1100
Head Req-101->头指针-2000
Head update-2100
Head Req-102->头指针-3000
Head update-3100
Head Req-103->头指针-4000
Head update-4100
Head Req-100->头指针-1100
Head update-1200
Head Req-101->头指针-2100
Head update-2200
Head Req-102->头指针-3100
Head update-3200
Head Req-103->头指针-4100
Head update-4200
Head Req-101->头指针-1200
Head update-1300
当出队模块开始队列100的调度的队列操作时，这一操作由调度器在跨多个队列同样地分离的每个Q0在4个钟控周期内执行。该调度器依次请求队列100、101、102和103的头指针信息，使得按照调度器请求的优先级而执行出队操作。当由调度器每4个时钟在调度的队列100中执行将队列出队时，整个Q0可以被视为访问通过4个不同的并联链表被链接在一起的数据的Q0。因此，对于每个单个并联链表，该出队操作可以在周期内出现直至16个时钟的最大速度。对于吞吐量和延迟限制的请求，并联链表出队可以从4增加至8和以上。
图8为类似于图2的框图，但是图示了入队和出队操作的步骤。在图8中，接收输入令牌(1)以通过入队模块820进行分类。接着，输出(3)向缓冲器存储器830请求新的队列尾指针。用于并联链表(2)的队列尾存储器被发送至存储器(4)用于向缓冲器存储器850中的写入操作。该数据令牌被写入缓冲器存储器850。该调度器840挑选Q(Q0)(5)并且请求并联链表的队列头指针(6)。该缓冲器管理器读取队列头指针并且使用这一头指针作为经更新的头指针并且然后向并联链表写入该经更新的头指针。
在图9中，图示了根据本公开内容的实施例的当输入的令牌被接收和分类为Q0时由缓冲器管理器执行的示例性过程。对新的队列的尾指针(3)的请求被发送至队列尾指针模块920。伴随着每个请求生成并联链表的队列尾指针，并且当接收到令牌时，对于该令牌执行向缓冲器存储器中的写入操作。对于调度器操作，在Q0被选中时，请求要向队列头指针模块930发送的队列头指针(6)。对于并联链表的队列头指针被发送自并联链表中的每个并联链表。所请求的队列头指针被读取并且与队列已更新的头指针和现在的空旧指针一起转发(8)与头指针关联的令牌。
因此，如本公开内容的示例性实施例所示，通过将4个并联的子链表链接在一起，使得所选择的Q0的给定N周期内的入队和出队操作、读取写入操作最小化。此外，根据本公开内容的路由过程有利地提供了入队和出队操作的有限的缓冲器空间分配的增加的吞吐量，从而降低了缓冲器管理器在这一瓶颈操作所浪费的延迟时间。通过将队列分配划分为多个虚拟子队列以用于入队和出队，在降低这样的入队和出队操作中产生的总体延迟时间时，可以更快地获取并且传输数据令牌而不对物理缓存器配置作出显著改变。
应当理解，路由器中的电路可以被实现为专用集成电路(ASIC)、专用标准零件(ASSP)、片上系统(SoC)、现场可编程门阵列(FPGA)等。另外，应当理解，路由器可以包括本领域公知的各种其他功能和部件。
虽然本文中已经公开了某些优选实施例和方法，然而本领域技术人员根据以上公开内容应当理解，可以在不偏离本公开内容的精神和范围的情况下做出对这样的实施例和方法的变化和修改。意图在于，本公开内容应当仅限于所附权利要求以及适用法律细则和原理所要求的范围。

Claims (25)

1.一种将去往存储器缓冲器的数据排队的方法，所述方法包括：
从多个队列中选择队列；
从所选择的队列接收数据令牌；
通过队列模块从缓冲器管理器请求用于由所述缓冲器管理器分配的用于存储所述数据令牌的地址的指针和地址；
通过所述缓冲器管理器访问存储器列表，并且在所述存储器列表中生成指向所分配的地址的指针和地址，其中所访问的存储器列表包括用于附加地址分配的多个链接的存储器列表；
向所访问的存储器列表中写入用于所分配的地址的指针，其中所述指针将所分配的地址链接在一起；以及
在从所述队列接收到随后的数据令牌时向其他存储器列表移植附加地址分配，并且生成将所述其他存储器列表中的所分配的地址链接在一起的附加指针。
2.根据权利要求1所述的方法，其中所述多个链接的存储器列表包括并联链接的第一存储器列表、第二存储器列表、第三存储器列表和第四存储器列表。
3.根据权利要求2所述的方法，其中所述数据令牌的多个所分配的地址通过指针跨所并联的存储器列表链接。
4.根据权利要求3所述的方法，其中所述多个所分配的地址通过由所述缓冲器管理器生成的尾指针和头指针链接。
5.根据权利要求1所述的方法，其中所述队列模块包括用于将数据令牌向所链接的存储器列表的所分配的地址中入队的入队模块以及用于将数据令牌从所链接的存储器列表的所分配的地址出队的出队模块。
6.根据权利要求5所述的方法，其中所述入队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性入队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。
7.根据权利要求5所述的方法，其中所述出队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性出队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。
8.根据权利要求1所述的方法，其中所述用于附加地址分配的多个链接的存储器列表根据地址可用性动态地填入。
9.根据权利要求1所述的方法，其中按照连续跨越每个列表的循环方式执行所述链接的存储器列表的填入直至所有请求的地址被分配。
10.一种用于将去往存储器缓冲器的数据排队的装置，所述装置包括：
选择器模块，用于从多个队列中选择队列以及从所选择的队列接收数据令牌；
管理器，响应于所述模块以用于请求用于由所述管理器分配的用于存储所述数据令牌的地址的指针和地址；
分配模块，响应于所述管理器以访问存储器列表并且在所述存储器列表中生成指向所分配的地址的指针和地址，其中所访问的存储器列表包括用于附加地址分配的多个链接的存储器列表，所述分配模块向所访问的存储器列表中写入用于所分配的地址的指针，其中所述指针将所分配的地址链接在一起，以及所述分配模块在从所述队列接收到随后的数据令牌时向其他存储器列表移植附加地址分配，并且生成将所述其他存储器列表中的所分配的地址链接在一起的附加指针。
11.根据权利要求10所述的装置，其中所述多个链接的存储器列表包括并联链接的第一存储器列表、第二存储器列表、第三存储器列表和第四存储器列表。
12.根据权利要求11所述的装置，其中所述数据令牌的多个所分配的地址通过指针跨所并联的存储器列表链接。
13.根据权利要求12所述的装置，其中所述多个所分配的地址通过由所述缓冲器管理器生成的尾指针和头指针链接。
14.根据权利要求10所述的装置，其中所述队列模块包括用于将数据令牌向所链接的存储器列表的所分配的地址中入队的入队模块以及用于将数据令牌从所链接的存储器列表的所分配的地址出队的出队模块。
15.根据权利要求14所述的装置，其中所述入队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性入队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。
16.根据权利要求15所述的装置，其中所述出队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性出队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。
17.根据权利要求10所述的装置，其中所述用于附加地址分配的多个链接的存储器列表根据地址可用性动态地填入。
18.根据权利要求10所述的装置，其中按照连续跨越每个列表的循环方式执行所述链接的存储器列表的填入直至所有请求的地址被分配。
19.一种系统，包括：
至少一个处理器；以及
至少一个计算机可读存储设备，包括在被执行时使得执行用于将数据分组排队的方法的指令，所述方法包括：
从多个队列中选择队列；
从所选择的队列接收数据令牌；
通过队列模块从缓冲器管理器请求用于由所述缓冲器管理器分配的用于存储所述数据令牌的地址的指针和地址；
通过所述缓冲器管理器访问存储器列表，并且在所述存储器列表中生成指向所分配的地址的指针和地址，其中所访问的存储器列表包括用于附加地址分配的多个链接的存储器列表；
向所访问的存储器列表中写入用于所分配的地址的指针，其中所述指针将所分配的地址链接在一起；以及
在从所述队列接收到随后的数据令牌时向其他存储器列表移植附加地址分配，并且生成将所述其他存储器列表中的所分配的地址链接在一起的附加指针。
20.根据权利要求19所述的系统，其中所述多个链接的存储器列表包括并联链接的第一存储器列表、第二存储器列表、第三存储器列表和第四存储器列表。
21.根据权利要求19所述的系统，其中所述数据令牌的多个所分配的地址通过指针跨所并联的存储器列表链接。
22.根据权利要求20所述的系统，其中所述多个所分配的地址通过由所述缓冲器管理器生成的尾指针和头指针链接。
23.根据权利要求19所述的系统，还包括：
入队模块，用于将数据令牌向所链接的存储器列表的所分配的地址中入队；以及
出队模块，用于将数据令牌从所链接的存储器列表的所分配的地址出队。
24.根据权利要求23所述的系统，其中所述入队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性入队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。
25.根据权利要求23所述的系统，其中所述出队模块被配置成向所述缓冲器管理器生成请求以用于将多个数据令牌一次性出队，其中所述多个数据令牌具有通过指针跨所述多个存储器列表链接的地址。
CN201510290966.8A 2015-03-31 2015-05-29 用于使用多个链接的存储器列表的方法及装置 Active CN106209679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110526734.3A CN113242186A (zh) 2015-03-31 2015-05-29 用于使用多个链接的存储器列表的方法及装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/675,450 2015-03-31
US14/675,450 US10484311B2 (en) 2015-03-31 2015-03-31 Method and apparatus for using multiple linked memory lists

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110526734.3A Division CN113242186A (zh) 2015-03-31 2015-05-29 用于使用多个链接的存储器列表的方法及装置

Publications (2)

Publication Number Publication Date
CN106209679A true CN106209679A (zh) 2016-12-07
CN106209679B CN106209679B (zh) 2021-05-11

Family

ID=53496442

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110526734.3A Pending CN113242186A (zh) 2015-03-31 2015-05-29 用于使用多个链接的存储器列表的方法及装置
CN201510290966.8A Active CN106209679B (zh) 2015-03-31 2015-05-29 用于使用多个链接的存储器列表的方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110526734.3A Pending CN113242186A (zh) 2015-03-31 2015-05-29 用于使用多个链接的存储器列表的方法及装置

Country Status (6)

Country Link
US (2) US10484311B2 (zh)
EP (1) EP3076621A1 (zh)
JP (1) JP6535253B2 (zh)
KR (1) KR102082020B1 (zh)
CN (2) CN113242186A (zh)
TW (1) TWI684344B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311696A (zh) * 2019-07-26 2021-02-02 瑞昱半导体股份有限公司 网络封包接收装置及方法
CN112559400A (zh) * 2020-12-03 2021-03-26 南京盛科网络有限公司 多级调度装置、方法、网络芯片及计算机可读存储介质
CN113132449A (zh) * 2020-01-16 2021-07-16 京东方科技集团股份有限公司 一种调度方法、装置及设备
CN112559400B (zh) * 2020-12-03 2024-07-09 南京盛科通信有限公司 多级调度装置、方法、网络芯片及计算机可读存储介质

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102984083B (zh) * 2012-11-19 2018-07-24 南京中兴新软件有限责任公司 队列管理方法及装置
US10484311B2 (en) * 2015-03-31 2019-11-19 Cavium, Llc Method and apparatus for using multiple linked memory lists
CN105162724B (zh) * 2015-07-30 2018-06-26 华为技术有限公司 一种数据入队与出队方法及队列管理单元
US10833843B1 (en) * 2015-12-03 2020-11-10 United Services Automobile Association (USAA0 Managing blockchain access
KR101948988B1 (ko) * 2016-12-12 2019-02-15 주식회사 엘지유플러스 캐시를 이용한 파일 실행 방법 및 그 장치
CN108462646B (zh) * 2017-02-17 2020-08-25 华为技术有限公司 一种报文处理方法及装置
US10402320B1 (en) * 2018-02-27 2019-09-03 Oracle International Corporation Verifying the validity of a transition from a current tail template to a new tail template for a fused object
US10901887B2 (en) 2018-05-17 2021-01-26 International Business Machines Corporation Buffered freepointer management memory system
US11240151B2 (en) * 2019-12-10 2022-02-01 Juniper Networks, Inc. Combined input and output queue for packet forwarding in network devices
US11043250B1 (en) * 2020-08-12 2021-06-22 Taiwan Semiconductor Manufacturing Company Limited Buffer control of multiple memory banks
US11437081B2 (en) 2020-08-12 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Buffer control of multiple memory banks
WO2022139808A1 (en) * 2020-12-22 2022-06-30 Futurewei Technologies, Inc. Low-latency software defined wide area network architecture
KR20220109213A (ko) 2021-01-28 2022-08-04 하준우 발코니 문

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090257441A1 (en) * 2008-04-15 2009-10-15 Fujitsu Limited Packet forwarding apparatus and method for discarding packets
US20110016284A1 (en) * 2009-07-16 2011-01-20 Shreeharsha Balan Memory Management in Network Processors
CN103222242A (zh) * 2010-11-18 2013-07-24 思科技术公司 用于避免线端阻塞的动态流重新分布

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3117133B2 (ja) 1999-02-16 2000-12-11 日本電気株式会社 フレーム組み立て回路及びフレーム組み立て方法
US7627870B1 (en) * 2001-04-28 2009-12-01 Cisco Technology, Inc. Method and apparatus for a data structure comprising a hierarchy of queues or linked list data structures
US7003597B2 (en) * 2003-07-09 2006-02-21 International Business Machines Corporation Dynamic reallocation of data stored in buffers based on packet size
US7290110B2 (en) * 2003-09-11 2007-10-30 International Business Machines Corporation System and method of squeezing memory slabs empty
US7796627B2 (en) 2004-08-12 2010-09-14 Broadcom Corporation Apparatus and system for coupling and decoupling initiator devices to a network using an arbitrated loop without disrupting the network
US8650364B2 (en) * 2008-05-28 2014-02-11 Vixs Systems, Inc. Processing system with linked-list based prefetch buffer and methods for use therewith
CN101605100B (zh) * 2009-07-15 2012-04-25 华为技术有限公司 队列存储空间的管理方法和设备
JP2011254149A (ja) 2010-05-31 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> 情報処理装置、情報処理方法およびプログラム
CN102437929B (zh) * 2011-12-16 2014-05-07 华为技术有限公司 队列管理中的数据出队方法及装置
US9438527B2 (en) * 2012-05-24 2016-09-06 Marvell World Trade Ltd. Flexible queues in a network switch
US9674086B2 (en) * 2013-11-05 2017-06-06 Cisco Technology, Inc. Work conserving schedular based on ranking
US10484311B2 (en) * 2015-03-31 2019-11-19 Cavium, Llc Method and apparatus for using multiple linked memory lists

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090257441A1 (en) * 2008-04-15 2009-10-15 Fujitsu Limited Packet forwarding apparatus and method for discarding packets
US20110016284A1 (en) * 2009-07-16 2011-01-20 Shreeharsha Balan Memory Management in Network Processors
CN103222242A (zh) * 2010-11-18 2013-07-24 思科技术公司 用于避免线端阻塞的动态流重新分布

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311696A (zh) * 2019-07-26 2021-02-02 瑞昱半导体股份有限公司 网络封包接收装置及方法
CN112311696B (zh) * 2019-07-26 2022-06-10 瑞昱半导体股份有限公司 网络封包接收装置及方法
CN113132449A (zh) * 2020-01-16 2021-07-16 京东方科技集团股份有限公司 一种调度方法、装置及设备
CN112559400A (zh) * 2020-12-03 2021-03-26 南京盛科网络有限公司 多级调度装置、方法、网络芯片及计算机可读存储介质
CN112559400B (zh) * 2020-12-03 2024-07-09 南京盛科通信有限公司 多级调度装置、方法、网络芯片及计算机可读存储介质

Also Published As

Publication number Publication date
EP3076621A1 (en) 2016-10-05
CN113242186A (zh) 2021-08-10
US10484311B2 (en) 2019-11-19
US20160294735A1 (en) 2016-10-06
US11082366B2 (en) 2021-08-03
CN106209679B (zh) 2021-05-11
JP6535253B2 (ja) 2019-06-26
KR102082020B1 (ko) 2020-02-26
KR20160117108A (ko) 2016-10-10
TWI684344B (zh) 2020-02-01
TW201703475A (zh) 2017-01-16
JP2016195375A (ja) 2016-11-17
US20200044989A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
CN106209679A (zh) 用于使用多个链接的存储器列表的方法及装置
CN106415515B (zh) 使用不具有sfence的优化的pio写入序列来发送分组
US7330927B1 (en) Apparatus and methodology for a pointer manager
US7283556B2 (en) Method and system for managing time division multiplexing (TDM) timeslots in a network switch
CN106415513B (zh) 用于分组发送的优化的信用返回机制
US7856026B1 (en) Configurable central memory buffered packet switch module for use in a PLD
US9237095B2 (en) Island-based network flow processor integrated circuit
CN105468546B (zh) 互连电路的数据处理装置和方法
US11677676B1 (en) Shared traffic manager
US10146468B2 (en) Addressless merge command with data item identifier
US20030179759A1 (en) Method and apparatus for switching data using parallel switching elements
CN112189324B (zh) 带宽匹配的调度器
US10846225B1 (en) Buffer read optimizations in a network device
US7206857B1 (en) Method and apparatus for a network processor having an architecture that supports burst writes and/or reads
US20130219094A1 (en) Commonality of Memory Island Interface and Structure
TW200409032A (en) Shared queue for multiple input-streams
US10742558B1 (en) Traffic manager resource sharing
US9665519B2 (en) Using a credits available value in determining whether to issue a PPI allocation request to a packet engine
US9588928B1 (en) Unique packet multicast packet ready command
US8559436B2 (en) Processing resource management in an island-based network flow processor
US7269697B1 (en) Apparatus and methodology for an input port scheduler
US9548947B2 (en) PPI de-allocate CPP bus command
US10069767B1 (en) Method of dynamically allocating buffers for packet data received onto a networking device
US10341246B1 (en) Update packet sequence number packet ready command
Guesmi et al. Design of priority-based active queue management for a high-performance IP switch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1227576

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: California, USA

Applicant after: Cavium, Inc.

Address before: California, USA

Applicant before: Cavium, Inc.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20200424

Address after: Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Applicant before: Kaiwei international Co.

Effective date of registration: 20200424

Address after: Ford street, Grand Cayman, Cayman Islands

Applicant after: Kaiwei international Co.

Address before: California, USA

Applicant before: Cavium, Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant