CN102437929B - 队列管理中的数据出队方法及装置 - Google Patents
队列管理中的数据出队方法及装置 Download PDFInfo
- Publication number
- CN102437929B CN102437929B CN201110424225.6A CN201110424225A CN102437929B CN 102437929 B CN102437929 B CN 102437929B CN 201110424225 A CN201110424225 A CN 201110424225A CN 102437929 B CN102437929 B CN 102437929B
- Authority
- CN
- China
- Prior art keywords
- queue
- pointer
- data
- node
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供一种队列管理中的数据出队方法及装置。方法包括:交替使用N组指针在队列链表中指示N个队列,所述N个队列中的每个队列包括多个有顺序的节点,所述N个队列中的每个节点对应一个缓存地址,所述N组指针中的每组指针包括头指针和尾指针,所述头指针用于指示队头节点,所述尾指针用于指示队尾节点;根据所述队尾节点对应的缓存地址在缓存中读出出队数据,并输出所述出队数据;N为大于等于2的正整数。装置包括:处理单元和输出单元。本发明提供的方案有效提高了数据出队的速率。
Description
技术领域
本发明实施例涉及数据处理技术领域,尤其涉及一种队列管理中的数据出队方法及装置。
背景技术
在数据交换类芯片中,队列管理(Queue Manager,简称为:QM)是一种常用的关键技术。QM是将芯片输入信元的描述符(Cell Descriptor,简称为:CD)信息按所属队列进行缓存,等待控制通路的调度后再输出。各个队列内部按照先入先出(First In First Out,简称为:FIFO)的方式进行管理。各个队列之间采用链表方式共享一块或者多块描述符缓存。描述符缓存的类型通常采用延迟固定的片内的具有静止存储功能的内存(Static RandomAccess Memory,简称为:SRAM)、增强动态随机存取存储器(EnhancedDynamic Random Access Memory,简称为EDRAM)、或者片外的四相数据率存储器(Quad Data Rate Memory,简称为:QDR)、缩短读潜伏时间的动态随机存取器(Reduce Latency Dynamic Random Access Memory,简称为:RLDRAM)等等。
描述符缓存中的队列链表(Link List Memory,简称为:LLM)的数据结构中至少包括:队头节点、队尾节点、总节点个数和队长计数。其中,队头节点用于保存队列中队头节点的CD和下一个节点的CD缓存地址。队尾节点用于保存队列的队尾节点CD。总节点个数用于说明队列链表总共的节点数N,每个节点的指针可以取值在0~N-1之间,指针代表了链表的下一个节点的地址。队长计数用于保存队列的长度,单位为CD的个数。每次数据的出入队都需要刷新该计数长度。
现有技术中至少存在如下问题:数据出队时,需要读取队列链表中下一个节点的地址,然后才能根据该地址发起缓存的读操作,对数据的出队速度有很大影响。
发明内容
本发明实施例提供一种队列管理中的数据出队方法及装置,用以解决现有技术中数据出队速度较慢的问题。
本发明实施例提供一种队列管理中的数据出队方法,包括:
交替使用N组指针在队列链表中指示N个队列,所述N个队列中的每个队列包括多个有顺序的节点,所述N个队列中的每个节点对应一个缓存地址,所述N组指针中的每组指针包括头指针和尾指针,所述头指针用于指示队头节点,所述尾指针用于指示队尾节点;
根据所述队尾节点对应的缓存地址在缓存中读出出队数据,并输出所述出队数据;N为大于等于2的正整数。
本发明实施例提供一种队列管理中的数据出队装置,包括:
处理单元,用于交替使用N组指针在队列链表中指示N个队列,所述N个队列中的每个队列包括多个有顺序的节点,所述N个队列中的每个节点对应一个缓存地址,所述N组指针中的每组指针包括头指针和尾指针,所述头指针用于指示队列头节点,所述尾指针用于指示队列尾节点;
输出单元,用于根据所述队列尾节点对应的缓存地址在缓存中读出出队数据,并输出所述出队数据;
N为大于等于2的正整数。
本发明实施例的队列管理中的数据出队方法及装置,通过交替使用N组指针在队列链表中指示N个队列,每个队列包括多个有顺序的节点,每个节点对应一个缓存地址,每组指针包括头指针和尾指针,用头指针指示队头节点,用尾指针指示队尾节点,根据队尾节点对应的缓存地址在缓存中读出出队数据,并输出出队数据。其中,N组指针的队尾节点对应的缓存地址在缓存中可以同时读出N组出队数据,尽可能地减少由于队列链表的访问延迟而造成的数据出队的延迟。有效提高了数据出队的速率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一个实施例提供的队列管理中的数据出队方法的流程图;
图2为本发明又一实施例提供的队列管理中的数据出队方法的流程图;
图3为本发明再一实施例提供的队列管理中的数据出队方法的流程图;
图4为本发明还一实施例提供的队列管理中的数据出队方法的流程图;
图5a~图5e为本发明实施例提供的信元入队的示意图;
图6为本发明又一个实施例提供的队列管理中的数据出队方法的流程图;
图7为本发明一个实施例提供的队列管理中的数据出队装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明一个实施例提供的队列管理中的数据出队方法的流程图,如图1所示,该方法包括:
步骤101、交替使用N组指针在队列链表中指示N个队列,该N个队列中的每个队列包括多个有顺序的节点,每个节点对应一个缓存地址,N组指针中的每组指针包括头指针和尾指针,头指针用于指示队头节点,尾指针用于指示队尾节点。
需要说明的是,外部器件的时钟周期与芯片访问队列链表的时钟周期是不同的,例如,外部器件的时钟周期是1s,而芯片访问队列链表的时钟周期是5s。也就是说,外部器件将数据发送给芯片,以使芯片访问队列链表,经过5s,芯片才能够向外部器件返回信息,那么对于外部器件的器件而言,已经过去了5个1s,也就是延误了5个外部器件的时钟周期,这就是访问队列链表的延迟时钟。
为了克服上述访问队列链表的延时,本发明实施例通过N组指针去指示队列链表的N个队列。N的数目可以由访问队列链表的延迟时钟来定。仍以上述具体实例为例,访问队列链表的延迟时钟为5个外部器件的时钟周期,那么N优选等于5。也就是说:用5组指针去指示队列链表的5个队列,每一组队列都包括多个有顺序的节点,每个节点都对应一个缓冲地址。5组指针中的每组指针都包括头指针和尾指针,其中的头指针用于队头节点,尾指针用于指示队尾节点。
步骤102、根据队尾节点对应的缓存地址在缓存中读出出队数据,并输出该出队数据,其中,N为大于等于2的正整数。
由于使用了N组指针指示队列链表的N个队列,也就是说,N个外部器件的时钟周期,芯片接收到了外部器件发送的N次数据,如果每次接收到的数据进入队列链表中不同的队列,那么就会有N个队尾节点。芯片将N个队尾节点对应的缓存地址通知外部器件,以使得外部器件根据N个队尾节点对应的缓存地址在缓存中读出N个出队数据,并按照外部器件的时钟周期依次输出该N个出队数据,可以有效避免芯片访问队列链表所造成的延时,实现数据的连续出队。
仍以步骤101中的具体实例为例,使用了5组指针指示队列链表的5个队列,5个外部器件的时钟周期,芯片接收到了5次数据,每次接收到的数据进入队列链表中不同的队列,那么就有5个队尾节点。芯片将5个队尾节点对应的缓存地址通知外部器件,以使得外部器件根据5个队尾节点对应的缓存地址在缓存中读出5个出队数据,并按照外部器件的时钟周期依次输出5个出队数据。输出最后一个出队数据后,由于已经过了5个外部器件的时钟周期,下5个出队数据已经读出,准备好依次出队,因此实现了数据的连续出队。
这里需要说明的是,出队数据可以是信元,也可以是信元描述符。
通过如上描述还可以知道,步骤101中交替使用N组指针在队列链表中指示N个队列具体可以理解为:在N个外部器件的时钟周期内交替使用N组指针在队列链表中指示N个队列。
在上述实施方式的基础上,图2为本发明又一实施例提供的队列管理中的数据出队方法流程图,如图2所示,在图1的基础上,该方法还可以包括:
步骤100a、将入队数据存入缓存中,并按照入队数据的缓存地址在当前队列中创建节点;
具体的,在接收到数据的入队请求时,根据接收到的入队请求在缓存中申请该入队数据的缓存地址,并将入队数据存入已申请的缓存地址中,然后根据已申请的缓存地址在当前队列中创建相应的节点。
步骤100c、使用当前组指针中的当前尾指针指示所创建的节点,当前组指针中的当前头指针指示当前队列的队头节点。
在上述实施方式的基础上,图3为本发明再一实施例提供的队列管理中的数据出队方法流程图,如图3所示,在步骤100c之前,该方法还可以包括:
步骤100b、通过指针数目寄存器对当前组指针进行标识。
其中,可以使用一个总指针数目寄存器用于对当前组指针进行标识,这种情况建立在头尾指针彼此关联而作为一组指针的情况。还可以使用头指针数目寄存器对当前组指针的头指针进行标识,使用尾指针数目寄存器对当前组指针的尾指针进行标识,这种情况下头尾指针可以彼此没有关系,而在方法执行过程中任意的头尾指针都可以组成一组指针作为当前组指针。
图4为本发明还一实施例提供的队列管理中的数据出队方法的流程图,图4提供的方法是上述方法实施例的一种具体形式,不用以限制本发明的保护范围。如图4所示,该方法包括:
步骤401、数据交换类芯片接收到输入信元的入队请求,入队请求中携带该请求入队的信元所属队列的ID。
步骤402、判断空闲地址池是否为空;
如果不为空,则为该请求入队的信元申请一个描述符缓存(CD RAM)的缓存地址(CurrentPtr),并执行步骤403;
如果为空,则进行相关的异常处理。这里的异常处理包括丢弃当前的描述符、停止入队同时报警等等。
其中,空闲地址池可以理解为信元入队时分配的缓冲的空闲地址,用于存放CD。
步骤403、根据该请求入队的信元所属队列的ID,获得该队列当前入队的尾指针。
当然在步骤403中还可以获得该队列的长度,作为QM的一个基本元素,用于判断队列是否为空。
步骤404、将请求入队的信元的描述符写入描述符缓存中的缓存地址,并将当前入队的尾指针指向LLM的空白处填入当前分配的缓存地址。
步骤405、更新当前可用的指针和队列长度。
一种实施方式下,如果获得的队列长度为0~N,也就是说全部头尾指针中仍存在没有被使用过的指针,则将当前可用的头指针也更新为当前分配的缓存地址(即与尾指针指向相同的LLM的位置);如果获得的队列长度大于N,也就是说所有的头尾指针都已经被使用过,则需要将当前可用的尾指针更新为当前分配的缓存地址。执行完上述方法后,将队列长度加1。
随着N个尾指针的依次使用,可以将同一队列连续入队的CD均匀地串为N条子链。使得芯片可以同时读取各条子链上的数据,并发送给外部器件。
下面通过一种具体的例子对信元的入队方法进行描述,假设LLM的访问延迟是外部器件的时钟周期的两倍,则N为2,即一个队列包含2个头指针和2个尾指针。其中通过头指针数目寄存器对当前出队的头指针进行标识,通过尾指针数目寄存器对当前入队的尾指针进行标识。如图5a~图5e所示的信元入队的示意图。
图5a中为初始化状态,头指针数目寄存器HeadPtrNum中标识的当前出队的头指针为HeadPtr_0,尾指针数目寄存器TailPtrNum中标识的当前入队的尾指针为TailPtr_0,可用的头指针包括HeadPtr_0和HeadPtr_1,可用的尾指针包括TailPtr_0和TailPtr_1,队列长度Qlen=0。
图5b在图5a的基础上向LLM输入一个描述符缓存的地址为2的信元,HeadPtr_0=2,TailPtr_0=2,Qlen=1,可用的头指针仍为HeadPtr_0,TailPtrNum将当前入队的尾指针更新为TailPtr_1。
图5c在图5b的基础上向LLM输入一个描述符缓存的地址为4的信元,HeadPtr_1=4,HeadPtr_1=4,Qlen=2,可用的头指针仍为HeadPtr_0,TailPtrNum将当前入队的尾指针更新为TailPtr_0。
图5d在图5c的基础上向LLM输入一个描述符缓存的地址为6的信元,HeadPtr_0=2,HeadPtr_0指向的下一个信元的描述符缓存的地址为6,TailPtr_0=6,Qlen=3,可用的头指针仍为HeadPtr_0,TailPtrNum将当前入队的尾指针更新为TailPtr_1。
图5e为图5d的基础上向LLM输入一个描述符缓存的地址为10的信元,HeadPtr_1=4,HeadPtr_1指向的下一个信元的描述符缓存的地址为10,TailPtr_1=10,Qlen=4,可用的头指针仍为HeadPtr_0,TailPtrNum将当前入队的尾指针更新为TailPtr_0。
图6为本发明又一个实施例提供的队列管理中的数据出队方法的流程图,如图6所示,该方法包括:
步骤601、数据交换类芯片接收到输入信元的出队请求,出队请求中携带该请求出队的信元所属队列的ID。
步骤602、根据该请求出队的信元所属队列的ID,获得该队列的长度以及该队列当前可用的头指针。
步骤603、将LLM中第一个节点存储的下一个节点的缓存地址更新为当前可用的头指针指向的位置,并将队列的长度减1。
步骤604、将当前可用的队列头指针送空闲地址管理模块(Free AddressManager,简称为:FAM)回收。
步骤605、输出在描述符缓存中读出的描述符。
本发明实施例的队列管理中的数据出队方法,通过交替使用N组指针在队列链表中指示N个队列,每个队列包括多个有顺序的节点,每个节点对应一个缓存地址,每组指针包括头指针和尾指针,用头指针指示队头节点,用尾指针指示队尾节点,根据队尾节点对应的缓存地址在缓存中读出出队数据,并输出出队数据。其中,N组指针的队尾节点对应的缓存地址在缓存中可以同时读出N组出队数据,尽可能地减少由于队列链表的访问延迟而造成的数据出队的延迟。有效提高了数据出队的速率。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
图7为本发明一个实施例提供的队列管理中的数据出队装置的结构示意图,如图7所示,该队列管理中的数据出队装置为上述方法实施例中队列管理中的数据出队方法的执行主体,可以为一种具体型号的芯片或者处理器等外部器件(相对于数据交换芯片而言),此处不做限定。该队列管理中的数据出队装置包括:处理单元701和输出单元702。其中,处理单元701用于交替使用N组指针在队列链表中指示N个队列,该N个队列中的每个队列包括多个有顺序的节点,该N个队列中的每个节点对应一个缓存地址,该N组指针中的每组指针包括头指针和尾指针,该头指针用于指示队列头节点,该尾指针用于指示队列尾节点;输出单元702用于根据该队列尾节点对应的缓存地址在缓存中读出出队数据,并输出该出队数据;N为大于等于2的正整数。
在上述实施方式的基础上,该处理单元701还用于通过指针数目寄存器对当前组指针进行标识。
在上述任一种实施方式的基础上,该处理单元701还用于根据接收的入队请求在缓存中申请该入队数据的缓存地址,并将入队数据存入已申请的缓存地址中
本发明实施例的队列管理中的数据出队装置,通过交替使用N组指针在队列链表中指示N个队列,每个队列包括多个有顺序的节点,每个节点对应一个缓存地址,每组指针包括头指针和尾指针,用头指针指示队头节点,用尾指针指示队尾节点,根据队尾节点对应的缓存地址在缓存中读出出队数据,并输出出队数据。其中,N组指针的队尾节点对应的缓存地址在缓存中可以同时读出N组出队数据,尽可能地减少由于队列链表的访问延迟而造成的数据出队的延迟。有效提高了数据出队的速率。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种队列管理中的数据出队方法,其特征在于,包括:
交替使用N组指针在队列链表中指示N个队列,所述N个队列中的每个队列包括多个有顺序的节点,所述N个队列中的每个节点对应一个缓存地址,所述N组指针中的每组指针包括头指针和尾指针,所述头指针用于指示队头节点,所述尾指针用于指示队尾节点;
根据所述队尾节点对应的缓存地址在缓存中读出出队数据,并输出所述出队数据;N为大于等于2的正整数;
所述方法,还包括:
将入队数据存入所述缓存中,并按照入队数据的缓存地址在当前队列中创建节点,并使用当前组指针中的当前尾指针指示所创建的节点,所述当前组指针中的当前头指针指示当前队列的队头节点。
2.根据权利要求1所述的方法,其特征在于,所述在使用当前组指针中的当前尾指针指示所创建的节点之前,还包括:
通过指针数目寄存器对当前组指针进行标识。
3.根据权利要求1或2所述的方法,其特征在于,所述将入队数据存入所述缓存中包括:
根据接收的入队请求在缓存中申请所述入队数据的缓存地址,并将入队数据存入已申请的缓存地址中。
4.根据权利要求1-3中任一项所述的方法,其特征在于,所述交替使用N组指针在队列链表中指示N个队列包括:
在N个芯片时钟周期内交替使用N组指针在队列链表中指示N个队列。
5.根据权利要求1-4中任一项所述的方法,其特征在于,所述数据为信元或信元的描述符。
6.一种队列管理中的数据出队装置,其特征在于,包括:
处理单元,用于交替使用N组指针在队列链表中指示N个队列,所述N个队列中的每个队列包括多个有顺序的节点,所述N个队列中的每个节点对应一个缓存地址,所述N组指针中的每组指针包括头指针和尾指针,所述头指针用于指示队列头节点,所述尾指针用于指示队列尾节点;
输出单元,用于根据所述队列尾节点对应的缓存地址在缓存中读出出队数据,并输出所述出队数据;
N为大于等于2的正整数;
所述处理单元,还用于将入队数据存入所述缓存中,并按照入队数据的缓存地址在当前队列中创建节点,并使用当前组指针中的当前尾指针指示所创建的节点,所述当前组指针中的当前头指针指示当前队列的队列头节点。
7.根据权利要求6所述的装置,其特征在于,所述处理单元,还用于通过指针数目寄存器对当前组指针进行标识。
8.根据权利要求6或7所述的装置,其特征在于,所述处理单元,还用于根据接收的入队请求在缓存中申请所述入队数据的缓存地址,并将入队数据存入已申请的缓存地址中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110424225.6A CN102437929B (zh) | 2011-12-16 | 2011-12-16 | 队列管理中的数据出队方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110424225.6A CN102437929B (zh) | 2011-12-16 | 2011-12-16 | 队列管理中的数据出队方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102437929A CN102437929A (zh) | 2012-05-02 |
CN102437929B true CN102437929B (zh) | 2014-05-07 |
Family
ID=45985813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110424225.6A Active CN102437929B (zh) | 2011-12-16 | 2011-12-16 | 队列管理中的数据出队方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102437929B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103914341B (zh) * | 2013-01-06 | 2018-09-25 | 中兴通讯股份有限公司 | 数据队列出队管控方法和装置 |
CN104424123B (zh) * | 2013-09-10 | 2018-03-06 | 中国石油化工股份有限公司 | 一种无锁数据缓冲区及其使用方法 |
CN103685067B (zh) * | 2013-11-26 | 2018-03-06 | 上海斐讯数据通信技术有限公司 | 一种动态切换egress端口队列调度模式的方法及装置 |
US10484311B2 (en) * | 2015-03-31 | 2019-11-19 | Cavium, Llc | Method and apparatus for using multiple linked memory lists |
CN105162724B (zh) | 2015-07-30 | 2018-06-26 | 华为技术有限公司 | 一种数据入队与出队方法及队列管理单元 |
CN106209681B (zh) * | 2016-06-28 | 2019-05-10 | 华为技术有限公司 | 一种队列管理方法和装置 |
CN106375249B (zh) * | 2016-09-22 | 2019-10-01 | 盛科网络(苏州)有限公司 | 交换芯片的控制方法及控制系统 |
CN108632171B (zh) * | 2017-09-07 | 2020-03-31 | 视联动力信息技术股份有限公司 | 一种基于视联网的数据处理方法和装置 |
US10489056B2 (en) | 2017-11-09 | 2019-11-26 | Nvidia Corporation | Queue manager for streaming multiprocessor systems |
CN111522643B (zh) * | 2020-04-22 | 2024-06-25 | 杭州迪普科技股份有限公司 | 基于fpga的多队列调度方法、装置、计算机设备及存储介质 |
CN113420191B (zh) * | 2020-12-17 | 2024-07-05 | 阿里巴巴集团控股有限公司 | 数据存储方法和装置、数据查询方法和装置、数据结构、电子设备及计算机可读存储介质 |
CN117908968A (zh) * | 2022-10-11 | 2024-04-19 | 深圳市中兴微电子技术有限公司 | 基于压缩型发射队列的指令发送方法、装置、设备及介质 |
CN115952326B (zh) * | 2023-03-13 | 2023-05-09 | 北京云豹创芯智能科技有限公司 | 一种链表式数据结构及其数据处理方法、存储介质、电子设备 |
CN117424865B (zh) * | 2023-12-18 | 2024-07-30 | 南京华芯科晟技术有限公司 | 报文地址管理装置、网络处理芯片、报文读取及存储方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411211A (zh) * | 2002-04-17 | 2003-04-16 | 华为技术有限公司 | 以太网交换芯片输出队列管理调度方法和装置 |
CN101499956A (zh) * | 2008-01-31 | 2009-08-05 | 中兴通讯股份有限公司 | 分级缓冲区管理系统及方法 |
CN101594302A (zh) * | 2009-07-01 | 2009-12-02 | 华为技术有限公司 | 数据出队的方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030056073A1 (en) * | 2001-09-18 | 2003-03-20 | Terachip, Inc. | Queue management method and system for a shared memory switch |
US7346067B2 (en) * | 2001-11-16 | 2008-03-18 | Force 10 Networks, Inc. | High efficiency data buffering in a computer network device |
-
2011
- 2011-12-16 CN CN201110424225.6A patent/CN102437929B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411211A (zh) * | 2002-04-17 | 2003-04-16 | 华为技术有限公司 | 以太网交换芯片输出队列管理调度方法和装置 |
CN101499956A (zh) * | 2008-01-31 | 2009-08-05 | 中兴通讯股份有限公司 | 分级缓冲区管理系统及方法 |
CN101594302A (zh) * | 2009-07-01 | 2009-12-02 | 华为技术有限公司 | 数据出队的方法及装置 |
Non-Patent Citations (1)
Title |
---|
任志国等.循环多队列的顺序存储和算法实现.《甘肃联合大学学报(自然科学版)》.2010,第24卷(第4期),第55-56页. * |
Also Published As
Publication number | Publication date |
---|---|
CN102437929A (zh) | 2012-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102437929B (zh) | 队列管理中的数据出队方法及装置 | |
JP5566899B2 (ja) | メモリにアクセスするシステム及び方法 | |
US10740006B2 (en) | System and method for enabling high read rates to data element lists | |
CN101605100B (zh) | 队列存储空间的管理方法和设备 | |
CN110737536B (zh) | 一种基于共享内存的消息存储方法和消息读取方法 | |
CN103019810A (zh) | 具有不同执行优先级的计算任务的调度和管理 | |
CN101635682B (zh) | 一种存储管理的方法和系统 | |
US9785367B2 (en) | System and method for enabling high read rates to data element lists | |
CN114827048B (zh) | 一种动态可配高性能队列调度方法、系统、处理器及协议 | |
CN109582613A (zh) | 用于存储器访问和调度的系统、方法和装置 | |
US7500031B2 (en) | Ring-based cache coherent bus | |
CN109144749A (zh) | 一种使用处理器实现多处理器间通信的方法 | |
CN105550131B (zh) | 一种基于有限状态机和arinc659总线的接口数据处理系统及方法 | |
US20050066135A1 (en) | Memory control apparatus and memory control method | |
CN101661429A (zh) | 一种统计信息的存储方法及设备 | |
CN101848150A (zh) | 维护多播计数器的计数值的方法及装置 | |
KR100676982B1 (ko) | 데이터 처리 장치 및 방법과 컴퓨터 판독 가능 저장 매체 | |
CN104142802A (zh) | 存储器控制设备和方法 | |
CN102073539B (zh) | 队列请求处理方法和装置 | |
JP2003015968A (ja) | バスシミュレータ | |
CN108717402B (zh) | 用于可重构处理系统的存储器和可重构处理系统 | |
US9583158B2 (en) | Method of managing requests for access to memories and data storage system | |
US11296958B2 (en) | Packet capture device and packet capture method | |
CN117538727A (zh) | 面向异构计算的并行故障模拟方法、系统和介质 | |
CN116010121A (zh) | 基于环形链表的多线程消息数据存取方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |