CN106130523A - 用于开关晶体管驱动器的系统和方法 - Google Patents

用于开关晶体管驱动器的系统和方法 Download PDF

Info

Publication number
CN106130523A
CN106130523A CN201610295335.XA CN201610295335A CN106130523A CN 106130523 A CN106130523 A CN 106130523A CN 201610295335 A CN201610295335 A CN 201610295335A CN 106130523 A CN106130523 A CN 106130523A
Authority
CN
China
Prior art keywords
output
circuit
random sequence
switching transistor
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610295335.XA
Other languages
English (en)
Other versions
CN106130523B (zh
Inventor
U.基尔希纳
H.科夫勒
K.诺林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN106130523A publication Critical patent/CN106130523A/zh
Application granted granted Critical
Publication of CN106130523B publication Critical patent/CN106130523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • H03K17/167Soft switching using parallel switching arrangements

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及用于开关晶体管驱动器的系统和方法。根据实施例,一种驱动开关晶体管的方法包括接收激活信号用于开关晶体管并生成随机值序列。在接收到激活信号时,用基于随机值序列的随机值的驱动强度来驱动开关晶体管的控制节点。

Description

用于开关晶体管驱动器的系统和方法
技术领域
本公开一般地涉及电子器件,并且更特别地涉及用于开关晶体管驱动器的系统和方法。
背景技术
电源系统在从计算机到汽车的许多电子应用中是普遍的。一般地,通过经由操作装载有电感器或变压器的开关来执行DC-DC、DC-AC和/或AC-DC转换而生成电源系统内的电压。此类系统的一个类别包括开关式电源(SMPS)。
SMPS通常包括至少一个开关和电感器或变压器。一些特定的拓扑尤其包括降压转换器、升压转换器以及逆向变换器。一般地使用控制电路来打开和闭合开关以使电感器充电和放电。在一些应用中,经由反馈回路来控制供应给负载的电流和/或供应给负载的电压。
一般地,SMPS的效率随着开关的速度增加而提高,因为开关损耗减少。因此,SMPS已经利用更高级的功率半导体部件,诸如超结金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT),以增加SMPS中的开关速度。这些高级功率半导体部件由于低的内部寄生电容和高开关速度而具有非常低的开关损耗。然而,高开关速度的副作用中的一个是增加的电磁发射,这提出关于设计即功率高效又符合相关电磁干扰(EMI)标准和要求的SMPS的挑战。
发明内容
根据实施例,一种驱动开关晶体管的方法包括接收激活信号用于开关晶体管以及生成随机值序列。在接收到激活信号时,用基于随机值序列的随机值的驱动强度来驱动开关晶体管的控制节点。
附图说明
为了更全面理解本发明及其优点,现在对结合附图进行的以下描述进行参考,在所述附图中:
图1图示出常规开关晶体管驱动系统;
图2a和2b图示出其中改变输出阻抗的实施例开关晶体管驱动系统;
图3a-3b图示出供在实施例开关晶体管驱动系统中使用的实施例随机信号发生器的示意图;
图4图示出其中改变输出电压的实施例开关晶体管驱动系统;
图5图示出其中改变输出电流的实施例开关晶体管驱动系统;以及
图6图示出实施例方法的框图。
不同图中的相应数字和符号一般地指代相应部分,除非另外指示。附图被绘制以清楚地图示出优选实施例的相关方面且不一定被绘制成比例。为了更清楚地图示出某些实施例,指示同一结构、材料或过程步骤的变化的字母可遵循图号。
具体实施方式
下面详细地讨论目前优选实施例的制作和使用。然而,应领会到的是本发明提供可以在多种特定情境下体现的许多适用发明概念。所讨论的特定实施例仅仅说明了制作和使用本发明的特定方式,而未限制本发明的范围。
将关于用于开关晶体管驱动器的特定情境、系统和方法中的优选实施例来描述本发明。本发明的实施例也可应用于其它电路,其包括但不限于开关式电源、马达控制系统、通信系统以及由于开关电路而潜在地产生杂散发射的其它电路。
在本发明的实施例中,使用可变强度驱动电路来操作开关晶体管驱动器,可变强度驱动电路的驱动强度根据随机和/或伪随机序列而改变。通过改变开关晶体管驱动器的驱动强度,从开关循环到开关循环调制开关斜率的陡度,从而使电磁发射(EMI)的频谱中的尖峰衰减。
在各种实施例中,可由栅极驱动电路独立于由控制单元提供的选通信号而执行调制驱动电路的强度。这使得能够在不必替换其它系统部件的情况下通过栅极驱动器的“即插即用”替换来实现现有应用中的EMI的改善。在其它示例中,可将实施例系统和方法与使杂散发射衰减的其它已知系统和方法组合。
图1图示出包括驱动IGBT开关晶体管112的栅极驱动电路101的示例性开关晶体管驱动系统100。如所示,栅极驱动电路101包括由缓冲器102驱动的晶体管108和由反相缓冲器104驱动的晶体管110。栅极驱动电路101的输出经由串联电阻器Rs耦合到晶体管112。在操作期间,输入信号被分别驱动晶体管108和110的栅极的缓冲器102和104缓冲。随着输入(INPUT)节点处的信号变为高,缓冲器102的输出也变为高,这驱动晶体管108的栅极。随着晶体管108接通,晶体管112的栅极变为高并经由栅极电阻器Rs接通晶体管112。当输入节点处的信号变为低时,缓冲器102的输出变为低并关闭晶体管108,同时反相缓冲器104的输出变为高并接通晶体管110。随着晶体管110接通,晶体管112的栅极通过电阻器Rs放电并关闭晶体管112。在晶体管112的接通和关断期间,由晶体管112的器件电容的周期性快速充电和放电而引起的陡峭瞬变现象可引起EMI。
在过去,通过调制开关信号本身的开关频率和/或占空比来解决由开关产生的EMI。通过这样做,基频及其边带的杂散功率遍布在更宽的频带,从而使杂散信号的峰值量值衰减。
在本发明的实施例中,通过随机地和/或伪随机地调整开关晶体管驱动系统的驱动强度来使杂散发射衰减。图2a图示出实施例开关晶体管驱动系统200,其通过例如在逐个循环的基础上调整驱动器的输出阻抗来调整实施例开关晶体管驱动系统200的驱动强度。如所示,开关晶体管驱动系统200包括随机信号发生器202,随机信号发生器202随机地激活经由相应缓冲器204_1至204_n的n个高侧晶体管208_1至208_n和经由相应缓冲器206_1至206_n的n个低侧晶体管210_1至210_n中的一个或多个。在实施例中,使用NMOS晶体管来实现n个高侧晶体管208_1至208_n和n个低侧晶体管。替换地,可使用其它晶体管类型,例如,PMOS晶体管、NPN双极晶体管以及PNP双极晶体管或其任何组合。应理解的是可修改实施例控制逻辑,以便驱动此类替换实施例的晶体管。例如,可使用PMOS晶体管来实现高侧晶体管,或者可使用一起工作的PMOS和NMOS晶体管的组合来实现高侧开关。在此类实施例中,用来激活高侧PMOS晶体管的信号相对于用来激活高侧NMOS器件的信号是反相的。
在实施例中,输出引脚输出1和输出2处的开关晶体管驱动系统220的输出阻抗与所选的高侧和低侧晶体管的数目成反比。通过在逐个循环的基础上修改输出晶体管的选择,开关晶体管驱动系统200的输出处的变化用于使频率响应中的杂散峰值衰减。在实施例中,开关晶体管驱动系统200可包括任何数目的随机选择晶体管输出级。在一些实施例中,通过将相应晶体管关闭而将取消选择的晶体管级完全去激活。例如,当晶体管208_1和210_1未被选择时,两个晶体管都被关闭。
如所示,高侧晶体管208_1至208_n以及低侧晶体管210_1至210_n中的每一个可分别经由高侧控制信号A1H至AnH和低侧控制信号A1L至AnL分离地且独立地寻址。在一些实施例中,随机地相互独立选择各种高侧和低侧晶体管。在其它实施例中,由随机信号发生器202来选择晶体管对。
开关晶体管驱动系统200包括集成电路222,在集成电路222上设置各种驱动元件,以及经由电阻器Rs耦合到IGBT开关晶体管212。替换地,可使用诸如功率MOSFET和双极晶体管之类的基于半导体的开关的其它晶体管类型来实现晶体管212。如所示,引脚输出1和输出2在集成电路222外部被连接在一起。在替换实施例中,可实现诸如在输出1处具有一个电阻器且在输出2处具有另一电阻器的其它外部连接配置。
图2b图示出包括经由电阻器Rs1、Rs2和Rs3耦合到IGBT开关晶体管244的集成电路232的开关晶体管驱动系统230。集成电路232包括随机信号发生器202,随机信号发生器202被配置成经由缓冲器234_1至234_n来驱动高侧晶体管238_1至238_n并经由反相缓冲器236_1至236_n来驱动低侧晶体管240_1至240_n。如所示,晶体管238_1至238_n和240_1至240_n被成对地布置。例如,高侧晶体管238_1经由电阻器Rs1耦合到低侧晶体管240_1以驱动晶体管244,高侧晶体管238_2经由电阻器Rs2耦合到低侧晶体管240_2以驱动晶体管244,并且高侧晶体管238_n经由电阻器RSn耦合到低侧晶体管240_n以驱动晶体管244。应理解的是n可以是任何数目(二或更大),并且集成电路232可被配置成支持任何数目的开关晶体管。如所示,可使用分离的高侧控制信号A1H至AnH和低侧控制信号A1L至AnL来独立地控制每对晶体管的每个晶体管,如关于图2b描述的那样。
在一些实施例中,通过将相应晶体管关闭而将取消选择的晶体管级完全去激活。例如,当晶体管238_1和240_1未被选择时,两个晶体管都经由控制信号A1H和A1L被关闭,从而将各晶体管对输出置于高阻抗状态。在一些实施例中,一旦针对高侧和低侧晶体管执行了全开关循环,则随机信号发生器的输出被设置成已知状态以便将驱动的晶体管保持在安全的全开或关状态下。该已知状态可在门信号停止转变之后的固定时间被激活和/或可基于电压反馈、电流反馈、电荷反馈或其组合被激活。
图3a图示出可用来实现上述图2a和2b中示出的随机信号发生器202的实施例随机信号发生器300。如所示,实施例随机信号发生器300包括产生m位随机数的随机数发生器302。该m位随机数被映射到一组高侧激活输出P1H至PnH和低侧激活输出P1L至PnL,其被用来在输入门信号被激活时确定哪些晶体管输出级被激活。在一些实施例中,随机数发生器302在门信号的每次转变时产生新的随机值。在替换实施例中,由随机数发生器302基于可选时钟信号CLK的状态产生新的随机值。
如所示,与(AND)门306_1H至306_nH产生选择信号A1H至AnH,并且反相器307_1至307_n连同与门306_1L至306_nL产生选择信号A1L至AnL,其被用来选择并激活图2a和2b中示出的各种晶体管输出级。应理解的是图3a的实施例仅仅是可用来产生选择信号A1H至AnH和A1L至AnL的许多可能电路的一个示例。在替换实施例中,可使用产生类似功能的其它电路。例如,可使用其它形式的映射逻辑来实现查找表304。类似地,可使用其它电路和/或逻辑功能来实现图3a中示出的各种逻辑门。例如,在一些实施例中,可使用单个反相器来替换反相器307_1至307_n。
图3b图示出可用来实现图3a中示出的随机数发生器302的示例线性反馈移位寄存器360。如所示,线性反馈移位寄存器360采用包括使用具有输出D0至D15的d型触发器320至335实现的16位移位寄存器的斐波纳契(Fibonacci)线性反馈移位寄存器的形式。对应于输出D10、D12、D13和D15的寄存器330、332、333和335的输出分别经由异或门340、342和344被反馈到第一寄存器320。因此,线性反馈移位寄存器360实现以下多项式:
应领会到的是,图3b中图示的线性反馈移位寄存器360仅仅是可用来实现实施例随机数发生器320的许多线性反馈移位寄存器结构中的一个。可使用其它线性反馈结构,包括但不限于伽罗瓦(Galois)线性反馈移位寄存器。此外,可使用除16位之外的其它位长来实现实施例线性反馈移位寄存器和/或可使用如上所述的其它多项式来实现实施例线性反馈移位寄存器。在一些实施例中,耦合到各种寄存器的时钟信号CLK可基于图3a中示出的门信号的状态。
在另一实施例中,可使用除基于线性反馈移位寄存器的随机数发生器之外的其它随机数发生器电路,包括但不限于基于熵(热噪声、散粒噪声、雪崩噪声、放射性衰变等)的物理源和用软件和/或硬件实现的随机数算法的硬件发生器。
根据另一实施例,可通过随机地调整施加于驱动晶体管的驱动电压来改变驱动信号的强度。如图4中图示的,根据驱动系统400中的随机信号发生器402的输出来改变提供给高侧晶体管412和低侧晶体管416的电源电压。如所示,高侧晶体管412的输出经由电阻器Rs2耦合到IGBT开关晶体管450,并且低侧晶体管416的输出经由电阻器Rs1耦合到IGBT开关晶体管450。在实施例中,随机信号发生器402的输出被施加于数模转换器(DAC)404和408的输入,数模转换器404和408的输出电压分别被基于运算放大器的单位增益缓冲器406和410缓冲。可使用本领域中已知的标准DAC电路来实现DAC 404和408。替换地,可根据特定实施例及其规范来使用其它DAC电路和/或其它位分辨率。可使用本领域中已知的各种运算放大器电路来实现缓冲器406和410。替换地,还可使用并未利用运算放大器的非单位增益体系结构和/或缓冲电路。在一些实施例中,一旦针对高侧和低侧晶体管执行了全开关循环,则随机信号发生器的输出被设置成已知状态以便将驱动的晶体管保持在安全的全开或关状态。该已知状态可在门信号停止转变之后的固定时间被激活和/或可基于电压反馈、电流反馈、电荷反馈或其组合被激活。
在另一实施例中,可通过随机地调整施加于开关晶体管的栅极的电流驱动来改变驱动信号的强度。如图5中图示的,根据随机信号发生器432的输出而改变提供给高侧晶体管438和低侧晶体管446的电流。如所示,高侧晶体管438的输出经由电阻器Rs2耦合到IGBT开关晶体管452,并且低侧晶体管446的输出经由电阻器Rs1耦合到IGBT开关晶体管452。在实施例中,随机信号发生器402的输出被施加于数模转换器(DAC)434的输入,并且数模转换器(DAC)434的输出电压使用包括输出晶体管438、电阻器440和运算放大器436的反馈电路被转换成相应驱动电流。在实施例中,DAC 434的输出电压经由运算放大器436和高侧输出晶体管438被施加于电阻器440。运算放大器436的增益有效地迫使运算放大器436的负输入端子的电压与运算放大器436的正输入端子的电压基本上匹配。因此,在调整DAC 434的输出电压时,调整跨电阻器440的电压,从而改变流过晶体管438的电流。类似地,随机信号发生器432的另一输出被耦合到DAC 442的输入,DAC 442向包括运算放大器444、低侧输出晶体管446和电阻器448的反馈电路施加DAC 442的输出电压。
在操作期间,高侧门信号Gate_HS促使随机信号发生器432输出施加于DAC 434的随机值。DAC 434的输出然后使用运算放大器436、输出晶体管438和电阻器440被转换成驱动电流。类似地,低侧门信号Gate_LS促使随机信号发生器432输出施加于DAC 442的随机值。DAC 442的输出然后使用运算放大器444、输出晶体管446和电阻器448被转换成驱动电流。在本发明的替换实施例中,可使用其它电路。例如,在一个实施例中,直接地使用电流DAC(IDAC)来产生输出输出1和输出2处的驱动电流。在一些实施例中,一旦针对高侧和低侧晶体管执行了全开关循环,则随机信号发生器的输出被设置成已知状态以便将驱动的晶体管保持在安全的全开或关状态。该已知状态可在门信号停止转变之后的固定时间被激活和/或可基于电压反馈、电流反馈、电荷反馈或其组合被激活。
图6图示出驱动开关晶体管的实施例方法的框图500。在步骤502中,接收激活信号用于开关晶体管,并且在步骤504中生成随机值序列。在一些实施例中,可在接收到激活信号时生成或者可使用独立时钟来生成随机值序列的每个随机值。最后,在步骤506中,使用基于随机值序列的随机值的驱动强度来驱动开关晶体管的控制节点。如在本文中关于实施例所讨论的,可例如通过修改开关晶体管驱动器的输出阻抗、驱动电压或驱动电流来改变驱动强度。
可将实施例系统和方法与使杂散发射衰减的其它已知系统和方法组合。例如,可使用用于减少杂散发射的常规系统和方法来调制用来触发实施例电路和系统的门信号的相位、频率和/或占空比。在一个示例中,调制开关信号的频率。通过进一步以随机方式修改驱动信号的驱动强度,如上所述,可进一步减少杂散发射。
根据各种实施例,可将电路或系统配置成凭借在系统上安装的在操作中促使系统执行动作的硬件、软件、固件或其组合来执行特定操作或动作。一个一般方面包括驱动开关晶体管的方法,该方法包括接收激活信号用于开关晶体管以及生成随机值序列。在接收到激活信号时,用基于随机值序列的随机值的驱动强度来驱动开关晶体管的控制节点。本方面的其它实施例包括被配置成执行方法的各种动作的相应电路和系统。
实施方式可包括以下特征中的一个或多个。其中驱动开关晶体管的控制节点的方法包括用驱动电路来驱动开关晶体管的控制节点;并且该方法还包括根据随机值序列的随机值来调整驱动电路。其中调整驱动电路的方法包括调整驱动电路的输出阻抗。用基于随机值序列的随机值的驱动强度来驱动开关晶体管的控制节点可被配置成使电磁干扰(EMI)的频谱中的峰值衰减。
在一些实施例中,调整驱动电路的输出阻抗包括选择性地激活多个并行输出驱动器的子集,使得子集中的输出驱动器的数目基于随机值序列的随机值。在另一实施例中,选择性地激活多个并行输出驱动器的子集包括向查找表的输入施加随机值并基于查找表的输出来确定所述多个并行输出驱动器的子集。调整驱动电路可包括根据随机值序列的随机值来调整驱动电路的输出电压。
在实施例中,驱动开关晶体管的控制节点包括经由至少一个电阻器向开关晶体管的控制节点施加调整的输出电压。调整输出电压可包括向数模转换器的输入施加随机值,以及将数模转换器的输出耦合到开关晶体管的控制节点。在各种实施例中,调整驱动电路包括调整驱动电路的输出电流。在实施例中,生成随机值序列包括使用线性反馈移位寄存器。所描述的技术的实施方式可包括硬件、方法或过程或者计算机可访问介质上的计算机软件。
另一一般方面包括电路,该电路具有被配置成产生随机值序列的随机序列电路和具有被配置成耦合到开关晶体管的控制节点的输出的可调整驱动电路。该可调整驱动电路被配置成在接收到激活信号时产生驱动信号,其中,驱动信号具有基于随机值序列的随机值的驱动强度。本方面的其它实施例包括被配置成执行方法的各种动作的相应电路和系统。
实施方式可包括以下特征中的一个或多个。电路还包括被耦合到可调整驱动电路的输出的开关晶体管。电路还包括耦合在可调整驱动电路的输出与开关晶体管的控制节点之间的电阻器。电路,在该电路中将随机序列电路和可调整驱动电路设置在半导体衬底上。电路,在该电路中可调整驱动电路具有基于随机值的输出阻抗。
在一些实施例中,可调整驱动电路具有基于随机值的输出电压,而在其它实施例中,可调整驱动电路具有基于随机值的输出电流。在一些实施例中,随机序列电路包括多个激活输出,以及随机序列电路被配置成基于随机值来确定所述多个激活输出的子集并激活所述多个激活输出的子集。该随机序列电路可包括线性反馈移位寄存器。
可调整驱动电路可包括具有被耦合到多个激活输出的相应输入的多个输出驱动器。在一些实施例中,多个输出驱动器被并联耦合。所述多个输出驱动器中的每一个可包括高侧驱动和低侧驱动器,其中,高侧驱动器的输出被耦合到低侧驱动器的输出。所描述的技术的实施方式可包括硬件、方法或过程或者计算机可访问介质上的计算机软件。
另一一般方面包括集成电路,该集成电路包括伪随机序列发生器、被配置成耦合到外部开关晶体管的多个输出驱动器以及逻辑电路,该逻辑电路具有被耦合到伪随机序列发生器的输出的输入和被耦合到所述多个输出驱动器的输出。该逻辑电路被配置成在接收到激活信号时基于伪随机序列发生器的输出而激活所述多个输出驱动器的子集。本方面的其它实施例包括被配置成执行方法的各种动作的相应电路和系统。
实施方式可包括以下特征中的一个或多个。集成电路,在该集成电路中多个输出驱动器被并联地耦合。集成电路,在该集成电路中所述多个输出驱动器中的每一个包括高侧驱动和低侧驱动器,使得高侧驱动器的输出被耦合到低侧驱动器的输出。在一些实施例中,伪随机序列发生器包括线性反馈移位寄存器,线性反馈移位寄存器后面是查找表。所描述的技术的实施方式可包括硬件、方法或过程或者计算机可访问介质上的计算机软件。
一些实施例的优点包括下述能力:从循环到循环调制开关斜率的陡度,以便在不必调制开关信号的频率和/或占空比的情况下使电磁发射的频谱中的尖峰衰减。此外,在其中调制驱动强度的一些实施例中可省略用来调制频率和/或占空比以便减少杂散发射的电路。在各种实施例中,可在同时限制电磁发射时保持由于快速开关斜率而引起的较高功率效率。
另一优点包括下述能力:独立于由控制单元提供的选通信号而调制驱动电路的强度,从而使得能够在不必替换其它系统部件的情况下经由栅极驱动器的“即插即用”替换来实现EMI改进。一些实施例的另一优点包括下述能力:在基本上不影响开关频率和占空比的情况下使频谱中的尖峰衰减。
在一个或多个示例中,可至少部分地用硬件,诸如特定硬件部件或处理器来实现本文所述的功能。更一般地,可用硬件、处理器、软件、固件或其任何组合来实现技术。如果用软件实现,则功能可被存储在计算机可读介质上或者通过作为计算机可读介质上的一个或多个指令或代码而被发射并被基于硬件的处理单元执行。计算机可读介质可包括计算机可读存储介质,其对应于诸如数据存储介质之类的有形介质或者包括促进例如根据通信协议将计算机程序从一地传递到另一地的任何介质的通信介质。以这种方式,计算机可读介质一般地可对应于(1)有形计算机可读存储介质,其是非暂时的,或者(2)通信介质,诸如信号或载波。数据存储介质可以是可以被一个或多个计算机或一个或多个处理器访问以检索用于实现本公开中所述的技术的指令、代码和/或数据结构的任何可用介质。计算机程序产品可包括计算机可读介质。
通过示例而非限制的方式,此类计算机可读存储介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘储存、磁盘储存或其它磁存储器件、闪速存储器或者可以用来以指令或数据结构的形式存储期望的程序代码且可以被计算机访问的任何其它介质。另外,将任何连接适当地称为计算机可读介质,即计算机可读传输介质。例如,如果使用同轴电缆、光纤电缆、扭绞线对、数字用户线 (DSL)或诸如红外线、无线电以及微波之类的无线技术从网站、服务器或其它远程源发射指令,则在介质的定义中包括同轴电缆、光纤电缆、扭绞线对、DSL或诸如红外线、无线电和微波之类的无线技术。然而,应理解的是计算机可读存储介质和数据存储介质不包括连接、载波、信号或其它暂态介质,而是替代地针对非暂态、有形存储介质。如本文所使用的磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多用盘(DVD)、软盘和蓝光光盘,其中,磁盘通常磁性地再现数据,而光盘用激光光学地再现数据。以上的组合也应被包括在计算机可读介质的范围内。
指令可被一个或多个处理器,诸如一个或多个中央处理单元(CPU)、数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)或其它等价集成或分立逻辑电路执行。因此,如本文所使用的术语“处理器”可指代任何前述结构或适合于实现本文所描述的技术的任何其它结构。另外,在一些方面,可在被配置成用于编码和解码或者结合在组合编解码器中的专用硬件和/或软件模块内提供本文所述的功能。另外,技术可完全在一个或多个电路或逻辑元件中实现。
本公开的技术可在多种设备或装置(包括无线手机、集成电路(IC)或一组IC(例如,芯片组))中实现。在本公开中描述了各种部件、模块或单元以强调被配置成执行公开技术的设备的功能方面,但不一定要求通过不同的硬件单元来实现。相反地,如上所述,可将各种单元组合在单个硬件单元中,或者通过互操作硬件单元的集合(包括如上所述的一个或多个处理器)与适当的软件和/或固件相结合来提供各种单元。
虽然已参考说明性实施例描述了本发明,但本描述并不意图在限制性意义上进行解释。说明性实施例的各种修改和组合以及本发明的其它实施例在参考本描述时对于本领域的技术人员而言将是显而易见的。

Claims (27)

1.一种驱动开关晶体管的方法,所述方法包括:
接收激活信号用于开关晶体管;
生成随机值序列;以及
在接收到激活信号时,用基于随机值序列的随机值的驱动强度来驱动开关晶体管的控制节点。
2.权利要求1的方法,其中:
驱动开关晶体管的控制节点包括用驱动电路来驱动开关晶体管的控制节点;以及
所述方法还包括根据随机值序列的随机值来调整驱动电路。
3.权利要求2的方法,其中,调整驱动电路包括调整驱动电路的输出阻抗。
4.权利要求3的方法,其中,调整驱动电路的输出阻抗包括选择性地激活多个并行输出驱动器的子集,其中,子集中的输出驱动器的数目基于随机值序列的随机值。
5.权利要求4的方法,其中,选择性地激活多个并行输出驱动器的子集包括向查找表的输入施加随机值并基于查找表的输出来确定所述多个并行输出驱动器的子集。
6.权利要求2的方法,其中,调整驱动电路包括根据随机值序列的随机值来调整驱动电路的输出电压。
7.根据权利要求6所述的方法,其中,驱动开关晶体管的控制节点包括经由至少一个电阻器向开关晶体管的控制节点施加调整的输出电压。
8.权利要求6的方法,其中,调整输出电压包括向数模转换器的输入施加随机值,并将数模转换器的输出耦合到开关晶体管的控制节点。
9.权利要求2的方法,其中,调整驱动电路包括调整驱动电路的输出电流。
10.权利要求1的方法,其中,生成随机值序列包括使用线性反馈移位寄存器。
11.权利要求1的方法,其中,用基于随机值序列的随机值的驱动强度来驱动开关晶体管的控制节点被配置成使电磁干扰(EMI)的频谱中的峰值衰减。
12.一种电路,包括:
随机序列电路,被配置成产生随机值序列;以及
可调整驱动电路,具有被配置成耦合到开关晶体管的控制节点的输出,所述可调整驱动电路被配置成在接收到激活信号时产生驱动信号,其中,驱动信号具有基于随机值序列的随机值的驱动强度。
13.权利要求12的电路,还包括耦合到可调整驱动电路的输出的开关晶体管。
14.权利要求13的电路,还包括耦合在可调整驱动电路的输出与开关晶体管的控制节点之间的电阻器。
15.权利要求12的电路,其中,所述随机序列电路和所述可调整驱动电路被设置在半导体衬底上。
16.权利要求12的电路,其中,所述可调整驱动电路具有基于随机值的输出阻抗。
17.权利要求12的电路,其中,所述可调整驱动电路具有基于随机值的输出电压。
18.权利要求12的电路,其中,所述可调整驱动电路具有基于随机值的输出电流。
19.权利要求12的电路,其中
所述随机序列电路包括多个激活输出;以及
所述随机序列电路被配置成基于随机值来确定所述多个激活输出的子集,并激活所述多个激活输出的子集。
20.权利要求19的电路,其中,所述可调整驱动电路包括具有被耦合到所述多个激活输出的相应输入的多个输出驱动器。
21.权利要求20的电路,其中,所述多个输出驱动器被并联地耦合。
22.权利要求20的电路,其中,所述多个输出驱动器中的每一个包括高侧驱动和低侧驱动器,其中,高侧驱动器的输出被耦合到低侧驱动器的输出。
23.权利要求12的电路,其中,所述随机序列电路包括线性反馈移位寄存器。
24.一种集成电路,包括:
伪随机序列发生器;
多个输出驱动器,被配置成耦合到外部开关晶体管;以及
逻辑电路,具有被耦合到伪随机序列发生器的输出的输入和被耦合到多个输出驱动器的输出,所述逻辑电路被配置成在接收到激活信号时基于伪随机序列发生器的输出而激活所述多个输出驱动器的子集。
25.权利要求24的集成电路,其中,所述多个输出驱动器被并联地耦合。
26.权利要求24的集成电路,其中,所述多个输出驱动器中的每一个包括高侧驱动和低侧驱动器,其中,高侧驱动器的输出被耦合到低侧驱动器的输出。
27.权利要求24的集成电路,其中,所述伪随机序列发生器包括线性反馈移位寄存器,线性反馈移位寄存器后面是查找表。
CN201610295335.XA 2015-05-07 2016-05-06 用于开关晶体管驱动器的系统和方法 Active CN106130523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/706,593 US9793890B2 (en) 2015-05-07 2015-05-07 System and method for a switch transistor driver
US14/706593 2015-05-07

Publications (2)

Publication Number Publication Date
CN106130523A true CN106130523A (zh) 2016-11-16
CN106130523B CN106130523B (zh) 2019-07-16

Family

ID=57179114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610295335.XA Active CN106130523B (zh) 2015-05-07 2016-05-06 用于开关晶体管驱动器的系统和方法

Country Status (3)

Country Link
US (2) US9793890B2 (zh)
CN (1) CN106130523B (zh)
DE (1) DE102016108175A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10277268B2 (en) * 2017-06-02 2019-04-30 Psemi Corporation Method and apparatus for switching of shunt and through switches of a transceiver
EP3618278A1 (de) * 2018-08-28 2020-03-04 Siemens Aktiengesellschaft Betreiben eines bipolartransistors mit isolierter gate-elektrode
KR20200025880A (ko) 2018-08-31 2020-03-10 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
US11362646B1 (en) 2020-12-04 2022-06-14 Skyworks Solutions, Inc. Variable current drive for isolated gate drivers
US20220182004A1 (en) * 2020-12-06 2022-06-09 Skyworks Solutions, Inc. Updating control parameters of a gate driver during operation
US11641197B2 (en) 2021-04-28 2023-05-02 Skyworks Solutions, Inc. Gate driver output protection circuit
US20230043119A1 (en) * 2021-08-06 2023-02-09 Richtek Technology Corporation Low emi driver apparatus
WO2023209966A1 (ja) * 2022-04-28 2023-11-02 国立大学法人東京大学 ゲート駆動装置、および、ゲート駆動システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628422A (zh) * 2002-02-04 2005-06-15 Xemi公司 降低电磁干扰辐射的方法和系统
US20070290894A1 (en) * 2006-06-15 2007-12-20 Ng Wai T Circuit and method for reducing electromagnetic interference
WO2012134964A2 (en) * 2011-03-25 2012-10-04 Skyworks Solutions, Inc. Variable frequency circuit controller
CN103973277A (zh) * 2013-02-05 2014-08-06 通用电气公司 绝缘栅双极型晶体管的短路保护电路和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4739344B2 (ja) * 2004-10-28 2011-08-03 アギア システムズ インコーポレーテッド 記録ドライバ電流を制御するための方法および装置
GB0617990D0 (en) * 2006-09-13 2006-10-18 Palmer Patrick R Control of power semiconductor devices
US8841896B2 (en) 2008-09-05 2014-09-23 Eaton Industries Company Power factor corrected switched mode power supply
US7746123B2 (en) 2008-09-09 2010-06-29 Texas Instruments Incorporated Switching system with reduced EMI
US7843237B2 (en) * 2008-11-17 2010-11-30 Infineon Technologies Austria Ag Circuit arrangement for actuating a transistor
CN101562442B (zh) 2009-03-30 2012-09-19 Bcd半导体制造有限公司 抖频电路及低频三角波发生器
CN101635504B (zh) 2009-08-20 2012-10-10 杭州士兰微电子股份有限公司 频率抖动电路和方法及其在开关电源中的应用
US9065427B2 (en) 2010-09-13 2015-06-23 Nxp B.V. Controller and method for output ripple reduction of a jittering frequency switched mode power supply
US9335972B2 (en) * 2013-11-29 2016-05-10 The Regents Of The University Of Michigan True random number generator
US9699836B2 (en) * 2014-06-18 2017-07-04 Farhad Bahrehmand Multifunctional universal LED driver
US9379699B2 (en) * 2014-11-07 2016-06-28 Balanstring Technology, Llc Switch driver with a low-cost cross-conduction-preventing circuit
US10270364B2 (en) * 2015-01-21 2019-04-23 Ford Global Technologies, Llc Power converter with dead-time variation to disperse distortion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628422A (zh) * 2002-02-04 2005-06-15 Xemi公司 降低电磁干扰辐射的方法和系统
US20070290894A1 (en) * 2006-06-15 2007-12-20 Ng Wai T Circuit and method for reducing electromagnetic interference
WO2012134964A2 (en) * 2011-03-25 2012-10-04 Skyworks Solutions, Inc. Variable frequency circuit controller
CN103973277A (zh) * 2013-02-05 2014-08-06 通用电气公司 绝缘栅双极型晶体管的短路保护电路和方法

Also Published As

Publication number Publication date
US10243553B2 (en) 2019-03-26
US20160329883A1 (en) 2016-11-10
US9793890B2 (en) 2017-10-17
CN106130523B (zh) 2019-07-16
DE102016108175A1 (de) 2016-11-10
US20180034460A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN106130523A (zh) 用于开关晶体管驱动器的系统和方法
CN102223061B (zh) 电压转换器
Ke et al. A tri-slope gate driving GaN DC–DC converter with spurious noise compression and ringing suppression for automotive applications
US20170366079A1 (en) Converter with phase-offset switching
Zhu et al. Kind of high step‐up dc/dc converter using a novel voltage multiplier cell
US8581561B2 (en) DC-DC boost converter circuit with an output stabilization circuit and method for driving the same
US9601999B2 (en) Dynamic switch scaling for switched-mode power converters
Ashraf Gandomi et al. Control strategy applied on double flying capacitor multi‐cell inverter for increasing number of generated voltage levels
US8526640B2 (en) Apparatus and method for switching audio amplification
US20080252236A1 (en) Method and Device Capable of Controlling Soft-start Dynamically
CN102573242B (zh) 一种呼吸灯驱动电路及呼吸灯驱动芯片
JP2022534880A (ja) 複数のディザリングプロファイル信号生成
US20230030111A1 (en) Driver circuitry
US6366067B1 (en) Voltage regulator for reducing EMI
Xian et al. Exact steady‐state analysis in multiple‐input converters applied with diverse time‐sharing switching schemes
Bodetto et al. Modified Ćuk converter for high‐performance power factor correction applications
CN111670536A (zh) 用于控制迟滞电流模式升压转换器的时序的方法、装置和电路
WO2019140215A1 (en) Circuits for three-level buck regulators
CN106664015A (zh) 开关变换器和用于将输入电压变换成输出电压的方法
WO2018047448A1 (ja) 信号生成回路
JP2015046749A (ja) データ処理回路及びそれを用いた制御装置
US11509171B2 (en) Wireless charging pulse generator
Kang et al. A 15-V, 40-kHz class-D gate driver IC with 62% energy recycling rate
Yu et al. Gate‐drive circuit with efficient energy recovery based on DC/DC converter
Kalaiarasu et al. Conducted Electromagnetic Interference Mitigation on Two-Stage Cascaded Boost (TSCB) DC-DC Converter Using FPGA Based DCPWM Technique for EV Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant