CN106126464A - 一种串口加载fpga配置文件的电路 - Google Patents

一种串口加载fpga配置文件的电路 Download PDF

Info

Publication number
CN106126464A
CN106126464A CN201610750201.2A CN201610750201A CN106126464A CN 106126464 A CN106126464 A CN 106126464A CN 201610750201 A CN201610750201 A CN 201610750201A CN 106126464 A CN106126464 A CN 106126464A
Authority
CN
China
Prior art keywords
chip
resistance
fpga
feet
foot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610750201.2A
Other languages
English (en)
Other versions
CN106126464B (zh
Inventor
马俊
刘明
张明
仇志凌
葛文海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING APAITEK TECHNOLOGY Co Ltd
Original Assignee
NANJING APAITEK TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING APAITEK TECHNOLOGY Co Ltd filed Critical NANJING APAITEK TECHNOLOGY Co Ltd
Priority to CN201610750201.2A priority Critical patent/CN106126464B/zh
Publication of CN106126464A publication Critical patent/CN106126464A/zh
Application granted granted Critical
Publication of CN106126464B publication Critical patent/CN106126464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及有源滤波产品内部的串口加载FPGA配置文件的电路，提供一种串口加载FPGA配置文件的电路。包括单片机电路和FPGA电路；所述单片机电路与FPGA电路电连接；单片机电路包括5个电阻分别为R1、R7、R8、R9、R10;一个二位拨码开关U4、一个W25X16芯片U3和一个STM32F103RCT6芯片U1；所述FPGA电路包括一个FPGA芯片U2部分引脚，一个四位拨码开关U5和13个电阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18。该电路烧写方法灵活，方便后期产品的维护和升级。

Description

一种串口加载FPGA配置文件的电路
技术领域
本发明涉及有源滤波产品内部的串口加载FPGA配置文件的电路。
背景技术
加载FPGA配置文件的电路是有源滤波产品中必不可少的一部分，它关系到有源滤波产品能否正常运行。目前常用的加载FPGA配置文件的方法是通过FPGA的AS接口或者JTAG接口来配置FPGA，如图1所示，它利用USB Blaster烧写器将配置文件从计算机中烧写到外部FLASH中，FPGA从外部FLASH中加载配置文件到FPGA内部RAM中，过程中还需要与FPGA专用配置芯片，成本比较高。
而且，目前该产品所在的环境比较严格，更新FPGA程序的方法对产品来说愈发重要，由于常用的烧写方法需要USB Blaster烧写器，这就决定无法轻易地扩展烧写方法，需要一种扩展性更多的FPGA配置文件的电路，其烧写方法灵活。
发明内容
1、所要解决的技术问题：
本发明的目的是提供一种串口加载FPGA配置文件的电路，该电路烧写方法灵活，方便后期产品的维护和升级。
2、技术方案：
本发明采用以下的技术方案：
一种串口加载FPGA配置文件的电路，所述电路与计算机连接，所述电路包括单片机电路和FPGA电路；所述单片机电路与FPGA电路连接，所述单片机通过串口线与电脑连接。本发明中用串口线代替传统的USB Blaster烧写器直接与计算机的USB接口相连，不存在更新的困难，而且利用串口线的形式还可以连接蓝牙或者其他远程通讯。
其中，所述单片机电路包括5个电阻分别为R1、R7、R8、R9、R10;一个二位拨码开关U4、一个W25X16芯片U3和一个STM32F103RCT6芯片U1；STM32F103RCT6芯片U1的60号引脚接拨码开关U4的1号脚，STM32F103RCT6芯片U1的28号引脚接拨码开关U4的2号脚；电阻R7的一端接3.3V，电阻R7的另一端接拨码开关U4的2号角；电阻R8的一端接3.3V，电阻R8的另一端接拨码开关U4的1号角；电阻R9的一端接拨码开关U4的4号角，电阻R9的另一端接地；电阻R10的一端接拨码开关U4的3号角，电阻R10的另一端接地；W25X16芯片U3的1号脚接STM32F103RCT6芯片U1的16号脚；W25X16芯片U3的2号脚接STM32F103RCT6芯片U1的22号脚；W25X16芯片U3的3号脚接电源3.3V；W25X16芯片U3的4号脚接地；W25X16芯片U3的5号脚接STM32F103RCT6芯片U1的23号脚；W25X16芯片U3的6号脚接STM32F103RCT6芯片U1的21号脚；W25X16芯片U3的7号脚接电源3.3V；W25X16芯片U3的8号角接电源3.3V；电阻R1的一端接W25X16芯片U3的1号脚，另一端接电源3.3V。
所述FPGA电路包括一个FPGA芯片U2部分引脚，一个四位拨码开关U5和13个电阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18；FPGA芯片U2的M17引脚接拨码开关U5的1号脚；FPGA芯片U2的L18引脚接拨码开关U5的2号脚；FPGA芯片U2的L17引脚接拨码开关U5的3号脚；FPGA芯片U2的K20引脚接拨码开关U5的4号脚；FPGA芯片U2的K1脚接STM32F103RCT6芯片U1的10号脚；电阻R2的一端接FPGA芯片U2的L3脚，另一端接地；电阻R3一端接FPGA芯片U2的K2脚，另一端接STM32F103RCT6芯片U1的9号脚；电阻R4的一端接FPGA芯片U2的M18脚和STM32F103RCT6芯片U1的17号脚，另一端接电源3.3V；电阻R5的一端接FPGA芯片U2的K5脚和STM32F103RCT6芯片U1的8号脚，另一端接电源3.3V；电阻R6的一端接FPGA芯片U2的K6脚和STM32F103RCT6芯片U1的20号脚，另一端接电源3.3V。
3、有益效果：
上述串口加载FPGA配置文件的电路，优点是不依赖于FPGA烧写器，只需串口线就可以配置FPGA，为产品后期的维护和升级提供了便利，还可降低硬件成本，省去FPGA专用配置芯片的成本，而专用配置芯片容量小、价格贵。
附图说明
图1是现有技术USB Blaster烧写器配置的FPGA的电路示意图；
图2是本发明一种串口加载FPGA配置文件的电路结构示意图。
具体实施方式
如图2所示，本发明公开一种串口加载FPGA配置文件的电路，包括单片机电路Ⅰ和FPGA电路Ⅱ。电路包括1片单片机芯片，1片FPGA芯片，1片FLASH芯片，18个贴片电阻。单片机芯片U1为STM32F103RCT6，flash芯片U3为W25X16，U4为二位拨码开关，U5为四位拨码开关，电阻R7和R8为510Ω，电阻R1、R9和R10为10KΩ。
单片机电路包括一个二位拨码开关、一个W25X16芯片和一个STM32F103RCT6芯片，5个电阻R1、R7、R8、R9、R10；芯片U1的60号引脚接拨码开关U4的1号脚，芯片U1的28号引脚接拨码开关U4的2号脚；电阻R7的一端接3.3V，电阻R7的另一端接拨码开关U4的2号角；电阻R8的一端接3.3V，电阻R8的另一端接拨码开关U4的1号角；电阻R9的一端接拨码开关U4的4号角，电阻R9的另一端接地；电阻R10的一端接拨码开关U4的3号角，电阻R10的另一端接地；芯片U3的1号脚接芯片U1的16号脚；芯片U3的2号脚接芯片U1的22号脚；芯片U3的3号脚接电源3.3V；芯片U3的4号脚接地；芯片U3的5号脚接芯片U1的23号脚；芯片U3的6号脚接芯片U1的21号脚；芯片U3的7号脚接电源3.3V；芯片U3的8号角接电源3.3V；电阻R1的一端接芯片U3的1号脚，另一端接电源3.3V。
FPGA电路包括FPGA芯片部分引脚、1个四位拨码开关、13个电阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18；芯片U2的M17引脚接拨码开关U5的1号脚；芯片U2的L18引脚接拨码开关U5的2号脚；芯片U2的L17引脚接拨码开关U5的3号脚；芯片U2的K20引脚接拨码开关U5的4号脚；芯片U2的K1脚接芯片U1的10号脚；电阻R2的一端接芯片U2的L3脚，另一端接地；电阻R3一端接芯片U2的K2脚，另一端接芯片U1的9号脚；电阻R4的一端接芯片U2的M18脚和芯片U1的17号脚，另一端接电源3.3V；电阻R5的一端接芯片U2的K5脚和芯片U1的8号脚，另一端接电源3.3V；电阻R6的一端接芯片U2的K6脚和芯片U1的20号脚，另一端接电源3.3V。
综上所述，本发明将以往常用的USB Blaster烧写器配置FPGA的电路改为串口配置FPGA的电路，降低了成本，使产品后期的维护和升级更加方便。

Claims (3)

1.一种串口加载FPGA配置文件的电路，所述电路与计算机相连接，其特征在于：包括单片机电路和FPGA电路；所述单片机电路与FPGA电路电连接，所述单片机通过串口线与计算机相连接。
2.根据权利要求1所述的一种串口加载FPGA配置文件的电路，其特征在于：所述单片机电路包括5个电阻分别为R1、R7、R8、R9、R10;一个二位拨码开关U4、一个W25X16芯片U3和一个STM32F103RCT6芯片U1；STM32F103RCT6芯片U1的60号引脚接拨码开关U4的1号脚，STM32F103RCT6芯片U1的28号引脚接拨码开关U4的2号脚；电阻R7的一端接3.3V，电阻R7的另一端接拨码开关U4的2号角；电阻R8的一端接3.3V，电阻R8的另一端接拨码开关U4的1号角；电阻R9的一端接拨码开关U4的4号角，电阻R9的另一端接地；电阻R10的一端接拨码开关U4的3号角，电阻R10的另一端接地；W25X16芯片U3的1号脚接STM32F103RCT6芯片U1的16号脚；W25X16芯片U3的2号脚接STM32F103RCT6芯片U1的22号脚；W25X16芯片U3的3号脚接电源3.3V；W25X16芯片U3的4号脚接地；W25X16芯片U3的5号脚接STM32F103RCT6芯片U1的23号脚；W25X16芯片U3的6号脚接STM32F103RCT6芯片U1的21号脚；W25X16芯片U3的7号脚接电源3.3V；W25X16芯片U3的8号角接电源3.3V；电阻R1的一端接W25X16芯片U3的1号脚，另一端接电源3.3V。
3.根据权利要求1所述的一种串口加载FPGA配置文件的电路，其特征在于：所述电路包括一个FPGA芯片U2部分引脚，一个四位拨码开关U5和13个电阻R2、R3、R4、R5、R6、R11、R12、R13、R14、R15、R16、R17、R18；FPGA芯片U2的M17引脚接拨码开关U5的1号脚；FPGA芯片U2的L18引脚接拨码开关U5的2号脚；FPGA芯片U2的L17引脚接拨码开关U5的3号脚；FPGA芯片U2的K20引脚接拨码开关U5的4号脚；FPGA芯片U2的K1脚接STM32F103RCT6芯片U1的10号脚；电阻R2的一端接FPGA芯片U2的L3脚，另一端接地；电阻R3一端接FPGA芯片U2的K2脚，另一端接STM32F103RCT6芯片U1的9号脚；电阻R4的一端接FPGA芯片U2的M18脚和STM32F103RCT6芯片U1的17号脚，另一端接电源3.3V；电阻R5的一端接FPGA芯片U2的K5脚和STM32F103RCT6芯片U1的8号脚，另一端接电源3.3V；电阻R6的一端接FPGA芯片U2的K6脚和STM32F103RCT6芯片U1的20号脚，另一端接电源3.3V。
CN201610750201.2A 2016-08-29 2016-08-29 一种串口加载fpga配置文件的电路 Active CN106126464B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610750201.2A CN106126464B (zh) 2016-08-29 2016-08-29 一种串口加载fpga配置文件的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610750201.2A CN106126464B (zh) 2016-08-29 2016-08-29 一种串口加载fpga配置文件的电路

Publications (2)

Publication Number Publication Date
CN106126464A true CN106126464A (zh) 2016-11-16
CN106126464B CN106126464B (zh) 2023-06-30

Family

ID=57272631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610750201.2A Active CN106126464B (zh) 2016-08-29 2016-08-29 一种串口加载fpga配置文件的电路

Country Status (1)

Country Link
CN (1) CN106126464B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2849872Y (zh) * 2005-04-11 2006-12-20 北京航空航天大学 开放式通信原理实验平台
CN201111020Y (zh) * 2007-11-19 2008-09-03 桂林电子科技大学 Fpga初始化下载配置装置
CN203520380U (zh) * 2013-08-08 2014-04-02 陕西科技大学 一种新型程序烧写电路
CN104142988A (zh) * 2014-07-28 2014-11-12 武汉中元通信股份有限公司 基于自动化测试系统的通用信息处理平台
CN104778885A (zh) * 2015-04-09 2015-07-15 福建工程学院 一种基于可编程逻辑器件的数字电路实验系统和方法
CN206322166U (zh) * 2016-08-29 2017-07-11 南京亚派科技股份有限公司 一种串口加载fpga配置文件的电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2849872Y (zh) * 2005-04-11 2006-12-20 北京航空航天大学 开放式通信原理实验平台
CN201111020Y (zh) * 2007-11-19 2008-09-03 桂林电子科技大学 Fpga初始化下载配置装置
CN203520380U (zh) * 2013-08-08 2014-04-02 陕西科技大学 一种新型程序烧写电路
CN104142988A (zh) * 2014-07-28 2014-11-12 武汉中元通信股份有限公司 基于自动化测试系统的通用信息处理平台
CN104778885A (zh) * 2015-04-09 2015-07-15 福建工程学院 一种基于可编程逻辑器件的数字电路实验系统和方法
CN206322166U (zh) * 2016-08-29 2017-07-11 南京亚派科技股份有限公司 一种串口加载fpga配置文件的电路

Also Published As

Publication number Publication date
CN106126464B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN107623362A (zh) 无线耳机充电盒及其控制方法和装置
CN110165745A (zh) 线材电路及线材
CN103336700A (zh) 一种数字信号处理器的串口烧录电路和系统
CN103944782B (zh) 多功能电动汽车can总线车载设备模拟器
CN203674766U (zh) 一种汽车应急启动电源
CN206322166U (zh) 一种串口加载fpga配置文件的电路
CN106126464A (zh) 一种串口加载fpga配置文件的电路
CN203520380U (zh) 一种新型程序烧写电路
CN213179683U (zh) 一种电子雷管起爆器
CN103324544B (zh) 一种带外部看门狗单片机系统的在线调试电路
CN105253027B (zh) 一种电动汽车分布式能源供给系统及其工作方法
CN104111851B (zh) 嵌入式系统切换启动装置
CN104808531B (zh) 车载对讲机智能开关机控制电路
CN204760672U (zh) 智能插座
CN206154196U (zh) 一种电动迷你直型螺丝批
CN205003481U (zh) 一种基于嵌入式技术的新能源汽车快速充电桩控制器
CN209658968U (zh) 一种双电压可调节的qc2.0诱骗器
CN207380548U (zh) 测试台架
CN110154803A (zh) 一种简洁且兼容性高的直流充电桩控制装置
CN204992666U (zh) 一种车载充电器
CN205595837U (zh) 车载usb充电器
CN204117087U (zh) 一种用于单板计算机系统启动的开关控制器
CN207115396U (zh) 一种单片机串口升级装置及其电路
CN211128319U (zh) 一种使LED驱动电源快速批量接入蓝牙Mesh网络的装置
CN201937567U (zh) 一种高可靠电源管理电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant