CN103336700A - 一种数字信号处理器的串口烧录电路和系统 - Google Patents

Abstract

本发明公开了一种数字信号处理器的串口烧录电路和系统，系统包括串口烧录电路、数字信号处理器、存储器和串口键盘。其中，串口烧录电路包括电压调节单元和模式切换单元，电压调节单元在接收到DSP输出的控制信号时改变提供给模式切换单元的电压，以使模式切换单元输出模式切换信号到数字信号处理器，使数字信号处理器在串口程序烧录模式和运行程序代码模式之间切换。采用软硬件的合理结合，实现在不开机盖的条件下串口烧录数字信号处理器程序，适用于高防护等级的产品程序更新以及高密度产品安装的使用场合，大大减小了拆机开盖更新程序的工作难度，节约了工作时间，大幅提高了批量程序更新效率，并且成本低，电路稳定可靠。

Description

一种数字信号处理器的串口烧录电路和系统

技术领域

本发明涉及数字信号处理器（digital signal processor，DSP），更具体地说，涉及一种数字信号处理器的串口烧录电路和系统。

背景技术

目前传统的DSP串口程序烧录方式为系统下电后，打开机盖将DSP芯片的测试数据输出引脚（TDO引脚）对地短路，然后控制系统再上电，DSP进入程序串口烧录模式。待DSP程序烧录完成后，控制系统下电，去掉TDO引脚对地短路，关闭机盖，再次控制系统上电，才可正常执行DSP内部代码。

传统的DSP串口程序的烧录方式，需要打开机盖进行操作，大大降低了产品的高等级防护特性，同时在一些高密度零部件布局的场合，开盖操作需要大量的装配工作，对大批量产品的软件升级是一个严峻的考验。随着科技的高速发展，优秀的产品结构设计是提高产品可靠性的必须条件，随着市场对产品防护等级要求的不断提高，以及越来越高密度的产品布局，对产品整机调试的要求也越来越高。

发明内容

本发明针对传统的DSP串口程序的烧录方式中需要打开机盖进行操作的缺陷，提供一种数字信号处理器的串口烧录电路和系统，通过硬件电路配合软件处理，在无需打开机盖的情况下，完成对DSP串口程序的烧录。

本发明解决其技术问题采用的技术方案是：提供一种数字信号处理器的串口烧录电路，包括：

模式切换单元，用于根据其接收到的电压的变化，输出模式切换信号到数字信号处理器（DSP），以使DSP在串口程序烧录模式和运行程序代码模式之间切换；

电压调节单元，用于接收DSP输出的控制信号，改变提供给所述模式切换单元的电压。

优选地，所述电压调节单元包括三极管和第一电容，所述第一电容的正极连接电源以及所述模式切换单元、负极接地；所述三极管的基极连接电源和DSP以接收DSP输出的控制信号，集电极接所述第一电容的正极，发射极接地。

优选地，所述电压调节单元包括MOS管和第一电容，所述第一电容的正极连接电源以及所述模式切换单元、负极接地；所述MOS管的栅极连接电源和DSP以接收DSP输出的控制信号，漏极接所述第一电容的正极，源极接地。

优选地，所述模式切换单元包括滞回比较器，所述滞回比较器的同相输入端接入一基准电压，反相输入端连接所述第一电容的正极，输出端连接DSP。

优选地，所述电压调节单元还包括连接于电源和所述第一电容的正极之间的第一电阻。

优选地，所述电压调节单元还包括第二电阻和第三电阻；所述三极管的基极或者所述MOS管的栅极通过所述第二电阻和所述第三电阻的串联整体接入电源，并通过所述第三电阻与DSP连接。

优选地，所述模式切换单元还包括第四电阻、第五电阻和第六电阻；所述滞回比较器的同相输入端通过所述第四电阻接入一基准电压，所述第五电阻的一端连接在所述第四电阻和所述滞回比较器的同相输入端之间、另一端连接所述滞回比较器的输出端，所述滞回比较器的输出端通过所述第六电阻连接电源。

优选地，所述电路还包括：

基准电压单元，用于输出一基准电压到所述滞回比较器的同相输入端。

优选地，所述基准电压单元包括第七电阻、第八电阻和第二电容；所述第七电阻一端连接电源、另一端通过所述第八电阻接地，所述第二电容与所述第八电阻并联，所述第四电阻连接于所述第七电阻和所述第八电阻之间。

提供一种数字信号处理器的串口烧录系统，包括数字信号处理器、存储器和串口键盘；所述存储器与所述DSP连接，用于存储所述数字信号处理器的状态信息；所述串口键盘与所述数字信号处理器连接，用于在所述数字信号处理器的程序需要更新时，发送更新程序的请求到所述数字信号处理器；所述系统还包括上述任一项所述的数字信号处理器的串口烧录电路。

本发明的数字信号处理器的串口烧录电路和系统具有以下有益效果：采用软硬件的合理结合，实现在不开机盖的条件下串口烧录DSP程序，适用于高防护等级的产品程序更新以及高密度产品安装的使用场合，大大减小了拆机开盖更新程序的工作难度，节约了工作时间，大幅提高了批量程序更新效率，并且，本发明的串口烧录电路和系统的成本低，电路稳定可靠，非常适用于高防护等级应用场合的产品调试以及产品维护。

附图说明

图1为本发明的数字信号处理器的串口烧录系统的结构框图；

图2为本发明的数字信号处理器的串口烧录系统中的DSP的软件控制流程图；

图3为本发明的数字信号处理器的串口烧录电路的原理图；

图4为本发明的数字信号处理器的串口烧录电路第一实施例的电路图；

图5为本发明的数字信号处理器的串口烧录电路第二实施例的电路图。

具体实施方式

以下结合附图和实施例对本发明做进一步的揭示说明。

图1为本发明的数字信号处理器的串口烧录系统100的结构框图，如图1所示，系统100包括数字信号处理器的串口烧录电路110、数字信号处理器（DSP）120、存储器130和串口键盘140。

串口键盘140通过例如串行通信接口SCI与DSP120连接，当DSP120有程序更新需求时，可以通过串口键盘140向DSP120发送更新程序的请求。当DSP120接收到更新程序的请求时，通过其IO接口向数字信号处理器的串口烧录电路110输出控制信号（例如低电平）。

本发明的数字信号处理器的串口烧录系统100中的DSP120的软件控制流程如图2所示，开始工作后，判断是否接收到串口烧录请求，若是则配置IO接口为低电平，然后返回，若判断出没有接收到串口烧录请求则直接返回。

图3为本发明的数字信号处理器的串口烧录电路110的原理图，数字信号处理器的串口烧录电路110包括模式切换单元111和电压调节单元112。电压调节单元112用于在接收到DSP120输出的控制信号时，改变提供给模式切换单元111的电压。模式切换单元111根据其接收到的电压（即电压调节单元112为其提供的电压）的变化，向DSP120的测试数据输出引脚（TDO引脚）输出模式切换信号（例如低电平），以使DSP120切换到串口程序烧录模式。当DSP120的程序烧录完成后，DSP120将其当前状态信息存储到存储器130。然后控制系统100掉电后再上电，此时，DSP120通过其I0接口输出控制信号（例如高电平）到数字信号处理器的串口烧录电路110的电压调节单元112，电压调节单元112改变提供给模式切换单元111的电压，模式切换单元111由于其接收到的电压发生改变，输出模式切换信号（例如高电平）到DSP120的TDO引脚，使DSP120切换到运行程序代码模式，从而运行更新的程序代码。

其中，存储器130可以是只读存储器，例如E2PROM，其通过I2C总线与DSP120连接。另外，串口键盘140可以通过DSP120与存储器130通信，也可以直接与存储器130通信。

图4为本发明的数字信号处理器的串口烧录电路110第一实施例的电路图，如图3所示，在本实施例中，电压调节单元112包括三极管Q2、第一电容C4、第一电阻R9、第二电阻R13和第三电阻R14。模式切换单元111包括滞回比较器U2-A、第四电阻R15、第五电阻R16和第六电阻R12。

其中，第一电容C4的正极通过第一电阻R9连接电源Vcc（比较器的供电电压），并直接与模式切换单元111的滞回比较器U2-A的反相输入端连接，第一电容C4的负极接地。三极管Q2的基极通过第二电阻R13和第三电阻R14的串联整体连接电源Vcc1（单片机的供电电压），并通过第三电阻R14连接DSP120的I0接口以接收DSP120输出的控制信号，三极管Q2的集电极接第一电容C4的正极，三极管Q2的发射极接地。在其他实施例中，三极管Q2还可以用MOS管来代替，此时，MOS管的栅极通过第二电阻R13和第三电阻R14的串联整体连接电源Vcc1，并通过第三电阻R14连接DSP120的I0接口以接收DSP120输出的控制信号，MOS管的漏极接第一电容C4的正极，MOS管的发射极接地。

滞回比较器U2-A的同相输入端通过第四电阻R15接入一基准电压Vref，第五电阻R16的一端连接在第四电阻R15和滞回比较器U2-A的同相输入端之间、另一端连接滞回比较器U2-A的输出端，滞回比较器U2-A的输出端连接DSP120的TDO引脚，并通过第六电阻R12连接电源Vcc1。

在该实施例中，当DSP120输出的控制信号为低电平时，串口烧录电路110输出的模式切换信号为低电平，使DSP120切换串口程序烧录模式，故常态下，串口烧录电路110的输出为拉高状态。即模式切换单元111输出低电平时，DSP120切换到串口程序烧录模式，当模式切换单元111输出高电平时，DSP120切换到运行程序代码模式，DSP120正常加载。

当系统100上电初期，三极管Q2为导通状态，第一电容C4两端的电压为三极管Q2的饱和压降（当采用MOS管替代Q2时，情况相同），由于滞回比较器U2-A的反相输入端输入的电压（三极管Q2的饱和压降约为0.2-0.3V）小于同相输入端输入的电压Vref，滞回比较器U2-A输出高电平到DSP120，DSP120正常加载。

当有程序更新需求时，通过串口键盘140发送更新程序的请求至DSP120，DSP120控制IO接口信号为低电平，三极管Q2截止，第一电容C4由Vcc通过第一电阻R9充电，其两端电压升高，即输出滞回比较器U2-A的反相输入端的电压升高。当第一电容C4两端的电压高于滞回比较器U2-A的正向阈值电压时，滞回比较器U2-A输出低电平，将TDO信号拉低，此时系统100掉电后在上电，由于第一电容C4电压缓慢下降，电压值未能达到滞回比较器U2-A的负向阈值时，滞回比较器U2-A输出电平不变化，仍为低电平，此时DSP120进入串口程序烧录模式。当烧录完成后，控制系统100掉电再上电（可以手动控制，也可以自动控制），此时第一电容C4的电压已经放电完全，第一电容C4再次进入缓慢充电状态，此时DSP120从IO接口输出高电平，导通三极管Q2，阻止第一电容C4充电，从而保持TDO信号为高电平，DSP代码正常运行。其中，通过设置第四电阻R15、第五电阻R16的阻值，可知增加滞回比较器U2-A的滞回电压值。

图5为本发明的数字信号处理器的串口烧录电路110第二实施例的电路图，本实施例与串口烧录电路110第一实施例的区别在于，串口烧录电路110还包括基准电压单元113，其用于输出基准电压Vref到滞回比较器U2-A的同相输入端。如图5所示，基准电压单元113包括第七电阻R10、第八电阻R11和第二电容C5。其中，第七电阻R10一端连接电源Vcc、另一端通过第八电阻R11接地，第二电容C5与第八电阻R11并联，第四电阻R15连接于第七电阻R10和第八电阻R11之间。

本发明的数字信号处理器的串口烧录电路110和系统100，采用软硬件的合理结合实现DSP程序在不开机盖的条件下进行串口烧录，适用于高防护等级的产品程序更新以及高密度产品安装的使用场合，大大减小了拆机开盖更新程序的工作难度，节约了工作时间，批量程序更新效率大幅提高。并且，本发明的串口烧录电路110和系统100的成本低，电路稳定可靠，非常适用于高防护等级应用场合的产品调试以及产品维护。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种数字信号处理器的串口烧录电路（110），其特征在于，包括：

模式切换单元（111），用于根据其接收到的电压的变化，输出模式切换信号到数字信号处理器，以使数字信号处理器在串口程序烧录模式和运行程序代码模式之间切换；

电压调节单元（112），用于接收数字信号处理器输出的控制信号，改变提供给所述模式切换单元（111）的电压。

2.根据权利要求1所述的数字信号处理器的串口烧录电路（110），其特征在于，所述电压调节单元（112）包括三极管（Q2）和第一电容（C4），所述第一电容（C4）的正极连接电源以及所述模式切换单元（111）、负极接地；所述三极管（Q2）的基极连接电源和数字信号处理器以接收数字信号处理器输出的控制信号，集电极接所述第一电容（C4）的正极，发射极接地。

3.根据权利要求1所述的数字信号处理器的串口烧录电路（110），其特征在于，所述电压调节单元（112）包括MOS管和第一电容（C4），所述第一电容（C4）的正极连接电源以及所述模式切换单元（111）、负极接地；所述MOS管的栅极连接电源和数字信号处理器以接收数字信号处理器输出的控制信号，漏极接所述第一电容（C4）的正极，源极接地。

4.根据权利要求2或3所述的数字信号处理器的串口烧录电路（110），其特征在于，所述模式切换单元（111）包括滞回比较器（U2-A），所述滞回比较器（U2-A）的同相输入端接入一基准电压，反相输入端连接所述第一电容（C4）的正极，输出端连接数字信号处理器。

5.根据权利要求2或3所述的数字信号处理器的串口烧录电路（110），其特征在于，所述电压调节单元（112）还包括连接于电源和所述第一电容（C4）的正极之间的第一电阻（R9）。

6.根据权利要求5所述的数字信号处理器的串口烧录电路（110），其特征在于，所述电压调节单元（112）还包括第二电阻（R13）和第三电阻（R14）；所述三极管（Q2）的基极或者所述MOS管的栅极通过所述第二电阻（R13）和所述第三电阻（R14）的串联整体接入电源，并通过所述第三电阻（R14）与数字信号处理器连接。

7.根据权利要求4所述的所述的数字信号处理器的串口烧录电路（110），其特征在于，所述模式切换单元（111）还包括第四电阻（R15）、第五电阻（R16）和第六电阻（R12）；所述滞回比较器（U2-A）的同相输入端通过所述第四电阻（R15）接入一基准电压，所述第五电阻（R16）的一端连接在所述第四电阻（R15）和所述滞回比较器（U2-A）的同相输入端之间、另一端连接所述滞回比较器（U2-A）的输出端，所述滞回比较器（U2-A）的输出端通过所述第六电阻（R12）连接电源。

8.根据权利要求7所述的数字信号处理器的串口烧录电路（110），其特征在于，所述电路还包括：

基准电压单元（113），用于输出一基准电压到所述滞回比较器（U2-A）的同相输入端。

9.根据权利要求8所述的数字信号处理器的串口烧录电路（110），其特征在于，所述基准电压单元（113）包括第七电阻（R10）、第八电阻（R11）和第二电容（C5）；所述第七电阻（R10）一端连接电源、另一端通过所述第八电阻（R11）接地，所述第二电容（C5）与所述第八电阻（R11）并联，所述第四电阻（R15）连接于所述第七电阻（R10）和所述第八电阻（R11）之间。

10.一种数字信号处理器的串口烧录系统（100），包括数字信号处理器（120）、存储器（130）和串口键盘（140）；所述存储器（130）与所述数字信号处理器（120）连接，用于存储所述数字信号处理器（120）的状态信息；所述串口键盘（140）与所述数字信号处理器（120）连接，用于在所述数字信号处理器（120）的程序需要更新时，发送更新程序的请求到所述数字信号处理器（120）；其特征在于，所述系统还包括权利要求1-9中任一项所述的数字信号处理器的串口烧录电路（110）。