CN106100739A - 一种光纤接口板系统 - Google Patents
一种光纤接口板系统 Download PDFInfo
- Publication number
- CN106100739A CN106100739A CN201610606276.3A CN201610606276A CN106100739A CN 106100739 A CN106100739 A CN 106100739A CN 201610606276 A CN201610606276 A CN 201610606276A CN 106100739 A CN106100739 A CN 106100739A
- Authority
- CN
- China
- Prior art keywords
- chip
- series
- fpga chip
- optical fiber
- dsp0
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
- H04B10/2589—Bidirectional transmission
- H04B10/25891—Transmission components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/29—Repeaters
- H04B10/291—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
- H04B10/298—Two-way repeaters, i.e. repeaters amplifying separate upward and downward lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Communication Control (AREA)
- Optical Communication System (AREA)
Abstract
本发明公开了一种光纤接口板系统,包括一个FPGA芯片和一个光模块,FPGA芯片为Xilinx公司的V6系列的FPGA芯片,V6系列的FPGA芯片分别通过Link口或总线连接DSP芯片DSP0和DSP1,所述DSP0和DSP1之间通过Link口互联,V6系列的FPGA芯片还分别与网络处理器和CPCI桥连接,网络处理器与V6系列的FPGA芯片之间连接有电平转换芯片,光模块为SFP+封装的光模块,光模块与V6系列的FPGA芯片的MGT通道通信。本发明选用Xilinx公司的V6系列的FPGA芯片作为数据接口管理的核心器件,不仅提高了光纤接口板系统的数据转换传输速率,而且有很大的扩展空间,光模块采用标准的SFP+封装的光模块,可适用于9路交纤传输,数据传输量大。
Description
技术领域
本发明涉及光纤通信技术领域,具体的涉及一种光纤接口板系统。
背景技术
随着电子通信技术的发展,光纤因其传输速率高,已被越来越广泛的使用。为适应光纤传输,光纤传输设备也要求其具备高速转换能力。现有的光纤接口板系统,因核心器件资源有限,且借助其它器件实现光纤接口功能,故工作情能不稳定,功耗较高,且数据转换传输的速率不能很好的满足光纤传输。
发明内容
针对上述现有技术存在的问题,本发明在现有技术基础之上作进一步改进,本发明涉及一种机载收发信机,本发明以Xilinx公司的V6系列的FPGA芯片作为数据接口管理的核心器件,不仅提高了光纤接口板系统的数据转换传输速率,而且有很大的扩展空间。
本发明通过以下技术方案实现上述发明目的。
一种光纤接口板系统,包括一个FPGA芯片和一个光模块,所述FPGA芯片为Xilinx公司的V6系列的FPGA芯片,所述V6系列的FPGA芯片分别通过Link口或总线连接DSP芯片DSP0和DSP1,所述DSP0和DSP1之间通过Link口互联,所述V6系列的FPGA芯片还分别与网络处理器和CPCI桥连接,所述网络处理器与V6系列的FPGA芯片之间连接有电平转换芯片,所述光模块为SFP+封装的光模块,所述光模块与V6系列的FPGA芯片的MGT通道通信。
本发明选用Xilinx公司的V6系列的FPGA芯片作为数据接口管理的核心器件,该FPGA集成了24路MGT收发单元,IO引脚数量多达600个,逻辑资源丰富,内部RAM资源丰富,不仅提高了光纤接口板系统的数据转换传输速率,而且有很大的扩展空间。光模块采用标准的SFP+封装的光模块,接口为LC口,波长为1310nm,可适用于9路交纤传输,数据传输量大。
在V6系列的FPGA芯片的供电设计中要特别注意上电时序的控制,保证内核电源先于IO电源及辅助电源上电,同时电源的滤波电容及储能电容要进行充分考虑,保证FPGA工作时电源的干净稳定可靠。V6系列的FPGA芯片工作时钟的设计中要特别注意将外部输入时钟连接到全局时钟上(GCLOCK引脚),以保证时钟在内部逻辑中可使用锁相环模块,提高内部工作时钟质量。
在V6系列的FPGA芯片的IO引脚连接设计中要特别注意其IO电压与周边器件连线电平的匹配,保证所有连线在相互匹配的电压下工作,避免发生信号反射及阻抗失配的情况。
进一步的,所述V6系列的FPGA芯片的型号为XC6VSX315T-FF1156,V6系列的FPGA芯片外接串行FLASH配置芯片M25P128,用于其存放代码及自启动;外挂512M/32bit的DDR2,用于存放缓存数据;外接16位/100MHz的DA芯片,幅度为+2VPP。
进一步的,所述DSP0和DSP1均为型号ADSP-TS201SYBP-050的DSP芯片,该型号的DSP芯片达500MHz的内核时钟速率、带宽为38.4Gbps的24Mbits嵌入式DRAM(动态随机存取存储器)、4个平均吞吐率、4.8Gbits的链路口(Linkport)、14个可实现高速大容量数据交换的DMA通道,提高了本发明的数据交换速率。所述DSP0和DSP1的JTAG信号经插座引至光纤接口板系统的前面板,通过专用转接板进行在线调试和程序固化,DSP0和DSP1的JTAG采用菊花链方式连接,避免总线竞争或阻塞问题,保障本发明数据传输的稳定性。
进一步的,所述DSP0和DSP1外围均挂接1片FLASH芯片,用于上电自启动,DSP0和DSP1外围还均挂接一片SDRAM芯片,时钟频率达到50MHz。DSP0和DSP1与FPGA的Link口或总线通信,速率等于或大于150MB/s,DSP0和DSP1之间无缝连接2个全双工Link口,速率大于300MB/s。DSP0和DSP1连接32bit数据、13bit地址、读写等控制信号以及一个全双工Link到FPGA,实现与FPGA的Link或总线通信,率不低于150MB/s。
进一步的,所述FLASH芯片的型号为S29GL256P12TFI010,所述SDRAM芯片的型号为MT48LC32M16, DSP芯片访问SDRAM芯片的峰值速率为480MB/s。
进一步的,所述CPCI桥包括一片Xilinx公司的V5系列的FPGA芯片,所述V5系列的FPGA芯片与V6系列的FPGA芯片之间通过24位数据线连接,V5系列的FPGA芯片的单端IO接在V6系列的FPGA芯片1.8V的BANK上,可节省2.5V的IO引脚。
进一步的,所述网络处理器包括一个DSP芯片,网络处理器的DSP芯片外接千兆PHY芯片及变压器、网口,即可实现千兆网功能,且无需过大的功耗,网络处理器的DSP芯片与V6系列的FPGA芯片之间通信,因二者电平不同,故需加电平转换芯片。
进一步的,上述光纤接口板系统还包括时钟模块,所述时钟模块包括50MHz晶振和时钟芯片AD9522。50MHz晶振时钟经过晶振芯片AD9522产生25MHz、100MHz、125MHz三种频率,分别用于DSP0、DSP1、网络处理器、V6系列的FPGA芯片以及MGG的时钟,SDRAM时钟,由于V5需要配置AD9522,需先启动,因此直接用50MHz晶振直接提供时钟。
本发明与现有技术相比,至少具有以下益效果:
(1)本发明以Xilinx公司的V6系列的FPGA芯片作为数据接口管理的核心器件,该FPGA集成了24路MGT收发单元,IO引脚数量多达600个,逻辑资源丰富,内部RAM资源丰富,不仅提高了光纤接口板系统的数据转换传输速率,而且有很大的扩展空间。
(2)本发明以2片型号为ADSP-TS201SYBP-050的DSP芯片作DSP设计,保障本发明的数据交换速熟练地,而DSP0和DSP1的JTAG采用菊花链方式连接,避免总线竞争或阻塞问题,保障本发明数据传输的稳定性。
(3)本发明采用标准的SFP+封装的光模块,接口为LC口,波长为1310nm,可适用于9路光纤传输,数据传输量大,而V6系列的FPGA芯片自带24个MGT接口,满足了光模块的通道需求,又无需外接其它器件,功耗较小。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1为本发明的原理框图;
图2为本发明中DSP芯片连接关系示意图;
图3为本发明中FPGA芯片连接关系示意图;
图4为本发明中FPGA芯片与光模块连接关系示意图;
图5为本发明中时钟模块时钟分配框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例1:
如图1、图2和图4所示,一种光纤接口板系统,包括一个FPGA芯片和一个光模块, FPGA芯片为Xilinx公司的V6系列的FPGA芯片, V6系列的FPGA芯片分别通过Link口或总线连接DSP芯片DSP0和DSP1,所述DSP0和DSP1之间通过Link口互联, V6系列的FPGA芯片还分别与网络处理器和CPCI桥连接,网络处理器与V6系列的FPGA芯片之间连接有电平转换芯片,光模块为SFP+封装的光模块,光模块与V6系列的FPGA芯片的MGT通道通信。
本发明选用Xilinx公司的V6系列的FPGA芯片作为数据接口管理的核心器件,该FPGA集成了24路MGT收发单元,IO引脚数量多达600个,逻辑资源丰富,内部RAM资源丰富,不仅提高了光纤接口板系统的数据转换传输速率,而且有很大的扩展空间。光模块采用标准的SFP+封装的光模块,接口为LC口,波长为1310nm,可适用于9路交纤传输,数据传输量大。
在V6系列的FPGA芯片的供电设计中要特别注意上电时序的控制,保证内核电源先于IO电源及辅助电源上电,同时电源的滤波电容及储能电容要进行充分考虑,保证FPGA工作时电源的干净稳定可靠。V6系列的FPGA芯片工作时钟的设计中要特别注意将外部输入时钟连接到全局时钟上(GCLOCK引脚),以保证时钟在内部逻辑中可使用锁相环模块,提高内部工作时钟质量。
在V6系列的FPGA芯片的IO引脚连接设计中要特别注意其IO电压与周边器件连线电平的匹配,保证所有连线在相互匹配的电压下工作,避免发生信号反射及阻抗失配的情况。
实施例2:
本实施例是在上述实施例基础上做的进一步改进,如图1和图2所示,在本实施例中,V6系列的FPGA芯片的型号为XC6VSX315T-FF1156,V6系列的FPGA芯片外接串行FLASH配置芯片M25P128,用于其存放代码及自启动;外挂512M/32bit的DDR2,用于存放缓存数据;外接16位/100MHz的DA芯片,幅度为+2VPP。
DSP0和DSP1均为型号ADSP-TS201SYBP-050的DSP芯片,该型号的DSP芯片达500MHz的内核时钟速率、带宽为38.4Gbps的24Mbits嵌入式DRAM(动态随机存取存储器)、4个平均吞吐率、4.8Gbits的链路口(Linkport)、14个可实现高速大容量数据交换的DMA通道,提高了本发明的数据交换速率。所述DSP0和DSP1的JTAG信号经插座引至光纤接口板系统的前面板,通过专用转接板进行在线调试和程序固化,DSP0和DSP1的JTAG采用菊花链方式连接,避免总线竞争或阻塞问题,保障本发明数据传输的稳定性。
实施例3:
本实施例是在上述实施例基础上做的进一步改进,如图1、图2和图3所示,在本实施例中, DSP0和DSP1外围均挂接1片FLASH芯片,用于上电自启动,DSP0和DSP1外围还均挂接一片SDRAM芯片,时钟频率达到50MHz。DSP0和DSP1与FPGA的Link口或总线通信,速率等于或大于150MB/s,DSP0和DSP1之间无缝连接2个全双工Link口,速率大于300MB/s。DSP0和DSP1连接32bit数据、13bit地址、读写等控制信号以及一个全双工Link到FPGA,实现与FPGA的Link或总线通信,率不低于150MB/s。FLASH芯片的型号为S29GL256P12TFI010, SDRAM芯片的型号为MT48LC32M16, DSP芯片访问SDRAM芯片的峰值速率为480MB/s。
实施例4:
本实施例是在上述实施例基础上做的进一步改进,如图1、图2和图3所示,在本实施例中, CPCI桥包括一片Xilinx公司的V5系列的FPGA芯片,V5系列的FPGA芯片与V6系列的FPGA芯片之间通过24位数据线连接,V5系列的FPGA芯片的单端IO接在V6系列的FPGA芯片1.8V的BANK上,可节省2.5V的IO引脚。
实施例5:
本实施例是在上述实施例基础上做的进一步改进,如图1、图2和图3所示,在本实施例中,网络处理器包括一个DSP芯片,网络处理器的DSP芯片外接千兆PHY芯片及变压器、网口,即可实现千兆网功能,且无需过大的功耗,网络处理器的DSP芯片与V6系列的FPGA芯片之间通信,因二者电平不同,故需加电平转换芯片。
实施例6:
本实施例是在上述实施例基础上做的进一步改进,如图1和图5所示,在本实施例中,本光纤接口板系统还包括时钟模块,时钟模块包括50MHz晶振和时钟芯片AD9522。50MHz晶振时钟经过晶振芯片AD9522产生25MHz、100MHz、125MHz三种频率,分别用于DSP0、DSP1、网络处理器、V6系列的FPGA芯片以及MGG的时钟,SDRAM时钟,由于V5需要配置AD9522,需先启动,因此直接用50MHz晶振直接提供时钟。
如上所述,可较好的实施本发明。
Claims (8)
1.一种光纤接口板系统,其特征在于:包括一个FPGA芯片和一个光模块,所述FPGA芯片为Xilinx公司的V6系列的FPGA芯片,所述V6系列的FPGA芯片分别通过Link口或总线连接DSP芯片DSP0和DSP1,所述DSP0和DSP1之间通过Link口互联,所述V6系列的FPGA芯片还分别与网络处理器和CPCI桥连接,所述网络处理器与V6系列的FPGA芯片之间连接有电平转换芯片,所述光模块为SFP+封装的光模块,所述光模块与V6系列的FPGA芯片的MGT通道通信。
2.根据权利要求1所述的光纤接口板系统,其特征在于:所述V6系列的FPGA芯片的型号为XC6VSX315T-FF1156,V6系列的FPGA芯片外接串行FLASH配置芯片M25P128、512M/32bit的DDR2和16位/100MHz的DA芯片。
3.根据权利要求1所述的光纤接口板系统,其特征在于:所述DSP0和DSP1均为型号ADSP-TS201SYBP-050的DSP芯片,所述DSP0和DSP1的JTAG信号经插座引至光纤接口板系统的前面板,DSP0和DSP1的JTAG采用菊花链方式连接。
4.根据权利要求3所述的光纤接口板系统,其特征在于:所述DSP0和DSP1外围均挂接1片FLASH芯片和一片SDRAM芯片,DSP0和DSP1与FPGA的Link口或总线通信,速率等于或大于150MB/s,DSP0和DSP1之间无缝连接2个全双工Link口,速率大于300MB/s。
5.根据权利要求4所述的光纤接口板系统,其特征在于:所述FLASH芯片的型号为S29GL256P12TFI010,所述SDRAM芯片的型号为MT48LC32M16, DSP芯片访问SDRAM芯片的峰值速率为480MB/s。
6.根据权利要求2所述的光纤接口板系统,其特征在于:所述CPCI桥包括一片Xilinx公司的V5系列的FPGA芯片,所述V5系列的FPGA芯片与V6系列的FPGA芯片之间通过24位数据线连接,V5系列的FPGA芯片的单端IO接在V6系列的FPGA芯片1.8V的BANK上。
7.根据权利要求1所述的光纤接口板系统,其特征在于:所述网络处理器包括一个DSP芯片,网络处理器的DSP芯片外接千兆PHY芯片及变压器、网口。
8.根据权利要求1~7任一项所述的光纤接口板系统,其特征在于:还包括时钟模块,所述时钟模块包括50MHz晶振和时钟芯片AD9522。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610606276.3A CN106100739A (zh) | 2016-07-29 | 2016-07-29 | 一种光纤接口板系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610606276.3A CN106100739A (zh) | 2016-07-29 | 2016-07-29 | 一种光纤接口板系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106100739A true CN106100739A (zh) | 2016-11-09 |
Family
ID=57478473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610606276.3A Pending CN106100739A (zh) | 2016-07-29 | 2016-07-29 | 一种光纤接口板系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106100739A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109286492A (zh) * | 2018-10-25 | 2019-01-29 | 北京中科富星信息技术有限公司 | 基于fpga和dsp的国密加密安全视频数据交换卡及交换方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1079361A1 (en) * | 1999-08-20 | 2001-02-28 | Harness System Technologies Research, Ltd. | Driver for electroluminescent elements |
CN101667169A (zh) * | 2008-09-03 | 2010-03-10 | 中国科学院上海技术物理研究所 | 一种数字信号的多处理器并行处理系统 |
CN105279133A (zh) * | 2015-10-20 | 2016-01-27 | 电子科技大学 | 基于SoC在线重构的VPX并行DSP信号处理板卡 |
CN105281783A (zh) * | 2015-09-25 | 2016-01-27 | 中国船舶重工集团公司第七二六研究所 | 基于fpga和dsp平台的信号解码单元及其实现方法 |
CN205901743U (zh) * | 2016-07-29 | 2017-01-18 | 四川赛狄信息技术有限公司 | 一种光纤接口板 |
-
2016
- 2016-07-29 CN CN201610606276.3A patent/CN106100739A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1079361A1 (en) * | 1999-08-20 | 2001-02-28 | Harness System Technologies Research, Ltd. | Driver for electroluminescent elements |
CN101667169A (zh) * | 2008-09-03 | 2010-03-10 | 中国科学院上海技术物理研究所 | 一种数字信号的多处理器并行处理系统 |
CN105281783A (zh) * | 2015-09-25 | 2016-01-27 | 中国船舶重工集团公司第七二六研究所 | 基于fpga和dsp平台的信号解码单元及其实现方法 |
CN105279133A (zh) * | 2015-10-20 | 2016-01-27 | 电子科技大学 | 基于SoC在线重构的VPX并行DSP信号处理板卡 |
CN205901743U (zh) * | 2016-07-29 | 2017-01-18 | 四川赛狄信息技术有限公司 | 一种光纤接口板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109286492A (zh) * | 2018-10-25 | 2019-01-29 | 北京中科富星信息技术有限公司 | 基于fpga和dsp的国密加密安全视频数据交换卡及交换方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106201946B (zh) | 一种基于fpga和dsp的星载电子系统数据接口系统 | |
KR101567371B1 (ko) | 프로세서 내로의 지적 재산(ip) 블록들의 통합 | |
US9575552B2 (en) | Device, method and system for operation of a low power PHY with a PCIe protocol stack | |
CN109710548A (zh) | 一种dma控制数据传输方法、系统及设备 | |
CN106385388A (zh) | 一种基于2fi+ctc5160架构的千兆以太网交换系统 | |
CN104991880B (zh) | 一种基于pci‑e接口的fc‑ae‑asm通讯板卡 | |
CN1964232A (zh) | 一种光纤串行通信卡 | |
CN105281783A (zh) | 基于fpga和dsp平台的信号解码单元及其实现方法 | |
CN104050133A (zh) | 一种基于fpga实现dsp与pc借助pcie总线进行通信的通信装置与通信方法 | |
CN110837486A (zh) | 一种基于FPGA的FlexRay-CPCIe通信模块 | |
CN105892359A (zh) | 一种多dsp并行处理系统及其处理方法 | |
CN104798010A (zh) | 至少部分的串行存储协议兼容帧转换 | |
CN104102160B (zh) | 一种can总线信号收发解析工具 | |
CN205692166U (zh) | 基于PowerPC架构中央处理器的核心板 | |
CN105515673B (zh) | 一种光纤通道节点卡 | |
CN110188059A (zh) | 数据有效位统一配置的流控式fifo缓存结构及方法 | |
CN107135200A (zh) | 基于fpga的高速串行总线数据发送方法 | |
CN109634901A (zh) | 一种基于uart的数据传输系统及其控制方法 | |
CN205901743U (zh) | 一种光纤接口板 | |
CN106100739A (zh) | 一种光纤接口板系统 | |
CN208969834U (zh) | 用于惯性测量系统的通讯控制器和惯性测量系统 | |
CN202145277U (zh) | 一种can总线通讯控制系统 | |
CN104967526A (zh) | 串口通讯服务器 | |
CN205692167U (zh) | 基于PowerPC架构中央处理器的通用核心板 | |
CN108153698A (zh) | 数据交互方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: The new West Road 610000 in Sichuan Province, Chengdu city high tech Development Zone No. 2 Applicant after: Sichuan Di Information Technology Co., Ltd. Address before: The new West Road 610000 in Sichuan Province, Chengdu city high tech Development Zone No. 2 Applicant before: Sichuan SDRising Information Technology Co., Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161109 |