CN106100314B - 一种三相交错并联功率因数校正电路 - Google Patents

Abstract

一种三相交错并联功率因数校正电路，包括第一转换单元、第二转换单元、以及并联的第一电容组和第二电容组；每个三相输入端均连接有相应的第一转换单元和第二转换单元。第一转换单元和第二转换单元相对应的拓扑结构交错并联，形成三相三开关三电平拓扑交错并联的功率因数校正电路。在工作过程中，纹波电流相互抵消，降低输入输出电流脉动，有效减少电磁干扰，提高电源的功率密度；纹波电流的降低有效减少滤波电容和电感的体积，改善电路散热性能，保证电源系统的可靠性；而且，三相交错并联功率因数校正电路中的电感采用耦合电感的物理结构，在交错并联的基础上，进一步降低输入电流和电感电流的脉动，减小电感的体积，降低成本并提高可靠性。

Description

一种三相交错并联功率因数校正电路

技术领域

本发明涉及功率因数校正技术领域，具体涉及一种三相交错并联功率因数校正电路。

背景技术

随着新能源产业的发展，功率因数校正已成为电源系统设计中不可或缺的一部分。其中，功率因数是指有效功率与总耗电量(视在功率)的比值，用于衡量电力被有效利用的程度，功率因数越高，电力利用率越高；而功率因数校正则是通过调整电流和电压相位的方式，提高功率因数。在电源系统中通常设置有功率因数校正电路，用于实现功率因数校正，提高电力利用率。

为了进行功率因数校正，目前通常使用如图1所示的功率因数校正电路。该功率因数校正电路为由6只功率开关器件组成的三相PWM(Pulse Width Modulation，脉冲宽度调制)整流电路；每相输入电流通过电感流入相应的桥臂，每个桥臂由上下2只功率开关器件组成，即A相输入电流Ia通过滤波电感La流入桥臂，相应的桥臂由功率开关器件S1和S4串联组成；B相输入电流Ib通过滤波电感Lb流入桥臂，相应的桥臂由功率开关器件S2和S5串联组成；C相输入电流Ic通过滤波电感Lc流入桥臂，相应的桥臂由功率开关器件S3和S6串联组成；母线电压Vbus和地线之间连接有滤波电容Co。在实际工作过程中，每相输入电流可通过控制相应桥臂上的2只功率开关器件的开启或关断，达到功率因数校正的目的。

然而，发明人通过研究发现，在高功率电源的设计中，较高的电压和电流容易导致高电磁干扰；而且为了耐受高电压和高电流，功率因数校正电路通常需要采用高电感值的滤波电感和高电容值的滤波电容，由此滤波电感和滤波电容的体积也越来越大，加工成本、难度高的同时容易引起工作热量集聚，导致功率因数校正电路甚至整个电源系统过热、产生工作异常，电源系统的可靠性低。

发明内容

本申请提供一种三相交错并联功率因数校正电路，以解决现有技术中电源系统电磁干扰高、加工成本及难度高、可靠性低的问题。

根据第一方面，一种实施例中提供一种三相交错并联功率因数校正电路，包括第一转换单元、第二转换单元、以及并联的第一电容组和第二电容组，其中：

每个三相输入端均连接有相应的第一转换单元和第二转换单元；

所述第一转换单元包括第一电感、第一二极管、第二二极管、第三二极管、第四二极管、第一功率管和第二功率管；所述第一电容组的两端并联所述第一二极管、所述第一功率管、所述第二功率管和所述第四二极管的串联电路；所述第一功率管和所述第二功率管的中间节点与所述第一电容组的中间节点连接；所述第一二极管和所述第一功率管的中间节点、以及所述第二功率管和所述第四二极管的中间节点之间，并联第二二极管和第三二极管的串联电路；所述第一电感的一端与所述三相输入端连接、另一端与所述第二二极管和第三二极管之间的中间节点连接；

所述第一转换单元包括第一电感、第一二极管、第二二极管、第三二极管、第四二极管、第一功率管和第二功率管；所述第一电容组的两端并联所述第一二极管、所述第一功率管、所述第二功率管和所述第四二极管的串联电路；所述第一功率管和所述第二功率管的中间节点与所述第一电容组的中间节点连接；所述第一二极管和所述第一功率管的中间节点、以及所述第二功率管和所述第四二极管的中间节点之间，并联第二二极管和第三二极管的串联电路；所述第一电感的一端与所述三相输入端连接、另一端与所述第二二极管和第三二极管之间的中间节点连接；

所述第一功率管和第二功率管上的驱动PWM波形相位，超前或滞后所述第三功率管和第四功率管上的驱动PWM波形相位180度。

可选地，所述第一电感和所述第二电感为耦合电感。

可选地，所述第一功率管、所述第二功率管、所述第三功率管以及所述第四功率管均包括场效应晶体管或绝缘栅双极型晶体管。

可选地，所述第二二极管、所述第三二极管、所述第六二极管以及所述第七二极管均包括高压整流二极管。

可选地，所述第一二极管、所述第四二极管、所述第五二极管以及所述第八二极管均包括高频高压续流二极管。

可选地，所述高频高压续流二极管包括超快恢复二极管或碳化硅二极管。

可选地，所述第一电感和所述第二电感的匝数相等。

可选地，所述第一电容组包括串联的第一电容和第二电容，所述第一电容和所述第二电容之间的中间节点为所述第一电容组的中间节点；所述第二电容组包括串联的第三电容和第四电容，所述第三电容和所述第四电容之间的中间节点为所述第二电容组的中间节点。

可选地，所述第一电容的电容值与所述第二电容的电容值相等，且所述第三电容的电容值与所述第四电容的电容值相等。

可选地，所述第一电感的电感值和所述第二电感的电感值相等。

依据上述实施例的三相交错并联功率因数校正电路，包括第一转换单元、第二转换单元、以及并联的第一电容组和第二电容组；每个三相输入端均连接有相应的第一转换单元和第二转换单元。所述第一转换单元和第二转换单元相对应的拓扑结构交错并联，形成三相三开关三电平拓扑交错并联的功率因数校正电路，在工作过程中，纹波电流相互抵消，降低输入输出电流脉动，从而有效降低电磁干扰，提高电源的功率密度；而且，纹波电流的降低进一步减少滤波电容和电感的体积，在降低生产成本的同时，能够改善电路散热性能，保证电源系统的可靠性；另外，所述三相交错并联功率因数校正电路中的电感采用耦合电感的物理结构，在交错并联的基础上，进一步降低输入电流和电感电流的脉动，减小电感的体积，能够有效降低成本和提高可靠性。

附图说明

图1为一种目前功率因数校正电路的结构示意图；

图2为本发明实施例提供的一种三相交错并联功率因数校正电路第一转换单元的结构示意图；

图3为本发明实施例提供的一种三相交错并联功率因数校正电路第二转换单元的结构示意图；

图4为本发明实施例提供的一种三相交错并联功率因数校正电路的结构示意图；

图5为本发明实施例提供的一种纹波电流结果示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

本发明实施例提供的三相交错并联功率因数校正电路，包括第一转换单元、第二转换单元，以及并联的第一电容组和第二电容组；对于电源系统的三相交流电，每个三相输入端均连接有相应的第一转换单元和第二转换单元；A相交流电的输入端连接有与所述A相交流电相对应的第一转换单元和第二转换单元；B相交流电的输入端连接有与所述B相交流电相对应的第一转换单元和第二转换单元；C相交流电的输入端连接有与所述C相交流电相对应的第一转换单元和第二转换单元；而且，A相交流电、B相交流电和C相交流电的相位依次相差120度。

在本发明实施例中，以A相交流电的输入端所连接的第一转换单元、第二转换单元为例，对所述第一转换单元和第二转换单元的结构进行详细描述。

请参考图2，为本发明实施例提供的一种三相交错并联功率因数校正电路第一转换单元的结构示意图。所述第一转换单元包括第一电感L1、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一功率管Q1和第二功率管Q2。所述第一电容组包括串联的第一电容C1和第二电容C2，可选地，所述第一电容C1的电容值和所述第二电容C2的电容值相等；当然在具体实施时，所述第一电容组可以包括任意多个串联或者并联的电容，在本发明实施例中不做限定。

所述第一电容组的两端并联所述第一二极管D1、所述第一功率管Q1、所述第二功率管Q2以及所述第四二极管D4的串联电路，所述第一电容组的两端还分别连接母线Vbus+端和母线Vbus-端；具体地，所述第一二极管D1的负极连接至第一电容组与母线Vbus+对应的连接端；在本发明实施例中，所述第一功率管Q1和所述第二功率管Q2可以选用金属氧化物场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)或者绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT；当所述第一功率管Q1和所述第二功率管Q2均为金属氧化物场效应晶体管时，可选地，所述金属氧化物场效应晶体管选用N沟MOSFET；第一功率管Q1的漏极与第一二极管D1的正极连接，第一功率管Q1的源极与第二功率管Q2的漏极连接，第二功率管Q2的源极与第四二极管D4的负极相连接；当所述第一功率管Q1和所述第二功率管Q2均为绝缘栅双极型晶体管时，所述第一功率管Q1的集电极与第一二极管D1的正极连接，所述第一功率管Q1的发射极与第二功率管Q2的集电极连接，所述第二功率管Q2的发射极与第四二极管D4的负极相连接，所述第一功率管Q1的栅极与第一驱动PWM相连接，所述第二功率管Q2的栅极与第二驱动PWM相连接；所述第一功率管Q1和所述第二功率管Q2的中间节点与所述第一电容组的中间节点连接，在本发明实施例中，所述第一电容组的中间节点可以理解为所述第一电容C1和所述第二电容C2之间的中间节点，而且所述第一电容组的中间节点接地；所述第四二极管D4的正极连接至第一电容组的母线Vbus-对应的连接端。

所述第一二极管D1和所述第一功率管Q1之间的中间节点，以及所述第二功率管Q2和所述第四二极管D4之间的中间节点之间，并联由第二二极管D2和第三二极管D3组成的串联电路。所述第二二极管D2的负极连接至第一二极管D1和第一功率管Q1之间的中间节点，所述第三二极管D3的正极连接至第二功率管Q2和所述第四二极管D4之间的中间节点。

所述第一电感L1的一端与A相交流电的输入端连接，另一端与所述第二二极管D2和第三二极管D3的中间节点连接。

请参考图3，为本发明实施例提供的一种三相交错并联功率因数校正电路第二转换单元的结构示意图。所述第二转换单元包括第二电感L1’、第五二极管D1’、第六二极管D2’、第七二极管D3’、第八二极管D4’、第三功率管Q1’和第四功率管Q2’。所述第二电容组包括串联的第三电容C3和第四电容C4，可选地，所述第三电容C3和所述第四电容C4的电容值相等；当然在具体实施时，所述第二电容组可以包括任意多个串联或者并联的电容，在本发明实施例中不做限定。

所述第二电容组的两端并联所述第五二极管D1’、所述第三功率管Q1’、所述第四功率管Q2’以及所述第八二极管D4’的串联电路，所述第二电容组的两端还分别连接母线Vbus+端和母线Vbus-端；具体地，所述第五二极管D1’的负极连接至第二电容组与母线Vbus+对应的连接端；在本发明实施例中，所述第三功率管Q1’和所述第四功率管Q2’可以选用金属氧化物场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)或者绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT；当所述第三功率管Q1’和所述第四功率管Q2’均为金属氧化物场效应晶体管时，可选地，所述金属氧化物场效应晶体管选用N沟MOSFET；第三功率管Q1’的漏极与第五二极管D1’的正极连接，第三功率管Q1’的源极与第四功率管Q2’的漏极连接，第四功率管Q2’的源极与第八二极管D4’的负极相连接；当所述第三功率管Q1’和所述第四功率管Q2’均为绝缘栅双极型晶体管时，所述第三功率管Q1’的集电极与第五二极管D1’的正极连接，所述第三功率管Q1’的发射极与第四功率管Q2’的集电极连接，所述第四功率管Q2’的发射极与第八二极管D4’的负极相连接，所述第三功率管Q1’的栅极与第三驱动PWM相连接，所述第四功率管Q2’的栅极均与第四驱动PWM相连接；所述第三功率管Q1’和所述第四功率管Q2’的中间节点与所述第二电容组的中间节点连接，在本发明实施例中，所述第二电容组的中间节点可以理解为所述第三电容C3和所述第四电容C4之间的中间节点，而且所述第二电容组的中间节点接地；所述第八二极管D4’的正极连接至第二电容组的母线Vbus-对应的连接端。

所述第五二极管D1’和所述第三功率管Q1’之间的中间节点，以及所述第四功率管Q2’和所述第八二极管D4’之间的中间节点之间，并联由第六二极管D2’和第七二极管D3’组成的串联电路。所述第六二极管D2’的负极连接至第五二极管D1’和第三功率管Q1’之间的中间节点，所述第七二极管D3’的正极连接至第四功率管Q2’和所述第八二极管D4’之间的中间节点。

所述第二电感L1’的一端与A相交流电的输入端连接，另一端与所述第六二极管D2’和第七二极管D3’的中间节点连接。

在具体控制过程中，所述第一功率管Q1上的第一驱动PWM的波形相位，超前或滞后第三功率管Q1’上的第三驱动PWM波形相位；所述第二功率管Q2上的第二驱动PWM的波形相位，超前或滞后第四功率管Q2’上的第四驱动PWM的波形相位180度。

而且，为了降低输入电流和电感电流的脉动，在本发明实施例中，所述第一电感L1和第二电感L1’采用耦合电感的物理结构。两个电感绕制在同一个磁芯上面，有益于直接并联的均流特性和动态特性；而且，在具体实施时，所述第一电感L1和第二电感L1’所形成的耦合电感可以采用不同的耦合方式，可选地，所述第一电感L1和第二电感L1’使用磁集成耦合方式，能够有效减轻电感的重量和体积。可选地，所述第一电感L1和所述第二电感L1’的匝数相等；所述第一电感L1和所述第二电感L1’的电感值也相等。

另外，在具体实施时，所述第二二极管D2、所述第三二极管D3、所述第六二极管D2’和所述第七二极管D3’均包括高压整流二极管，从而起到反向阻断作用。所述第一二极管D1、所述第四二极管D4、所述第五二极管D1’和所述第八二极管D4’均包括高频高压续流二极管，具体地，可以选用超快恢复二极管或者碳化硅二极管；而且，可选地，所述高频高压续流二极管的反向恢复时间小于100ns，当然，根据具体电路设计需求，所述高频高压续流二极管可以选用其他种类二极管例如氮化镓二极管等，而且所述反向恢复时间仅是一优选数值并不局限于上述数值；通过使用反向恢复时间小的高频高压续流二极管，能够有效减少反向恢复损耗，减少电磁干扰，从而提高电路系统的可靠性。

请参见图4，为本发明实施例提供的一种三相交错并联功率因数校正电路的结构示意图。在每个三相交流电的输入端均设置上述第一转换单元和第二转换单元，且每相交流电对应的第一转换单元均共用第一电容组，每项交流电的对应的第二转换单元均共用第二电容组；在每相交流电功率因数校正电路中，相应的第一转换单元和第二转换单元的输入端相连接、输出端也相连接，从而构成交错并联结构，形成完整的三相交错并联功率因数校正电路，通过使用两个三相三开关三电平拓扑交错并联的方式，可降低输入输出电流脉动，减小滤波器体积，同时改善变换器的动态性能。在具体实施时，B相交流电对应的功率因数校正电路、以及C相交流电对应的功率因数校正电路与上述A相交流电对应的功率因数校正电路结构相同，在此不再赘述。而且，在B相交流电对应的功率因数校正电路中，功率管Q3上的驱动PWM的波形相位，超前或滞后功率管Q3’上的驱动PWM的波形相位180度；功率管Q4上的驱动PWM的波形相位，超前或滞后功率管Q4’上的驱动PWM的波形相位180度。在C相交流电对应的功率因数校正电路中，功率管Q5上的驱动PWM的波形相位，超前或滞后功率管Q5’上的驱动PWM的波形相位180度；功率管Q6上的驱动PWM的波形相位，超前或滞后功率管Q6’上的驱动PWM的波形相位180度。

在本发明实施例中，以A相交流电为例，详细描述所述三相交错并联功率因数校正电路的工作过程。第一功率管Q1上的第一驱动PWM、第二功率管Q2上的第二驱动PWM，根据第一电感L1的电流来控制，使第一电感L1的电流跟随A相电压；第三功率管Q1’上的第三驱动PWM以及第四功率管Q2’上的第四驱动PWM，根据第二电感L1’的电流来控制，使第二电感L1’的电流跟随A相电压；第一电感L1和第二电感L1’的电流和即为总的A相电流。具体地，当A相交流电电压为正，第一功率管Q1导通，A相交流电源对第一电感L1充电，电感电流上升，第二二极管D2导通，第一二极管D1承受反向电压Vbus+关断，第一电容C1给负载提供能量放电电压下降；当第一功率管Q1关断时第一电感L1电压反向，A相交流电源和第一电感L1共同通过第二二极管D2，第一二极管D1对第一电容C1充电，同时为负载提供能量，电感电流下降，第一电容C1电压上升。当A相交流电压为负时，第二二极管Q2开通，A相交流电源对第一电感L1充电，电感电流负方向上升，第四二极管D4承受负方向电压Vbus-关断，第二电容C2给负载提供能量放电电压下降；第二功率管Q2关断时，第二功率管Q2关断时第一电感L1电压反向，A相交流电源和L1共同通过第三二极管D3，第四二极管D4对第二电容C2充电，同时为负载提供能量，电感电流下降，第二电容C2电压上升。A相电流通过第一功率管Q1和第二功率管Q2的通断控制(即A相电压为正是控制第一功率管Q1，A相电压为负时控制第二功率管Q2)，使得电感电流波形跟随A相输入电压波形,达到功率因数校正的目的。

同样，对于B相，功率管Q3上的驱动PWM、功率管Q4上的驱动PWM，根据电感L2的电流来控制，使电感L2的电流跟随B相电压；功率管Q3’上的驱动PWM、功率管Q4’上的驱动PWM，根据电感L2’的电流来控制，是电感L2’的电流跟随B相电压；电感L2和第二电感L2’的电流和即为总的B相电流。对于C相，功率管Q5上的驱动PWM、功率管Q6上的驱动PWM，根据电感L3的电流来控制，使电感L3的电流跟随B相电压；功率管Q5’上的驱动PWM、功率管Q5’上的驱动PWM，根据电感L3’的电流来控制，是电感L3’的电流跟随C相电压；电感L3和第二电感L3’的电流和即为总的C相电流。具体地，B相和C相原理和A相一致，各自独立工作，工作频率一致，相位依次错开120度，在此不再赘述。通过驱动各通道的功率管开通和关断，控制L1和L1’,L2和L2’,L3和L3’的电流，使得L1和L1’的电流波形跟随A相电压，L2和L2’的电流波形跟随B相电压，以及L3和L3’的电流波形跟随C相电压。

请参见图4，同时请参见图5，为本发明实施例提供的一种纹波电流结果示意图，由于第一驱动PWM和第二驱动PWM的波形相位错开180度，刚好使L1的电流和L1’的电流上升下降的方向相反，L2的电流和L2’的电流上升下降的方向相反，L3的电流和L3’的电流上升下降的方向相反，从而L1、L2和L3对应的总电流IL1，与L1’、L2’和L3’对应的总电流IL2，上升下降方向相反；由于输出并联，纹波电流相互抵消，总的输出电流Iout的纹波也相应降低。

由上述实施例描述可见，本发明实施例提供的三相交错并联功率因数校正电路包括第一转换单元、第二转换单元、以及并联的第一电容组和第二电容组；每个三相输入端均连接有相应的第一转换单元和第二转换单元。所述第一转换单元和第二转换单元相对应的拓扑结构交错并联，形成三相三开关三电平拓扑交错并联的功率因数校正电路，在工作过程中，纹波电流相互抵消，降低输入输出电流脉动，从而有效降低电磁干扰，提高电源的功率密度；而且，纹波电流的降低进一步减少滤波电容和电感的体积，在降低生产成本的同时，能够改善电路散热性能，保证电源系统的可靠性；另外，所述三相交错并联功率因数校正电路中的电感采用耦合电感的物理结构，在交错并联的基础上，进一步降低输入电流和电感电流的脉动，减小电感的体积，能够有效降低成本和提高可靠性。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (9)

1.一种三相交错并联功率因数校正电路，其特征在于，包括第一转换单元、第二转换单元、以及并联的第一电容组和第二电容组，其中：

每个三相输入端均连接有相应的第一转换单元和第二转换单元；

所述第一转换单元包括第一电感、第一二极管、第二二极管、第三二极管、第四二极管、第一功率管和第二功率管；所述第一电容组的两端并联所述第一二极管、所述第一功率管、所述第二功率管和所述第四二极管的串联电路；所述第一功率管和所述第二功率管的中间节点与所述第一电容组的中间节点连接；所述第一二极管和所述第一功率管的中间节点、以及所述第二功率管和所述第四二极管的中间节点之间，并联第二二极管和第三二极管的串联电路；所述第一电感的一端与所述三相输入端连接、另一端与所述第二二极管和第三二极管之间的中间节点连接；

所述第二转换单元包括第二电感、第五二极管、第六二极管、第七二极管、第八二极管、第三功率管和第四功率管；所述第二电容组的两端并联所述第五二极管、所述第三功率管、所述第四功率管和所述第八二极管的串联电路；所述第三功率管和所述第四功率管的中间节点与所述第二电容组的中间节点连接；所述第五二极管和所述第三功率管的中间节点、以及所述第四功率管和所述第八二极管的中间节点之间，并联第六二极管和第七二极管的串联电路；所述第二电感的一端与所述三相输入端连接、另一端与所述第六二极管和第七二极管之间的中间节点连接；

所述第一电感和所述第二电感采用耦合电感的物理结构，用于降低对应相输入端的输入电流和电感电流的脉动，减小电感的体积；

所述第一功率管上的驱动PWM波形相位，超前或滞后所述第三功率管上的驱动PWM波形相位180度；所述第二功率管上的驱动PWM波形相位，超前或滞后所述第四功率管上的驱动PWM波形相位180度。

2.如权利要求1所述的三相交错并联功率因数校正电路，其特征在于，所述第一功率管、所述第二功率管、所述第三功率管以及所述第四功率管均包括场效应晶体管或绝缘栅双极型晶体管。

3.如权利要求1所述的三相交错并联功率因数校正电路，其特征在于，所述第二二极管、所述第三二极管、所述第六二极管以及所述第七二极管均包括高压整流二极管。

4.如权利要求1所述的三相交错并联功率因数校正电路，其特征在于，所述第一二极管、所述第四二极管、所述第五二极管以及所述第八二极管均包括高频高压续流二极管。

5.如权利要求4所述的三相交错并联功率因数校正电路，其特征在于，所述高频高压续流二极管包括超快恢复二极管或碳化硅二极管。

6.如权利要求1所述的三相交错并联功率因数校正电路，其特征在于，所述第一电感和所述第二电感的匝数相等。

7.如权利要求1所述的三相交错并联功率因数校正电路，其特征在于，所述第一电容组包括串联的第一电容和第二电容，所述第一电容和所述第二电容之间的中间节点为所述第一电容组的中间节点；所述第二电容组包括串联的第三电容和第四电容，所述第三电容和所述第四电容之间的中间节点为所述第二电容组的中间节点。

8.如权利要求7所述的三相交错并联功率因数校正电路，其特征在于，所述第一电容的电容值与所述第二电容的电容值相等，且所述第三电容的电容值与所述第四电容的电容值相等。

9.如权利要求1或6所述的三相交错并联功率因数校正电路，其特征在于，所述第一电感的电感值和所述第二电感的电感值相等。