CN106098546A - 一种硅波导的制作方法 - Google Patents
一种硅波导的制作方法 Download PDFInfo
- Publication number
- CN106098546A CN106098546A CN201610485216.0A CN201610485216A CN106098546A CN 106098546 A CN106098546 A CN 106098546A CN 201610485216 A CN201610485216 A CN 201610485216A CN 106098546 A CN106098546 A CN 106098546A
- Authority
- CN
- China
- Prior art keywords
- silicon
- etching
- photoresist
- waveguide
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 125
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 125
- 239000010703 silicon Substances 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000835 fiber Substances 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明公开了一种硅波导的制作方法，包括：S1：在硅衬底表面上沉积一掩膜层，所述掩膜层为氧化硅层或氮化硅层；S2：利用硅波导沟槽加工的光刻版，采用光刻工艺在所述掩膜层表面形成光刻胶窗口，第一次刻蚀后去除表面残留的光刻胶；S3：采用干法等离子体刻蚀工艺进行第二次刻蚀，刻蚀的深度为X+Y，刻蚀后去除残留的掩膜层；所述X为硅波导所要求刻蚀的深度，所述Y为额外的损耗深度；S4:采用平坦化工艺去除厚度为Y的硅层，得到所需要的硅沟槽。本发明能够在当前已有的刻蚀工艺水平上大大改善硅沟槽的侧壁粗糙度，降低硅基光波导的传输损耗。
Description
技术领域
本发明属于集成光学和微电子学领域，涉及一种半导体集成电路制造方法，尤其涉及一种硅波导的制作方法。
背景技术
在半导体集成电路制造中，硅基波导的形成是一般是通过对硅衬底进行刻蚀的方法获得，其工艺流程一般是：制作刻蚀屏蔽层，采用干法等离子体刻蚀工艺以光刻胶为屏蔽进行硅沟槽屏蔽层的刻蚀，接下来去除光刻胶，然后刻蚀出需要深度、侧壁角度的硅沟槽，最后去除屏蔽层。
在实际的生产过程中，由于波导刻蚀对沟槽垂直性的要求，刻蚀需用干法等离子体刻蚀工艺，然而由于等离子刻蚀的特性，刻蚀后硅沟槽的侧壁存在竖直方向的条纹(通常叫“striation”，在本发明中把有这种条纹的侧壁称为“粗糙侧壁”，以“侧壁粗糙度”评价这种条纹的严重程度。)，这种工艺应用到光器件的光波导形成过程中，会在波导侧壁形成这种竖直方向的条纹，增加波导内传输光的散射损耗，进而导致光波导的传输损耗的增加。
对于这个问题，传统的改进方法主要是通过1)优化光刻工艺条件，提高掩膜层刻蚀时屏蔽层的抗刻蚀能力，提高掩膜层的侧壁光滑度；2)优化掩膜层刻蚀工艺，改善掩膜层的侧壁粗糙度；3)优化硅刻蚀工艺，直接改善硅波导侧壁粗糙度；4)硅沟槽刻蚀后，通过沟槽表面处理优化沟槽的侧壁粗糙度：如常用的热氧化+湿法清洗。
但上述改进方法的出发点都是直接着眼于针对表面粗糙度的改善，要求工艺上的不断改进，存在改善后的侧壁粗糙度仍不能满足使用需求。因此，有必要提供一种新型的硅波导的制作方法，在现有工艺水平上进一步降低硅波导的侧壁粗糙度。
发明内容
本发明所要解决的技术问题是提供一种硅波导的制作方法，能够大大改善硅沟槽的侧壁粗糙度，降低硅波导的散射损耗和传输损耗。
本发明为解决上述技术问题而采用的技术方案是提供一种硅波导的制作方法，包括如下步骤：S1：在硅衬底21表面上沉积一掩膜层31，得到硅晶圆22；所述掩膜层31为氧化硅层或氮化硅层；S2：利用硅波导沟槽加工的光刻版，采用光刻工艺在所述掩膜层31表面形成光刻胶窗口32，第一次刻蚀后去除表面残留的光刻胶；S3：采用干法等离子体刻蚀工艺进行第二次刻蚀，刻蚀的深度为X+Y，刻蚀后去除残留的掩膜层31，所述X为硅波导所要求刻蚀的深度，所述Y为额外的损耗深度；S4:采用平坦化工艺去除厚度为Y的硅层，得到所需要的硅沟槽23。
进一步的，所述步骤S1中氧化硅层采用低压化学气相淀积法LPCVD、等离子体增强化学气相淀积法PECVD或热氧化方法沉积在所述硅衬底21上。
进一步的，所述步骤S1中氮化硅层采用低压化学气相淀积法LPCVD或等离子体增强化学气相淀积法PECVD沉积在所述硅衬底21上。
进一步的，所述步骤S4中采用的平坦化工艺为化学机械研磨工艺CMP或光刻胶刻蚀平坦化工艺。
进一步的，所述光刻胶刻蚀平坦化工艺包括如下步骤：在步骤S3得到的硅晶圆22表面覆盖光刻胶进行第三次刻蚀，覆盖于所述硅沟槽23内的光刻胶与覆盖于所述硅晶圆22表面的光刻胶的高度差不超过覆盖于所述硅晶圆22表面光刻胶厚度的10％，光刻胶和硅之间的刻蚀选择比为1：1～1:1.5。
本发明对比现有技术有如下的有益效果：本发明提供的硅波导的制作方法，利用扫描电子显微镜(SEM)进行侧壁观测后发现侧壁粗糙度随着深度的增加而逐渐减小，继而通过加深硅刻蚀深度，再采用硅平坦化的方法去除多余所要求刻蚀深度的部分，达到改善硅沟槽刻蚀的侧壁形貌，降低散射损耗和传输损耗的效果；并且本发明提供的硅波导的制作方法适用于任何硅片沟槽的刻蚀，在原有对侧壁粗糙度优化方案的基础上，提出进一步的标准化改良方案。
附图说明
图1为现有硅沟槽及屏蔽层侧壁表面形貌照片图；
图2为现有硅沟槽屏蔽层及光刻胶侧壁表面形貌照片图；
图3为现有硅沟槽上中下三部分SEM观测侧壁粗糙度的照片图；
图4为本发明的硅波导制作的工艺流程图；
图5为本发明待加工的硅片示意图；
图6为本发明硅片表面淀积了掩膜层后的示意图；
图7为本发明完成掩膜层刻蚀后的示意图；
图8为本发明完成硅沟槽刻蚀的示意图；
图9为本发明去除表面残留的掩膜层后的示意图；
图10为本发明去除一定厚度顶硅层后的示意图。
图中：
21：硅衬底 22：硅晶圆 23：硅沟槽
31：掩膜层 32：光刻胶窗口
具体实施方式
下面结合附图和实施例对本发明作进一步的描述。
图1为现有硅沟槽及屏蔽层侧壁表面形貌照片图；图2为现有硅沟槽屏蔽层及光刻胶侧壁表面形貌照片图；图3为现有硅沟槽上中下三部分SEM观测侧壁粗糙度的照片图。
参见图1、图2和图3，当产品设计中需要用到X高度的波导时，在硅刻蚀工艺中会通过时间控制来使其刻蚀深度达到X的深度。完成加工工艺后，波导侧壁的条纹状粗糙度已由刻蚀形成，这时通过扫描电子显微镜(SEM)来进行侧壁观测，沿着沟槽顶部往底部在同一放大倍率下逐步观测，发现其侧壁粗糙度随深度逐渐变小，可见等离子干法刻蚀所带来的侧壁条纹状形貌越接近底部越轻微，这可以用传递效应减弱来解释，同时也因为等离子体越往沟槽深处其物理轰击力度变得柔和。
于是，本发明通过加深硅刻蚀深度，再采用硅平坦化的方法去除顶部多余部分，最终保证硅波导的深度仍然为所要求的深度，但因为硅沟槽底部的粗糙度小于硅沟槽顶部的粗糙度，其整体粗糙的程度比一步直接刻蚀出X的深度要小得多，进而改善硅沟槽刻蚀的侧壁形貌，降低以该工艺加工的光波导的传输损耗。
实施例一
硅波导制作方法具体工艺步骤如下：
S1：在硅衬底21表面上沉积一掩膜层31，得到硅晶圆22；掩膜层31优选为氧化硅层；氧化硅层采用低压化学气相淀积法LPCVD、等离子体增强化学气相淀积法PECVD或热氧化方法沉积在所述硅衬底21上；如图6所示。
S2：利用硅波导沟槽加工的光刻版，采用光刻工艺在掩膜层31表面形成光刻胶窗口32，第一次刻蚀后去除表面残留的光刻胶；如图7所示。
S3：采用干法等离子体刻蚀工艺进行第二次刻蚀，刻蚀的深度为X+Y，X值依据需要确定，通常是大于1um的深度，例如X值选择1.5um，Y值主要依据第二次刻蚀后硅侧壁粗糙度水平确定，通常大于2um，例如选择2.5um。刻蚀后去除残留的掩膜层31，X为硅波导所要求刻蚀的深度，Y为额外的损耗深度；如图8和图9所示。
S4:采用平坦化工艺去除厚度为Y的硅层，得到所需要的硅沟槽23。具体而言，平坦化工艺为化学机械研磨工艺CMP或光刻胶刻蚀平坦化工艺。
光刻胶刻蚀平坦化工艺包括如下步骤：在步骤S3得到的硅晶圆22表面覆盖光刻胶进行第三次刻蚀，覆盖于硅沟槽23内的光刻胶与覆盖于硅晶圆22表面的光刻胶的高度差为覆盖于硅晶圆22表面光刻胶厚度的10％，光刻胶和硅之间的刻蚀选择比为1：1，如图10所示。
实施例二
硅波导制作方法具体工艺步骤如下：
S1：在硅衬底21表面上沉积一掩膜层31，得到硅晶圆22；掩膜层31优选为氧化硅层；氧化硅层采用低压化学气相淀积法LPCVD、等离子体增强化学气相淀积法PECVD或热氧化方法沉积在所述硅衬底21上；如图6所示。
S2：利用硅波导沟槽加工的光刻版，采用光刻工艺在掩膜层31表面形成光刻胶窗口32，第一次刻蚀后去除表面残留的光刻胶；如图7所示。
S3：采用干法等离子体刻蚀工艺进行第二次刻蚀，刻蚀的深度为X+Y，X值依据需要确定，通常是大于1um的深度，例如X值选择2um，Y值主要依据第二次刻蚀后硅侧壁粗糙度水平确定，通常大于2um，例如选择3um。刻蚀后去除残留的掩膜层31，X为硅波导所要求刻蚀的深度，Y为额外的损耗深度；如图8和图9所示。
S4:采用平坦化工艺去除厚度为Y的硅层，得到所需要的硅沟槽23。具体而言，平坦化工艺为化学机械研磨工艺CMP或光刻胶刻蚀平坦化工艺。
光刻胶刻蚀平坦化工艺包括如下步骤：在步骤S3得到的硅晶圆22表面覆盖光刻胶进行第三次刻蚀，覆盖于硅沟槽23内的光刻胶与覆盖于硅晶圆22表面的光刻胶的高度差为覆盖于硅晶圆22表面光刻胶厚度的7％，光刻胶和硅之间的刻蚀选择比为1：1.25，如图10所示。
实施例三
硅波导制作方法具体工艺步骤如下：
S1：在硅衬底21表面上沉积一掩膜层31，得到硅晶圆22；掩膜层31优选为氮化硅层；氮化硅层采用低压化学气相淀积法LPCVD或等离子体增强化学气相淀积法PECVD沉积在所述硅衬底21上；如图6所示。
S2：利用硅波导沟槽加工的光刻版，采用光刻工艺在掩膜层31表面形成光刻胶窗口32，第一次刻蚀后去除表面残留的光刻胶；如图7所示。
S3：采用干法等离子体刻蚀工艺进行第二次刻蚀，刻蚀的深度为X+Y，X值依据需要确定，通常是大于1um的深度，例如X值选择2.5um，Y值主要依据第二次刻蚀后硅侧壁粗糙度水平确定，通常大于2um，例如选择3.5um。刻蚀后去除残留的掩膜层31，X为硅波导所要求刻蚀的深度，Y为额外的损耗深度；如图8和图9所示。
S4:采用平坦化工艺去除厚度为Y的硅层，得到所需要的硅沟槽23。具体而言，平坦化工艺为化学机械研磨工艺CMP或光刻胶刻蚀平坦化工艺。
光刻胶刻蚀平坦化工艺包括如下步骤：在步骤S3得到的硅晶圆22表面覆盖光刻胶进行第三次刻蚀，覆盖于硅沟槽23内的光刻胶与覆盖于硅晶圆22表面的光刻胶的高度差为覆盖于硅晶圆22表面光刻胶厚度的4％，光刻胶和硅之间的刻蚀选择比为1：1.5，如图10所示。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (5)
1.一种硅波导的制作方法，其特征在于，包括如下步骤：
S1：在硅衬底(21)表面上沉积一掩膜层(31)，得到硅晶圆(22)；所述掩膜层(31)为氧化硅层或氮化硅层；
S2：利用硅波导沟槽加工的光刻版，采用光刻工艺在所述掩膜层(31)表面形成光刻胶窗口(32)，第一次刻蚀后去除表面残留的光刻胶；
S3：采用干法等离子体刻蚀工艺进行第二次刻蚀，刻蚀的深度为X+Y，刻蚀后去除残留的掩膜层(31)，所述X为硅波导所要求刻蚀的深度，所述Y为额外的损耗深度；
S4:采用平坦化工艺去除厚度为Y的硅层，得到所需要的硅沟槽(23)。
2.如权利要求1所示的硅波导的制作方法，其特征在于，所述步骤S1中氧化硅层采用低压化学气相淀积法LPCVD、等离子体增强化学气相淀积法PECVD或热氧化方法沉积在所述硅衬底(21)上。
3.如权利要求1所示的硅波导的制作方法，其特征在于，所述步骤S1中氮化硅层采用低压化学气相淀积法LPCVD或等离子体增强化学气相淀积法PECVD沉积在所述硅衬底(21)上。
4.如权利要求1所示的硅波导的制作方法，其特征在于，所述步骤S4中采用的平坦化工艺为化学机械研磨工艺CMP或光刻胶刻蚀平坦化工艺。
5.如权利要求4所示的硅波导的制作方法，其特征在于，所述光刻胶刻蚀平坦化工艺包括如下步骤：在步骤S3得到的硅晶圆(22)表面覆盖光刻胶进行第三次刻蚀，覆盖于所述硅沟槽(23)内的光刻胶与覆盖于所述硅晶圆(22)表面的光刻胶的高度差不超过覆盖于所述硅晶圆(22)表面光刻胶厚度的10％，光刻胶和硅之间的刻蚀选择比为1：1～1:1.5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610485216.0A CN106098546B (zh) | 2016-06-28 | 2016-06-28 | 一种硅波导的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610485216.0A CN106098546B (zh) | 2016-06-28 | 2016-06-28 | 一种硅波导的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098546A true CN106098546A (zh) | 2016-11-09 |
| CN106098546B CN106098546B (zh) | 2019-01-25 |
Family
ID=57213807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610485216.0A Active CN106098546B (zh) | 2016-06-28 | 2016-06-28 | 一种硅波导的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098546B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109143465A (zh) * | 2018-09-03 | 2019-01-04 | 中国科学院微电子研究所 | 一种光学波导器件的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194284B1 (en) * | 1999-08-30 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method for forming residue free etched silicon layer |
| CN105589131A (zh) * | 2016-01-19 | 2016-05-18 | 中国电子科技集团公司第二十三研究所 | 一种用于光波导的硅片沟槽刻蚀方法 |
| CN105600740A (zh) * | 2015-12-23 | 2016-05-25 | 苏州工业园区纳米产业技术研究院有限公司 | 一种基于深反应离子刻蚀技术制备高深宽比硅微结构的方法 |
-
2016
- 2016-06-28 CN CN201610485216.0A patent/CN106098546B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194284B1 (en) * | 1999-08-30 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method for forming residue free etched silicon layer |
| CN105600740A (zh) * | 2015-12-23 | 2016-05-25 | 苏州工业园区纳米产业技术研究院有限公司 | 一种基于深反应离子刻蚀技术制备高深宽比硅微结构的方法 |
| CN105589131A (zh) * | 2016-01-19 | 2016-05-18 | 中国电子科技集团公司第二十三研究所 | 一种用于光波导的硅片沟槽刻蚀方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109143465A (zh) * | 2018-09-03 | 2019-01-04 | 中国科学院微电子研究所 | 一种光学波导器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098546B (zh) | 2019-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459464B (zh) | 一种厚膜氮化硅的区域挖槽制备方法 | |
| CN105589131B (zh) | 一种用于光波导的硅片沟槽刻蚀方法 | |
| CN103811331B (zh) | 一种具有倾斜侧壁刻蚀孔的刻蚀方法 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| CN106098546B (zh) | 一种硅波导的制作方法 | |
| CN110441860A (zh) | 一种厚膜氮化硅波导的挖槽制备方法 | |
| JP2008166762A (ja) | イメージセンサの製造方法 | |
| CN110456450A (zh) | 一种厚膜氮化硅波导的制备方法 | |
| KR100275600B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN105700076B (zh) | 一种光波导屏蔽层的刻蚀方法 | |
| CN111128717B (zh) | 一种碳化硅沟槽结构的制造方法 | |
| CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
| CN108751124A (zh) | 一种制作带有沟道或空腔的半导体结构的方法 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| CN107527802A (zh) | 沟槽型双层栅mos成膜方法 | |
| CN103855073A (zh) | 一种浅沟槽隔离结构的制备方法 | |
| KR100672661B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| CN101447424B (zh) | Sti结构的制备方法 | |
| CN102044421A (zh) | 金属栅制作方法 | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| CN111077607A (zh) | 硅基光波导器件的制造方法 | |
| CN103048736B (zh) | 一种锥形多层脊波导的制作方法 | |
| CN105097491A (zh) | 一种基于氮氧化硅抗反射层的化学机械平坦化工艺 | |
| CN104124138B (zh) | 图形化方法 | |
| CN101814454A (zh) | 一种晶片结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |